CN101846726B - 数字接口射频芯片测试方法、装置和系统 - Google Patents

Abstract

本发明实施例公开了一种数字接口射频芯片测试方法、装置和系统。可以为数字接口射频芯片提供测试所需的初始数据，并对数字接口射频芯片返回的数据进行采集和分析，同时可以根据初始数据中的接收或发送控制字，为数字接口射频芯片直接提供控制信号，使得在进行收发测试分析时，无需信号发生器和逻辑分析仪，也无需频繁的插拔数字接口射频芯片的接口进行接收、发送的切换，保护了射频芯片的数字接口，使测试能够快速连续的进行，简化了测试装置，降低了测试成本。

Description

数字接口射频芯片测试方法、装置和系统

技术领域

本发明涉及射频芯片测试领域，更具体地说，涉及一种数字接口射频芯片测试方法、装置和系统。

背景技术

数字接口射频芯片的数据端口具有写入，读取功能。在进行接收测试时需要使用逻辑分析仪，对接收到的数据采集分析，在进行发送测试时需要使用信号发生器为数字接口射频芯片提供测试数据，因此在测试数字接口射频芯片时，在发送时需要将数字接口射频芯片的接口连接到信号发生器，而在接收时需要将数字接口射频芯片的接口连接到逻辑分析仪的端口。此外在传统的数字芯片测试方案中，信号发生器和逻辑分析仪不能直接提供数字接口射频芯片控制信号，而需要另外的通路提供。

通过对现有技术的研究，发明人发现，传统的测试方案中需要频繁的插拔数字接口射频芯片的接口，极易损坏接口，也不利于连续快速的进行测试，同时传统的测试装置也无法直接提供数字接口射频芯片控制信号，需要另外的通路提供，也增加了测试装置的复杂性和成本。

发明内容

为解决上述技术问题，本发明的目的在于提供一种数字接口射频芯片测试方法、装置和系统，使得在进行收发测试分析时，无需信号发生器和逻辑分析仪，也无需频繁的插拔数字接口射频芯片的接口，使测试能够快速连续的进行，同时直接为数字接口射频芯片提供控制信号。

为实现上述目的，本发明提供了如下技术方案：

一种数字接口射频芯片测试方法，包括：

信号生成单元根据测试信号数据生成初始数据并发送到信号收发单元，所述初始数据的高位为接收或发送控制字；

信号收发单元接收所述初始数据并存储在存储单元中；

信号收发单元接收信号生成单元发送的收发工作指令，并根据所述初始数据的接收或发送控制字，向数字接口射频芯片发送控制信号；信号收发单元与射频芯片同步进入相应的发送状态或接收状态；

当信号收发单元处于发送状态时，将所述初始数据发送到数字接口射频芯片；当信号收发单元处于接收状态时，接收数字接口射频芯片的返回信号并存储在存储单元中。

本发明实施例还提供了一种数字接口射频芯片测试装置，包括：

信号生成单元、信号收发单元和存储单元；

所述信号生成单元，用于根据测试信号数据生成初始数据并发送到信号收发单元，和向信号收发单元发送控制指令；所述初始数据的高位为接收或发送控制字；

所述信号收发单元，用于根据接收到的控制指令，将初始数据存储在存储单元中，将所述初始数据发送到数字接口射频芯片，将数字接口射频芯片的返回信号存储在存储单元，和根据所述初始数据的接收或发送控制字，向数字接口射频芯片发送控制信号；

所述存储单元，用于存储接收到的初始数据和从数字接口射频芯片接收到的返回信号。

一种数字接口射频芯片测试系统，包括：

控制端、数字接口射频芯片和所述数字接口射频芯片测试装置。

应用本发明提供的数字接口射频芯片测试方法、装置和系统，可以为数字接口射频芯片提供测试所需的数据，并对数字接口射频芯片返回的数据进行采集和分析，同时可以根据初始数据中的接收或发送控制字，为数字接口射频芯片直接提供控制信号，使得在进行收发测试分析时，无需信号发生器和逻辑分析仪，也无需频繁的插拔数字接口射频芯片的接口进行接收、发送的切换，保护了射频芯片的数字接口，使测试能够快速连续的进行，简化了测试装置，降低了测试成本。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的数字接口射频芯片测试方法的流程图；

图2为本发明实施例提供的数字接口射频芯片测试方法的另一种流程图；

图3为本发明实施例提供的数字接口射频芯片测试装置的结构图；

图4为本发明实施例提供的数字接口射频芯片测试装置的另一种结构图；

图5为本发明实施例提供的数字接口射频芯片测试装置的信号发生单元的结构图；

图6为本发明实施例提供的数字接口射频芯片测试装置的又一种结构图；

图7为本发明实施例提供的数字接口射频芯片测试系统的结构图。

具体实施方式

本发明实施例提供一种数字接口射频芯片测试方法、装置和系统。信号生成单元根据测试信号数据生成初始数据并发送到信号收发单元，所述初始数据的高位为接收或发送控制字；信号收发单元接收所述初始数据并存储在存储单元中；信号生成单元向信号收发单元发送收发工作指令；信号收发单元接收收发工作指令，并根据所述初始数据的接收或发送控制字，向数字接口射频芯片发送控制信号；信号收发单元与射频芯片同步进入相应的发送状态或接收状态；当信号收发单元处于发送状态时，将所述初始数据发送到数字接口射频芯片；当信号收发单元处于接收状态时，接收数字接口射频芯片返回的数据并存储。

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

实施例一：

本发明实施例中公开的数字接口射频芯片测试方法的流程图如图1所示，实现步骤如下：

步骤S101：信号生成单元根据测试信号数据生成初始数据并发送到信号收发单元，所述初始数据的高位为接收或发送控制字；

可以根据TD-SCDMA子帧或时隙的信号数据生成初始数据，也可根据电子表格、文本等数据存储文件生成初始数据。

步骤S102：信号收发单元接收所述初始数据并存储在存储单元中；

步骤S103：信号收发单元接收信号生成单元发送的收发工作指令，并根据所述初始数据的接收或发送控制字，向数字接口射频芯片发送控制信号；信号收发单元与射频芯片同步进入相应的发送状态或接收状态；

步骤S104：当信号收发单元处于发送状态时，将所述初始数据发送到数字接口射频芯片；当信号收发单元处于接收状态时，接收数字接口射频芯片的返回信号并存储在存储单元中。

此外，参见图2所示，为数字接口射频芯片测试方法的另一种流程示意图，该方法还可以包括：

步骤S105：信号解析单元读取存储单元中存储的数字接口射频芯片的返回信号，将返回信号解析为数据和/或控制信号并发送到显示单元；

步骤S106：显示单元图形化显示信号解析单元或信号生成单元得到的数据和/或控制信号。

本实施例中，所述信号生成单元、信号解析单元和显示单元可以为计算机中的应用程序模块，所述信号收发单元可以通过可编程器件实现，通过数字接口连接到射频芯片。

本实施例提供的数字接口射频芯片测试方法与传统的测试方法相比较，可以为数字接口射频芯片提供测试所需的数据，并对数字接口射频芯片返回的数据进行采集和分析，同时可以根据初始数据中的接收或发送控制字，直接为数字接口射频芯片提供控制信号，使得在进行收发测试分析时，无需信号发生器和逻辑分析仪，也无需频繁的插拔数字接口射频芯片的接口进行接收、发送的切换，保护了射频芯片的数字接口，使测试能够快速连续的进行，简化了测试装置，降低了测试成本。

实施例二：

本发明实施例还公开了一种数字接口射频芯片测试装置，参见图3所示为该装置的一种结构示意图，包括：信号生成单元301、信号收发单元302和存储单元303；

所述信号生成单元301，用于根据测试信号数据生成初始数据并发送到信号收发单元，和向信号收发单元发送控制指令；所述初始数据的高位为接收或发送控制字。

所述信号收发单元302，用于根据接收到的控制指令，将初始数据存储在存储单元中，将所述初始数据发送到数字接口射频芯片，将数字接口射频芯片的返回信号存储在存储单元，和根据所述初始数据的接收或发送控制字，向数字接口射频芯片发送控制信号。

所述存储单元303，用于存储接收到的初始数据和从数字接口射频芯片接收到的返回信号数据。本实施例中，所述的存储单元可以为静态存储器SRAM，存储单元的容量大小可以为512MB。

参见图4所示，为数字接口射频芯片测试装置的另一种结构示意图，该装置还可以包括：信号解析单元304和显示单元305；

所述信号解析单304元，用于将从存储单元中获取到的返回信号解析为数据和控制信号，并发送到显示单元。

所述显示单元305，用于图形化显示信号解析单元304或信号生成单元301得到的数据和/或控制信号。

本实施例提供的数字接口射频芯片测试装置与传统的测试装置相比较，可以为数字接口射频芯片提供测试所需的数据，并对数字接口射频芯片返回的数据进行采集和分析，同时可以根据初始数据中的接收或发送控制字，直接为数字接口射频芯片提供控制信号，使得在进行收发测试分析时，无需信号发生器和逻辑分析仪，也无需频繁的插拔数字接口射频芯片的接口进行接收、发送的切换，保护了射频芯片的数字接口，使测试能够快速连续的进行，简化了测试装置，降低了测试成本。

实施例三：

参见图5所示，为数字接口射频芯片测试装置的另一种结构示意图，所述信号收发单元302还可以包括：GPIO接口302a、指令译码器302b、状态机302c和发送/接收时序产生器302d；

所述GPIO接口302a，用于进行该测试装置和信号生成单元之间数据的传输；所述数据包括用于控制该测试装置的指令数据和用于发送到数字接口射频芯片的初始数据；所述初始数据包括高位射频芯片实时控制字；

所述指令译码器302b，用于将GPIO接口从信号生成单元接收到的指令数据进行指令译码，并控制状态机进入相应的工作状态；

所述状态机302c，用于根据所接收到的指令控制存储单元和发送/接收时序产生器数据的接收和发送；并区分GPIO总线上是数据还是指令，控制GPIO接口的数据发送/接收；所述状态机302c可以根据存储单元SRAM读写控制单元控制存储单元的存储和读取；

所述发送/接收时序产生器302d，用于读取存储单元中的数据并发送到射频芯片，和接收射频芯片返回的信号数据并存储到存储单元中；

所述存储单元，用于存储GPIO接口从信号生成单元接收到的初始数据和所述发送/接收时序产生器从射频芯片接收到的返回信号。本实施例中，所述的存储单元可以为静态存储器SRAM，存储单元的大小可以为512MB。

此外，所述信号收发单元302还可以包括自测试信号发生器302e，用于产生自测试信号，并发送到所述发送/接收时序产生器；

本实施例中，所述指令有多分频指令，指令译码模块接到该指令后将频率相应分频整形，整形后的时钟可供射频芯片使用。

所述指令可以包括PC读SRAM、PC写SRAM和收发工作指令三种。

在PC读/写SRAM时，状态机进入相应的指示状态，将SRAM通路指向GPIO接口。PC写SRAM时，通过GPIO接口将初始数据写入存储单元的相应空间中；PC读SRAM时，通过GPIO接口将存储单元中的数据返回给应用程序。

在收发工作指令时，状态机进入收发工作状态，将SRAM通路切换到发送/接收时序产生器通路，发送/接收时序生成器从SRAM中读出初始数据，根据初始数据的高位射频芯片实时控制字，判断该时钟节拍是空闲，接收还是发送数据，根据该实时控制字，将发送或接收控制信号发送到数字接口射频芯片，以对射频芯片的收发工作状态进行控制。

在空闲状态下，发送/接收时序生成器不工作，数字接口射频芯片退出工作状态；在接收状态下，发送/接收时序生成器按数字接口射频芯片提供的时序接收返回信号数据，并将返回信号数据存入指定的存储空间；在发送状态下，发送/接收时序产生器从存储单元中取出初始数据，并按射频芯片要求的时序发送给射频芯片。

若在收发测试过程中，没有其它控制指令中断收发工作指令，该测试装置将根据当前初始数据循环进行收发工作；若SRAM中的存储空间已满，而应用程序没有及时从SRAM中接收返回信号数据，则发送/接收时序产生器仍进行从SRAM中读出初始数据并发送到射频芯片的操作，但不将发送/接收时序生成器新接收的从射频芯片返回的信号数据存入存储单元。

实施例四：

参见图6所示，为本发明实施例提供的数字接收射频芯片测试装置的一种结果示意图，该装置还可以包括：USB接口306、通用微处理器307和FIFO存储器308；

所述USB接口306，用于进行应用程序和FIFO存储器之间数据的传输；所述数据可以包括用于控制信号发送单元的指令数据、用于发送到数字接口射频芯片的初始数据和数字接口射频芯片测试返回的信号数据。

所述FIFO存储器308，用于匹配USB接口和GPIO接口之间数据传输的速率；通过采用FIFO存储器，可以实现对连续的数据流进行缓存，防止在进机和存储操作时丢失数据。

所述通用微处理器307，用于控制USB接口和FIFO存储器的接收和发送，和控制FIFO存储器中的数据转换为GPIO总线数据格式。所述通用微处理器可以为8051。

本实施例提供的测试装置可以把数据集中起来进行进机和存储，避免了频繁的总线操作，减轻了CPU的负担；提高了数据的传输速度，增加数据传输率、处理大量数据流、匹配不同传输率，提高了测试的效率。

相对应于上述数字接口射频芯片测试装置，本发明实施例还提供了一种数字接口射频芯片测试系统，参见图7所示，该系统包括：控制端701、数字接口射频芯片测试装置702和数字接口射频芯片703；

所述控制端701用于控制数字接口射频芯片测试装置702对数字接口射频芯片703进行收发测试分析；所述控制端701可以为计算机。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (9)

1.一种数字接口射频芯片测试方法，其特征在于，包括：

信号生成单元根据测试信号数据生成初始数据并发送到信号收发单元，所述初始数据的高位为接收或发送控制字；

信号收发单元接收所述初始数据并存储在存储单元中；

信号收发单元接收信号生成单元发送的收发工作指令，并根据所述初始数据的接收或发送控制字，向数字接口射频芯片发送控制信号；信号收发单元与射频芯片同步进入相应的发送状态或接收状态；

当信号收发单元处于发送状态时，将所述初始数据发送到数字接口射频芯片；当信号收发单元处于接收状态时，接收数字接口射频芯片的返回信号并存储在存储单元中。

2.根据权利要求1所述的数字接口射频芯片测试方法，其特征在于，该方法还包括：

信号解析单元读取存储单元中存储的数字接口射频芯片的返回信号，将返回信号解析为数据和/或控制信号并发送到显示单元；

显示单元图形化显示信号解析单元或信号生成单元得到的数据和/或控制信号。

3.一种数字接口射频芯片测试装置，其特征在于，包括：

信号生成单元、信号收发单元和存储单元；

所述信号生成单元，用于根据测试信号数据生成初始数据并发送到信号收发单元，和向信号收发单元发送控制指令；所述初始数据的高位为接收或发送控制字；

所述信号收发单元，用于根据接收到的控制指令，将初始数据存储在存储单元中，将所述初始数据发送到数字接口射频芯片，将数字接口射频芯片的返回信号存储在存储单元，和根据所述初始数据的接收或发送控制字，向数字接口射频芯片发送控制信号；

所述存储单元，用于存储接收到的初始数据和从数字接口射频芯片接收到的返回信号。

4.根据权利要求3所述的数字接口射频芯片测试装置，其特征在于，该装置还包括：

信号解析单元，用于将从存储单元中获取到的返回信号解析为数据和控制信号，并发送到显示单元；

显示单元，用于图像化显示信号解析单元或信号生成单元得到的数据和/或控制信号。

5.根据权利要求3所述的数字接口射频芯片测试装置，其特征在于：

所述存储单元为存储容量为512M的静态存储器。

6.根据权利要求3所述的数字接口射频芯片测试装置，其特征在于，所述信号收发单元包括：

GPIO接口，用于进行信号收发单元和信号生成单元之间数据的传输；

指令译码器，用于将GPIO接口从信号生成单元接收到的指令数据进行指令译码，并控制状态机进入相应工作状态；

状态机，用于根据所接收到的指令，控制存储单元的选择通路，发送/接收时序产生器对数据的接收和发送，并区分GPIO总线上是数据还是指令，控制GPIO接口的数据发送/接收；

发送/接收时序产生器，用于读取存储单元中的数据并发送到射频芯片，和接收射频芯片返回的数据并存储到存储单元中。

7.根据权利要求3所述的数字接口射频芯片测试装置，其特征在于，该装置还包括：

USB接口，用于进行应用程序和FIFO存储器之间数据的传输；

FIFO存储器，用于匹配USB接口和GPIO接口之间数据传输的速率；

通用微处理器，用于控制USB接口和FIFO存储器的接收和发送，和控制FIFO存储器中的数据转换为GPIO总线数据格式。

8.根据权利要求7所述的数字接口射频芯片测试装置，其特征在于：

所述通用微处理器为8051。

9.一种数字接口射频芯片测试系统，其特征在于，包括：

控制端、数字接口射频芯片和权利要求3～8任一项所述的数字接口射频芯片测试装置。

Images