KR100876838B1 - 집적회로 - Google Patents

집적회로 Download PDF

Info

Publication number
KR100876838B1
KR100876838B1 KR1020060036874A KR20060036874A KR100876838B1 KR 100876838 B1 KR100876838 B1 KR 100876838B1 KR 1020060036874 A KR1020060036874 A KR 1020060036874A KR 20060036874 A KR20060036874 A KR 20060036874A KR 100876838 B1 KR100876838 B1 KR 100876838B1
Authority
KR
South Korea
Prior art keywords
ferroelectric capacitor
integrated circuit
region
peripheral circuit
cmos
Prior art date
Application number
KR1020060036874A
Other languages
English (en)
Other versions
KR20070104186A (ko
Inventor
강희복
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to US11/785,866 priority Critical patent/US8901704B2/en
Publication of KR20070104186A publication Critical patent/KR20070104186A/ko
Application granted granted Critical
Publication of KR100876838B1 publication Critical patent/KR100876838B1/ko
Priority to US14/527,542 priority patent/US20150053775A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1441—Ferroelectric RAM [FeRAM or FRAM]

Abstract

본 발명은 집적회로에 관한 것으로서, 주변회로의 CMOS 회로 구성을 커패시터의 형성 공정 이전에 형성하여 별도의 독립적인 레이아웃 면적 없이 용량 커패시터를 주변회로 영역에 공유시킬 수 있도록 하는 기술을 개시한다. 이러한 본 발명은 강유전체 커패시터를 포함하는 셀 어레이 영역과, 셀 어레이 영역을 제외한 주변회로 영역을 포함하고, 주변회로 영역은 단면 구조상에서 CMOS 회로영역의 상부 레이어에 강유전체 커패시터 소자를 포함하는 강유전체 용량부가 형성되어 주변회로 영역에 의해 공유된다.

Description

집적회로{Integrated circuit}
도 1은 본 발명에 따른 집적회로의 개념적 특징을 보여주는 실시예로서의 구성도.
도 2는 본 발명에 따른 집적회로의 다른 실시예.
도 3은 본 발명에 따른 집적회로의 또 다른 실시예.
도 4는 도 3의 실시예에 따른 집적회로의 상세 구성도.
도 5는 도 1 내지 도 3의 실시예들에 따른 강유전체 용량부 영역과 회로 영역의 단면도.
도 6은 도 1의 실시예에 따른 RFID 칩에서 한 개의 커패시터 영역이 회로 영역의 상부에 형성된 것을 나타내는 공정 단면도.
도 7은 도 1의 실시예에 따른 RFID 칩에서 두 개의 커패시터 영역이 회로 영역의 상부에 형성된 것을 나타내는 공정 단면도.
도 8은 도 1의 실시예에 따른 RFID 칩에서 복수개의 커패시터 영역이 회로 영역의 상부에 형성된 것을 나타내는 공정 단면도.
도 9는 도 1의 실시예에 따른 RFID 칩에서 적층형 커패시터가 배치된 영역을 나타내는 레이아웃도.
본 발명은 집적회로에 관한 것으로서, 특히 레이아웃 면적의 증가 없이 용량 커패시터의 구현을 최대화한 집적회로에 관한 기술이다.
집적회로(integrated circuit)는 컴퓨터 시스템 또는 통신 시스템 등의 여러 전자기기 분야에 기본적으로 사용되는 기본 소자이다. 이러한 집적회로로는 예컨대 메모리장치, 신호처리장치(DSP; Digital Signal Processor), SoC(System on Chip), RFID Tag(Radio Frequency IDentification Tag) 등 무수히 많은 회로들이 여기에 포함되어질 수 있다.
이러한 집적회로들은 면적이 허용하는 한, 가급적 용량커패시터를 최대한 많이 구현하는 것이 중요하며, 이는 칩(chip)의 레이아웃(lay-out)이 허용하는 한 설계되어지고 있다.
한 예로, 불휘발성 강유전체 메모리(즉, FeRAM(Ferroelectric Random Access Memory)은 디램(DRAM;Dynamic Random Access Memory) 정도의 데이터 처리 속도를 갖고, 전원의 오프시에도 데이타가 보존되는 특성 때문에 차세대 기억 소자로 주목받고 있다.)는 디램(DRAM)과 거의 유사한 구조를 갖는 기억소자로써 커패시터의 재료로 강유전체를 사용하여 강유전체의 특성인 높은 잔류 분극을 이용한 것이다. 이와 같은 잔류 분극 특성으로 인하여 전계를 제거하더라도 데이터가 지워지지 않는다.
상술된 FeRAM에 관한 기술내용은 본 발명과 동일 발명자에 의해 출원된 대한 민국 특허 출원 제 2001-57275호에 개시된 바 있다. 따라서, FeRAM에 관한 기본적인 구성 및 그 동작에 관한 자세한 설명은 생략하기로 한다.
한편, 일반적인 RFID(Radio Frequency Identification) 장치의 경우를 살펴보면, 특히 RFID Tag는 크게 아날로그 블록, 디지털 블록 및 메모리 블록을 구비한다. 이러한 RFID 칩 수동 소자는 제작 비용이 최소한이 되어야 하기 때문에 레이아웃 면적이 작아야만 한다.
그런데, 종래의 RFID 장치는 펌프 회로의 용량 커패시터 또는 기타의 용량 커패시터의 구성에서 모스 커패시터나 PIP(Polysilicon-Insulator-Polysilicon) 또는 MIM(Metal-Insulator-Metal) 구조를 사용하게 된다. 여기서, 절연체(Insulator)의 종류가 상유전체일 경우 유전율이 작아지게 되어 커패시터의 면적이 상대적으로 커지게 되는 문제점이 있다.
또한, 종래의 RFID 장치, 시스템 온 칩(SOC) 또는 FeRAM 등의 집적회로 장치는 주변 회로 영역과 커패시터 영역이 동일한 레이어 상에서 따로 분할된 영역에 배치된다. 즉, 상술된 모스 커패시터나 PIP 또는 MIM 구조의 커패시터는 주변회로 영역과 동일한 공정 레벨을 갖는다. 이에 따라, 종래의 집적회로에서는 전체 레이아웃 면적을 줄이기 위해 커패시터 영역과 주변 회로 영역을 적층형으로 구현할 수 없다.
예를 들어, PRAM, MRAM, 플래시 등의 집적회로는 메모리 셀이 커패시터로 이루어지지 않는다. 그리고, 디램은 메모리 셀에 셀용 커패시터를 사용하고, 주변회로 영역에 상술된 모스 커패시터나 PIP 또는 MIM 구조의 커패시터를 사용하게 된 다. 이에 따라, CMOS 회로를 사용하는 회로영역과 커패시터가 동일한 공정 레벨로 형성되므로 적층형으로 구현할 수 없다.
따라서, 종래의 집적회로에서의 커패시터는 주변회로와는 별도 영역에서 주변회로 영역과 동일한 레이어 상에 배치하게 된다. 이에 따라, 전체 레이아웃의 면적이 주변회로 영역의 레이아웃과 커패시터 영역의 레이아웃의 합으로 결정되어 집적회로의 전체 레이아웃 면적이 커지게 되는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로서, 레이아웃 면적의 증가없이 커패시터영역을 극대화한 집적회로를 제공하는 것을 목적으로 한다.
본 발명의 다른 목적은 적층형 커패시터를 집적회로에 구현하여 커패시터영역을 극대화한 집적회로를 제공함에 있다.
본 발명의 또다른 목적은 칩 제조공정 후에 적층형 커패시터를 구현함에 의해 간단한 공정추가에 따른 커패시터영역을 최대화를 구현하는 집적회로를 제공함에 있다.
본 발명의 또다른 목적은 온-칩 상에서 레이아웃이 허용하는 모든 영역에 적층형 커패시터를 구현하여 커패시터영역을 최대화한 집적회로를 제공함에 있다.
본 발명의 또다른 목적은 RFID, 시스템 온 칩, 또는 FeRAM 등의 집적회로에서 주변회로의 CMOS 회로 구성을 커패시터의 형성 공정 이전에 형성하여 CMOS 회로의 상부에 커패시터를 형성하고, 별도의 독립적인 레이아웃 면적 없이 용량 커패시 터를 주변회로 영역에 공유시킴으로써 커패시터의 용량과 집적회로의 전체 사이즈를 줄일 수 있도록 하는데 있다.
상기한 목적을 달성하기 위한 본 발명의 커패시터를 공유하는 집적회로는, 강유전체 커패시터를 포함하는 셀 어레이 영역, 및 셀 어레이 영역을 제외한 주변회로 영역을 포함하고, 셀 어레이 영역을 제외한 주변회로 영역의 상부 레이어에 형성되어 주변회로 영역과 전기적으로 접속되는 강유전체 커패시터 소자를 포함하는 강유전체 용량부가 형성됨을 특징으로 한다.
그리고, 본 발명은 무선 주파수 신호를 입력받아 동작 명령신호를 출력하는 아날로그 블록과, 아날로그 블록으로부터 인가되는 동작 명령신호에 따라 어드레스 및 동작 제어신호를 생성하여 출력하고, 동작 명령신호에 대응하는 응답신호를 아날로그 블록에 출력하는 디지털 블록, 및 동작 제어신호를 입력받아 내부 신호를 생성하고, 내부 신호에 따라 불휘발성 강유전체 커패시터 소자에 데이터를 리드/라이트 하는 메모리 블록을 포함하고, 메모리 블록의 셀 어레이 영역을 제외한 주변회로 영역의 상부 레이어에 형성되어 주변회로 영역과 전기적으로 접속되는 강유전체 커패시터 소자를 포함하는 강유전체 용량부가 형성됨을 특징으로 한다.
또한, 본 발명은 무선 주파수 신호를 입력받아 동작 명령신호를 출력하는 아날로그 블록; 아날로그 블록으로부터 인가되는 동작 명령신호에 따라 어드레스 및 동작 제어신호를 생성하여 출력하고, 해당하는 응답신호를 아날로그 블록에 출력하는 디지털 블록; 및 동작 제어신호를 입력받아 내부 조정신호를 생성하고, 내부 조정신호에 따라 불휘발성 강유전체 커패시터 소자에 데이터를 리드/라이트 하는 메모리 블록을 포함하고, 아날로그 블록의 상부 레이어에 형성되어 아날로그 블록과 전기적으로 접속되는 강유전체 커패시터 소자를 포함하는 강유전체 용량부가 형성됨을 특징으로 한다.
또한, 무선 주파수 신호를 입력받아 동작 명령신호를 출력하는 아날로그 블록; 아날로그 블록으로부터 인가되는 동작 명령신호에 따라 어드레스 및 동작 제어신호를 생성하여 출력하고, 해당하는 응답신호를 아날로그 블록에 출력하는 디지털 블록; 및 동작 제어신호를 입력받아 내부 조정신호를 생성하고, 내부 조정신호에 따라 불휘발성 강유전체 커패시터 소자에 데이터를 리드/라이트 하는 메모리 블록을 포함하고, 아날로그 블록의 상부 레이어에 형성되어 아날로그 블록과 전기적으로 접속되는 강유전체 커패시터 소자를 포함하는 강유전체 용량부가 형성됨을 특징으로 한다.
또한, 본 발명은 무선 주파수 신호를 입력받아 동작 명령신호를 출력하는 아날로그 블록; 아날로그 블록으로부터 인가되는 동작 명령신호에 따라 어드레스 및 동작 제어신호를 생성하여 출력하고, 해당하는 응답신호를 아날로그 블록에 출력하는 디지털 블록; 및 동작 제어신호를 입력받아 내부 조정신호를 생성하고, 내부 조정신호에 따라 불휘발성 강유전체 커패시터 소자에 데이터를 리드/라이트 하는 메모리 블록을 포함하고, 디지털 블록의 상부 레이어에 형성되어 디지털 블록과 전기적으로 접속되는 강유전체 커패시터 소자를 포함하는 강유전체 용량부가 형성됨을 특징으로 한다.
또한, 본 발명은 강유전체 커패시터를 포함하는 셀 어레이 영역; 및 셀 어레이 영역을 제외한 주변회로 영역;을 포함하는 시스템 온 칩을 포함하고, 주변회로 영역의 상부 레이어에 형성되어 주변회로 영역과 전기적으로 접속되는 강유전체 커패시터 소자를 포함하는 강유전체 용량부가 형성됨을 특징으로 한다.
또한, 본 발명은 강유전체 커패시터를 포함하는 셀 어레이 영역; 및 셀 어레이 영역을 제외한 주변회로 영역;을 포함하는 FeRAM을 포함하고, 주변회로 영역은 단면 구조상에서 CMOS 회로영역의 상부 레이어에 형성되어 CMOS 회로영역과 전기적으로 접속되는 강유전체 커패시터 소자를 포함하는 강유전체 용량부가 형성됨을 특징으로 한다.
또한, 본 발명은 강유전체 커패시터를 포함하는 셀 어레이 영역; 및 셀 어레이 영역을 제외한 주변회로 영역을 포함하고, 주변회로 영역은 단면 구조상에서 CMOS 회로영역의 상부 레이어에 형성되어 CMOS 회로영역과 전기적으로 접속되는 고유전율의 상유전체 커패시터 소자를 포함하는 상유전체 용량부가 형성됨을 특징으로 한다.
또한, 본 발명은 복수의 메모리셀을 포함하는 셀어레이영역; 및 셀어레이영역을 제외한 주변회로영역을 포함하고, 주변회로영역의 상부에 주변회로 영역과 전기적으로 접속되는 적층형 커패시터를 형성함을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
도 1은 본 발명의 실시예에 따른 RFID(Radio Frequency Identification) 장치의 전체 구성도이다.
본 발명의 실시예에 따른 RFID 장치는 크게 아날로그 블록(100)과, 디지털 블록(200) 및 불휘발성 강유전체 메모리(FeRAM;non-volatile ferroelectric random access memory)블록(300)을 구비한다.
여기서, 아날로그 블록(100)은 전압 멀티플라이어(Voltage Multiplier;110), 전압 리미터(Voltage Limiter;120), 모듈레이터(Modulator;130), 디모듈레이 터(Demodulator;140), 전압 더블러(Voltage Doubler;150), 파워온 리셋부(Power On Reset;160) 및 클럭 발생부(170)를 구비한다.
그리고, 아날로그 블록(100)의 안테나(10)는 외부의 리더기 또는 라이터기와 RFID 간에 데이터를 송수신하기 위한 구성이다. 전압 멀티플라이어(110)는 안테나(10)로부터 인가되는 무선 주파수 신호 RF에 의해 RFID의 구동전압인 전원전압 VDD을 생성한다. 전압 리미터(120)는 안테나(10)로부터 인가된 무선 주파수 신호 RF의 전송 전압의 크기를 제한하여 디모듈레이터(140)에 출력한다.
또한, 모듈레이터(130)는 디지털 블록(200)으로부터 인가되는 응답 신호 RP를 모듈레이팅하여 안테나(10)에 전송한다. 디모듈레이터(140)는 전압 멀티플라이어(110)와 전압 리미터(120)의 출력전압에 따라 안테나(10)로부터 인가되는 무선 주파수 신호 RF에서 동작 명령 신호를 검출하여 명령신호 CMD를 디지털 블록(200)에 출력한다.
전압 더블러(150)는 전압 멀티플라이어(110)로부터 인가되는 전원전압 VDD을 승압하여 2배의 승압전압 VDD2를 FeRAM(300)에 공급한다. 파워온 리셋부(160)는 전압 멀티플라이어(110)의 출력 전압 VDD을 감지하여 리셋 동작을 제어하기 위한 파워 온 리셋신호 POR를 디지털 블록(200)에 출력한다. 클럭 발생부(170)는 전압 멀티플라이어(110)의 출력 전압 VDD에 따라 디지털 블록(200)의 동작을 제어하기 위한 클럭 CLK를 디지털 블록(200)에 공급한다.
또한, 상술된 디지털 블록(200)은 아날로그 블록(100)으로부터 전원전압 VDD, 파워 온 리셋신호 POR, 클럭 CLK 및 명령신호 CMD를 인가받아 명령신호 CMD를 해석하고 제어신호 및 처리 신호들을 생성하여 아날로그 블록(20)에 해당하는 응답신호 RP를 출력한다. 그리고, 디지털 블록(200)은 어드레스 ADD, 입/출력 데이터 I/O, 칩 인에이블 신호 CE, 출력 인에이블 신호 OE 및 라이트 인에이블 신호 WE를 메모리 블록(300)에 출력한다. FeRAM(300)은 불휘발성 강유전체 커패시터 소자를 이용하여 데이타를 리드/라이트 하는 메모리 블록이다.
이러한 구성을 갖는 RFID 장치는 메모리 블록(300) 내에 구비된 FeRAM 메모리 셀 어레이 영역(A)을 제외한 모든 주변회로 영역(B)에서 강유전체 커패시터를 포함하는 강유전체 용량부 영역을 주변 CMOS 회로 영역의 상부에 형성하게 된다. 여기서, 주변회로 영역(B)과 강유전체 커패시터는 서로 다른 공정 레벨을 갖기 때문에 주변회로 영역(B)의 상부에 강유전체 용량부 영역을 적층형으로 구현할 수 있다.
그리고, 강유전체 용량부 영역에서 일반적인 상유전체 커패시터, 모스 커패시터보다 상대적으로 유전율이 큰 강유전체 커패시터를 강유전체 용량부 영역에 사용하여 커패시터의 면적을 줄임으로써 RFID 장치의 전체적인 레이아웃 면적을 줄일 수 있도록 한다.
도 2는 본 발명에 따른 집적회로의 다른 실시예이다.
본 발명의 실시예에 따른 시스템 온 칩(System On Chip;SOC)은 강유전체 커패시터를 포함하는 셀 어레이 영역(C)을 제외한 모든 주변회로 영역(D)에서 강유전체 커패시터를 포함하는 강유전체 용량부 영역을 CMOS 회로 영역의 상부에 형성하게 된다. 그리고, 강유전체 용량부 영역에서 일반적인 상유전체 커패시터보다 상 대적으로 유전율이 큰 강유전체 커패시터를 강유전체 용량부 영역에 사용하여 커패시터의 면적을 줄임으로써 시스템 온 칩의 전체적인 레이아웃 면적을 줄일 수 있도록 한다.
도 3은 본 발명에 따른 집적회로의 또 다른 실시예이다.
도 3의 실시예에 따른 FeRAM은 FeRAM 셀 어레이 영역(400)을 포함하고, FeRAM 셀 어레이 영역(400)의 주변으로 주변 CMOS 회로 영역이 형성된다. 그리고, 주변 CMOS 회로 영역의 상부에 강유전체 커패시터를 공유하는 강유전체 용량부 영역이 형성된다. 여기서, CMOS 회로 영역은 CMOS를 포함한 능동 및 수동소자를 포함한 영역을 의미한다.
도 4는 도 3의 FeRAM의 상세 구성도이다.
본 발명의 실시예에 따른 FeRAM은 셀 어레이 영역(400), 워드라인/플레이트라인 드라이버(410), 레퍼런스부(420), 주변 회로부(500), 및 센스앰프부 및 입/출력부(510)를 구비한다.
여기서, 주변 회로부(500)는 디지털 블록(200) 또는 외부로부터 인가되는 어드레스 ADD와, 칩 인에이블 신호 CE와, 출력 인에이블 신호 OE 및 라이트 인에이블 신호 WE에 따라 셀 어레이 영역(400)를 구동하기 위한 워드라인 WL 및 플레이트 라인 PL을 제어한다. 그리고, 주변 회로부(500)는 센스앰프의 활성화 여부를 조정하기 위한 센스앰프 인에이블 신호 SEN와, 센스앰프에서 센싱된 데이터를 데이터 버스에 출력하기 위한 출력 인에이블 신호 OEN 및 데이터 버스로부터 인가되는 데이터를 셀 어레이 영역(400)에 라이트 하기 위한 라이트 인에이블 신호 WEN를 출력한 다.
셀 어레이 영역(400)은 불휘발성 강유전체 커패시터 소자와 스위칭 소자를 포함하는 단위 셀을 복수개 구비하여 불휘발성 강유전체 커패시터 소자에 데이터를 저장하고 저장된 데이터를 리드한다. 워드라인/플레이트라인 드라이버(410)는 워드라인 WL 및 플레이트 라인 PL을 구동한다. 레퍼런스부(420)는 센스앰프부 및 입/출력부(510)의 레퍼런스 전압 레벨을 제어한다.
센스앰프부 및 입/출력부(510)는 레퍼런스부(420)에서 인가되는 레퍼런스 전압 REF을 기준으로 하여 센스앰프 인에이블 신호 SEN, 출력 인에이블 신호 OEN 및 라이트 인에이블 신호 WEN에 따라 그 동작이 제어된다. 그리고, 센스앰프부 및 입/출력부(510)는 셀 어레이 영역(400)으로부터 인가되는 데이터를 센싱 증폭하여 데이터 버스에 출력하고, 데이터 버스로부터 인가되는 데이터를 셀 어레이 영역(400)에 전달한다.
이러한 구성을 갖는 FeRAM은 FeRAM 셀 어레이 영역(400)을 제외한 주변 회로 영역(E)에서 주변 CMOS 회로 영역, 즉, 워드라인/플레이트라인 드라이버(410), 레퍼런스부(420), 주변회로부(500) 및 센스앰프부 및 입/출력부(510)의 상부 레이어에 강유전체 커패시터를 공유하는 강유전체 용량부 영역이 형성된다.
도 5는 도 1 내지 도 3의 실시예들에 따른 강유전체 용량부 영역 및 주변 CMOS 회로 영역의 단면도이다.
도 5를 참조하면, 셀 어레이 영역은 N+영역, 비트라인 B/L, 워드라인 W/L을 포함하는 스위칭 소자의 상부에 여러 층의 메탈라인 M1~M3이 형성된다. 그리고, 메탈라인 M3의 상부에 콘택노드를 통해 셀 커패시터 CCAP가 형성된다. 또한, 셀 커패시터 CCAP의 상부에 콘택노드를 통해 플레이트 라인 P/L인 메탈라인 M4이 형성된다.
그리고, 주변회로 영역은 기판의 상부에 N+영역, P+영역 및 게이트를 포함하는 스위칭 소자 또는 CMOS 소자 등이 형성된다. 그리고, 메탈라인 M1은 P+영역과 콘택노드 CN1를 통해 연결되고, 메탈라인 M2는 메탈라인 M1과 콘택노드 CN2를 통해 연결된다. 메탈라인 M2는 콘택노드 CN3를 통해 메탈라인 M3과 연결된다.
그리고, 스위칭 소자, CMOS 소자, 및 메탈라인 M1,M2 등을 포함하는 CMOS 회로 영역, 즉, 주변회로의 상부에 강유전체 용량부 영역(F)이 적층형으로 형성된다.
여기서, 강유전체 용량부 영역은 하부 전극 연결선인 메탈라인 M3의 상부에 콘택노드 CN4이 형성된다. 그리고, 하부 전극 연결선은 콘택노드 CN4를 통해 강유전체 커패시터의 하부전극(BE)과 연결된다. 하부전극(BE)의 상부에 강유전체(FE)와 상부전극(TE)이 차례로 적층되고, 상부전극(TE)의 상부에 콘택노드 CN5가 형성된다. 그리고, 콘택노드 CN5의 상부에 상부 전극 연결선인 메탈라인 M4이 형성된다.
즉, 셀 어레이 영역에서는 셀 커패시터 CCAP가 사용됨으로써 동일한 레이어에 용량 커패시터를 추가로 구성할 수 없다. 그러나, 주변회로 영역은 셀 어레이 영역과는 달리 CMOS 회로 구성의 상부에 커패시터가 자유롭게 형성될 수 있는 공간이 구비된다.
따라서, 주변회로의 CMOS 회로 구성을 커패시터의 형성 공정 이전에 형성한 이후에, CMOS 회로 구성의 상부에 커패시터를 구성함으로써 별도의 독립된 레이아웃 면적 없이 용량 커패시터를 주변회로 영역에 공유된 레이아웃 개념으로 구성할수 있게 된다.
여기서, CMOS 회로 영역과 공유가 가능한 커패시터의 구조는 MFM(Metal-Ferroelectric-Metal)의 강유전체 커패시터 또는 MIM(Metal-Insulator-Metal)의 유전율이 높은 상유전체 커패시터 등이 있다.
특히, RFID 칩의 경우 아날로그 블록(100)과 메모리 블록(300) 등에서는 회로 구성상 메탈라인 M이 적게 사용된다. 반면에, 디지털 블록(200)에서는 많은 메탈라인 M이 사용된다.
이에 따라, 아날로그 블록(100)과 메모리 블록(300)에 많은 커패시터가 할당되고, 디지털 블록(200)에서는 주로 CMOS 소자가 사용되기 때문에 적은 커패시터가 할당된다. 따라서, 모든 주변회로 영역에서 강유전체 용량부 영역을 공유해서 사용할 경우, 강유전체 커패시터에 할당된 메탈라인 M3(또는 M4)의 신호선을 제외한 모든 메탈라인 M의 신호선은 커패시터 전극 이외의 회로 연결을 위한 다른 용도로 사용될 수 있다. 또한, 커패시터로 레이아웃 면적을 사용하지 않는 주변회로의 메탈라인을 신호 연결용으로 자유롭게 사용할 수 있다.
즉, 주변회로 영역에서 커패시터의 용량 및 면적을 고려하여 커패시터에 필요한 영역을 미리 확보하고 주변회로의 커패시터 영역을 할당한다. 그리고, 커패시터 영역을 위한 메탈라인 M을 제외한 나머지 주변회로 영역의 메타라인을 회로 연결용 라인으로 사용하게 된다.
도 6은 도 1의 실시예에 따른 RFID 칩에서 한 개의 커패시터 영역이 CMOS 주변 회로 영역의 상부에 형성된 것을 나타내는 공정 단면도이다. 그리고, 도 7은 도 1의 실시예에 따른 RFID 칩에서 두 개의 커패시터 영역이 회로 영역의 상부에 형성된 것을 나타내는 공정 단면도이다. 또한, 도 8은 도 1의 실시예에 따른 RFID 칩에서 복수개의 커패시터 영역이 회로 영역의 상부에 형성된 것을 나타내는 공정 단면도이다.
따라서, 도 6 내지 도 8의 공정 단면도를 보면, 주변회로의 CMOS 회로 구성을 커패시터의 형성 공정 이전에 형성한 이후에, CMOS 회로 구성의 상부에 커패시터 영역을 구성함으로써 별도의 독립된 레이아웃 면적 없이 용량 커패시터를 주변회로 영역에 공유된 레이아웃 개념으로 구성할수 있게 된다.
도 9는 도 1의 실시예에 따른 RFID 칩에서 적층형 커패시터가 배치된 영역을 나타내는 레이아웃도이다.
도 9를 보면, 이러한 구성을 갖는 RFID 장치는 메모리 블록(300) 내에 구비된 FeRAM 셀 어레이 영역(A)을 제외한 모든 주변회로 영역(B)에서 강유전체 커패시터를 포함하는 강유전체 용량부 영역을 주변 CMOS 회로 영역의 상부에 형성하게 된다. 주변회로 영역(B)과 강유전체 커패시터는 서로 다른 공정 레벨을 갖기 때문에 주변회로 영역(B)의 상부에 강유전체 용량부 영역을 적층형으로 구현할 수 있다. 여기서, (C)는 디지털 회로 영역에서 강유전체 커패시터를 사용하지 않은 영역을 나타낸 실시예이다.
이상에서와 같이 본 발명은 RFID, 시스템 온 칩 및 FeRAM을 집적회로로 설명 하였지만, 본 발명은 이에 한정되는 것이 아니라 스마트 카드 또는 또 다른 집적회로인 프로세스 등에 적용될 수도 있다.
이상에서 설명한 바와 같이, 본 발명은 RFID, 시스템 온 칩, FeRAM 등의 집적회로에서 CMOS 회로 구성의 상부 영역에 커패시터를 적층형으로 구성하고, 별도의 독립된 레이아웃 면적 없이 용량 커패시터를 주변회로 영역에 공유된 레이아웃 개념으로 구성함으로써 커패시터의 용량과 집적회로의 전체 사이즈를 줄일 수 있도록 하는 효과를 제공한다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (44)

  1. 강유전체 커패시터를 포함하는 셀 어레이 영역; 및
    상기 셀 어레이 영역을 제외한 주변회로 영역을 포함하고,
    상기 셀 어레이 영역을 제외한 상기 주변회로 영역의 상부 레이어에 형성되어 상기 주변회로 영역과 전기적으로 접속되는 강유전체 커패시터 소자를 포함하는 강유전체 용량부가 형성됨을 특징으로 하는 집적회로.
  2. 제 1항에 있어서, 상기 강유전체 용량부는 상기 주변회로 영역의 주변회로들에 의해 공유됨을 특징으로 하는 집적회로.
  3. 제 1항에 있어서, 상기 집적회로는 RFID Tag임을 특징으로 하는 집적회로.
  4. 제 1항에 있어서, 상기 집적회로는 시스템 온 칩임을 특징으로 하는 집적회로.
  5. 제 1항에 있어서, 상기 집적회로는 FeRAM 임을 특징으로 하는 집적회로.
  6. 제 1항에 있어서, 상기 강유전체 용량부는 상기 강유전체 커패시터 소자에 할당된 메탈라인의 신호선을 제외한 메탈라인이 회로 연결용으로 사용되는 것을 특징으로 하는 집적회로.
  7. 제 1항에 있어서, 상기 주변회로영역은 CMOS를 포함한 능동 및 수동 소자로 구성되는 CMOS 회로영역임을 특징으로 하는 집적회로.
  8. 제 1항에 있어서, 상기 강유전체 용량부는 상기 CMOS 회로영역의 상부에 적층형으로 형성됨을 특징으로 하는 집적회로.
  9. 무선 주파수 신호를 입력받아 동작 명령신호를 출력하는 아날로그 블록;
    상기 아날로그 블록으로부터 인가되는 상기 동작 명령신호에 따라 어드레스 및 동작 제어신호를 생성하여 출력하고, 상기 동작 명령신호에 대응하는 응답신호를 상기 아날로그 블록에 출력하는 디지털 블록; 및
    상기 동작 제어신호를 입력받아 내부 신호를 생성하고, 상기 내부 신호에 따라 불휘발성 강유전체 커패시터 소자에 데이터를 리드/라이트 하는 메모리 블록을 포함하고,
    상기 메모리 블록의 셀 어레이 영역을 제외한 주변회로 영역의 상부 레이어에 형성되어 상기 주변회로 영역과 전기적으로 접속되는 강유전체 커패시터 소자를 포함하는 강유전체 용량부가 형성됨을 특징으로 하는 집적회로.
  10. 제 9항에 있어서, 상기 강유전체 용량부는 상기 주변회로 영역에 의해 공유됨을 특징으로 하는 집적회로.
  11. 제 9항에 있어서, 상기 강유전체 용량부는 상기 강유전체 커패시터 소자에 할당된 메탈라인의 신호선을 제외한 메탈라인이 회로 연결용으로 사용되는 것을 특징으로 하는 집적회로.
  12. 제 9항에 있어서, 상기 주변회로 영역은, CMOS를 포함한 능동 및 수동 소자로 구성되는 CMOS 회로영역임을 특징으로 하는 집적회로.
  13. 제 12항에 있어서, 상기 강유전체 용량부는 상기 CMOS 회로영역의 상부에 적층형으로 형성됨을 특징으로 하는 집적회로.
  14. 무선 주파수 신호를 입력받아 동작 명령신호를 출력하는 아날로그 블록;
    상기 아날로그 블록으로부터 인가되는 상기 동작 명령신호에 따라 어드레스 및 동작 제어신호를 생성하여 출력하고, 해당하는 응답신호를 상기 아날로그 블록에 출력하는 디지털 블록; 및
    상기 동작 제어신호를 입력받아 내부 조정신호를 생성하고, 상기 내부 조정신호에 따라 불휘발성 강유전체 커패시터 소자에 데이터를 리드/라이트 하는 메모리 블록을 포함하고,
    상기 아날로그 블록의 상부 레이어에 형성되고 상기 아날로그 블록과 전기적으로 접속되는 강유전체 커패시터 소자를 포함하는 강유전체 용량부가 형성됨을 특징으로 하는 집적회로.
  15. 제 14항에 있어서, 상기 강유전체 용량부는 주변회로 영역에 의해 공유됨을 특징으로 하는 집적회로.
  16. 제 14항에 있어서, 상기 강유전체 용량부는 상기 강유전체 커패시터 소자에 할당된 메탈라인의 신호선을 제외한 메탈라인이 회로 연결용으로 사용되는 것을 특징으로 하는 집적회로.
  17. 제 15항에 있어서, 상기 주변회로 영역은 CMOS를 포함한 능동 및 수동 소자로 구성되는 CMOS영역임을 특징으로 하는 집적회로.
  18. 제 14항에 있어서, 상기 강유전체 용량부는 적층형으로 형성됨을 특징으로 하는 집적회로.
  19. 무선 주파수 신호를 입력받아 동작 명령신호를 출력하는 아날로그 블록;
    상기 아날로그 블록으로부터 인가되는 상기 동작 명령신호에 따라 어드레스 및 동작 제어신호를 생성하여 출력하고, 해당하는 응답신호를 상기 아날로그 블록에 출력하는 디지털 블록; 및
    상기 동작 제어신호를 입력받아 내부 조정신호를 생성하고, 상기 내부 조정신호에 따라 불휘발성 강유전체 커패시터 소자에 데이터를 리드/라이트 하는 메모리 블록을 포함하고,
    상기 디지털 블록의 상부 레이어에 형성되어 상기 디지털 블록과 전기적으로 접속되는 강유전체 커패시터 소자를 포함하는 강유전체 용량부가 형성됨을 특징으로 하는 집적회로.
  20. 제 19항에 있어서, 상기 강유전체 용량부는 주변회로 영역에 의해 공유됨을 특징으로 하는 집적회로.
  21. 제 19항에 있어서, 상기 강유전체 용량부는 상기 강유전체 커패시터 소자에 할당된 메탈라인의 신호선을 제외한 메탈라인이 회로 연결용으로 사용되는 것을 특징으로 하는 집적회로.
  22. 제 20항에 있어서, 상기 주변회로영역은, CMOS를 포함한 능동 및 수동 소자로 구성되는 CMOS영역임을 특징으로 하는 집적회로.
  23. 제 19항에 있어서, 상기 강유전체 용량부는 적층형으로 형성됨을 특징으로 하는 집적회로.
  24. 강유전체 커패시터를 포함하는 셀 어레이 영역; 및
    상기 셀 어레이 영역을 제외한 주변회로 영역;을 포함하는 시스템 온 칩을 포함하고,
    상기 주변회로 영역의 상부 레이어에 형성되어 상기 주변회로 영역과 전기적으로 접속되는 강유전체 커패시터 소자를 포함하는 강유전체 용량부가 형성됨을 특징으로 하는 집적회로.
  25. 제 24항에 있어서, 상기 강유전체 용량부는 상기 주변회로 영역에 의해 공유됨을 특징으로 하는 집적회로.
  26. 제 24항에 있어서, 상기 강유전체 용량부는 상기 강유전체 커패시터 소자에 할당된 메탈라인의 신호선을 제외한 메탈라인이 회로 연결용으로 사용되는 것을 특징으로 하는 집적회로.
  27. 제 24항에 있어서, 상기 주변회로영역은 CMOS를 포함한 능동 및 수동 소자로 구성되는 CMOS 회로영역임을 특징으로 하는 집적회로.
  28. 제 24항에 있어서, 상기 강유전체 용량부는 상기 주변회로영역의 상부에 적층형으로 형성됨을 특징으로 하는 집적회로.
  29. 강유전체 커패시터를 포함하는 셀 어레이 영역; 및
    상기 셀 어레이 영역을 제외한 주변회로 영역;을 포함하는 FeRAM을 포함하고,
    상기 주변회로 영역은 단면 구조상에서 CMOS 회로영역의 상부 레이어에 형성되어 상기 CMOS 회로영역과 전기적으로 접속되는 강유전체 커패시터 소자를 포함하는 강유전체 용량부가 형성됨을 특징으로 하는 집적회로.
  30. 제 29항에 있어서, 상기 강유전체 용량부는 상기 주변회로 영역에 의해 공유됨을 특징으로 하는 집적회로.
  31. 제 29항에 있어서, 상기 강유전체 용량부는 상기 강유전체 커패시터 소자에 할당된 메탈라인의 신호선을 제외한 메탈라인이 회로 연결용을 사용되는 것을 특징으로 하는 집적회로.
  32. 제 29항에 있어서, 상기 CMOS 회로영역은 CMOS를 포함한 능동 및 수동 소자로 구성됨을 특징으로 하는 집적회로.
  33. 제 29항에 있어서, 상기 강유전체 용량부는 상기 CMOS 회로영역의 상부에 적층형으로 형성됨을 특징으로 하는 집적회로.
  34. 강유전체 커패시터를 포함하는 셀 어레이 영역; 및
    상기 셀 어레이 영역을 제외한 주변회로 영역을 포함하고,
    상기 주변회로 영역은 단면 구조상에서 CMOS 회로영역의 상부 레이어에 형성되어 상기 CMOS 회로영역과 전기적으로 접속되는 고유전율의 상유전체 커패시터 소자를 포함하는 상유전체 용량부가 형성됨을 특징으로 하는 집적회로.
  35. 제 34항에 있어서, 상기 상유전체 용량부는 상기 주변회로 영역에 의해 공유됨을 특징으로 하는 집적회로.
  36. 제 34항에 있어서, 상기 상유전체 용량부는 상기 상유전체 커패시터 소자에 할당된 메탈라인의 신호선을 제외한 메탈라인이 회로 연결용을 사용되는 것을 특징으로 하는 집적회로.
  37. 제 34항에 있어서, 상기 CMOS 회로영역은 CMOS를 포함한 능동 및 수동 소자로 구성됨을 특징으로 하는 집적회로.
  38. 제 34항에 있어서, 상기 상유전체 용량부는 상기 CMOS 회로영역의 상부에 적층형으로 형성됨을 특징으로 하는 집적회로.
  39. 복수의 메모리셀을 포함하는 셀어레이영역; 및
    상기 셀어레이영역을 제외한 주변회로영역을 포함하고,
    상기 주변회로영역의 상부에 상기 주변회로 영역과 전기적으로 접속되는 적층형 커패시터를 형성함을 특징으로 하는 집적회로.
  40. 제39항에 있어서, 상기 적층형 커패시터는 강유전체 커패시터임을 특징으로 하는 집적회로.
  41. 제40항에 있어서, 상기 집적회로는 RFID Tag임을 특징으로 하는 집적회로.
  42. 제40항에 있어서, 상기 집적회로는 시스템 온 칩임을 특징으로 하는 집적회로.
  43. 제40항에 있어서, 상기 집적회로는 FeRAM임을 특징으로 하는 집적회로.
  44. 제40항에 있어서, 상기 적층형 커패시터는 상기 셀어레이영역 및 주변회로영역의 형성공정 후에 형성함을 특징으로 하는 집적회로.
KR1020060036874A 2006-04-21 2006-04-24 집적회로 KR100876838B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US11/785,866 US8901704B2 (en) 2006-04-21 2007-04-20 Integrated circuit and manufacturing method thereof
US14/527,542 US20150053775A1 (en) 2006-04-21 2014-10-29 Integrated circuit and manufacturing method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060036279 2006-04-21
KR20060036279 2006-04-21

Publications (2)

Publication Number Publication Date
KR20070104186A KR20070104186A (ko) 2007-10-25
KR100876838B1 true KR100876838B1 (ko) 2009-01-07

Family

ID=38818351

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060036874A KR100876838B1 (ko) 2006-04-21 2006-04-24 집적회로

Country Status (1)

Country Link
KR (1) KR100876838B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100876839B1 (ko) * 2006-04-21 2009-01-09 주식회사 하이닉스반도체 집적회로 및 그 형성 방법
US8901704B2 (en) 2006-04-21 2014-12-02 SK Hynix Inc. Integrated circuit and manufacturing method thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000013393A (ko) * 1998-08-07 2000-03-06 윤종용 반도체 장치의 배선 형성 방법
KR20030020857A (ko) * 2001-09-04 2003-03-10 엔이씨 일렉트로닉스 코포레이션 쉐도우 ｒａｍ을 구비한 반도체 메모리 장치
KR20040104413A (ko) * 2003-06-03 2004-12-10 히다치 글로벌 스토리지 테크놀로지스 네덜란드 비.브이. 초저비용 솔리드 스테이트 메모리
KR20050077471A (ko) * 2004-01-28 2005-08-02 후지쯔 가부시끼가이샤 반도체 장치 및 그 제조 방법
KR20070104211A (ko) * 2006-04-21 2007-10-25 주식회사 하이닉스반도체 집적회로 및 그 형성 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000013393A (ko) * 1998-08-07 2000-03-06 윤종용 반도체 장치의 배선 형성 방법
KR20030020857A (ko) * 2001-09-04 2003-03-10 엔이씨 일렉트로닉스 코포레이션 쉐도우 ｒａｍ을 구비한 반도체 메모리 장치
KR20040104413A (ko) * 2003-06-03 2004-12-10 히다치 글로벌 스토리지 테크놀로지스 네덜란드 비.브이. 초저비용 솔리드 스테이트 메모리
KR20050077471A (ko) * 2004-01-28 2005-08-02 후지쯔 가부시끼가이샤 반도체 장치 및 그 제조 방법
KR20070104211A (ko) * 2006-04-21 2007-10-25 주식회사 하이닉스반도체 집적회로 및 그 형성 방법

Also Published As

Publication number Publication date
KR20070104186A (ko) 2007-10-25

Similar Documents

Publication Publication Date Title
US8901704B2 (en) Integrated circuit and manufacturing method thereof
TWI693599B (zh) 包含二電晶體一電容器之記憶體及用於存取該記憶體的裝置與方法
KR100732276B1 (ko) 불휘발성 강유전체 메모리를 포함하는 ｒｆｉｄ 장치
US7307534B2 (en) RFID tag using hybrid non-volatile memory
US9666262B2 (en) Semiconductor memory device including power decoupling capacitor
KR100696775B1 (ko) 불휘발성 강유전체 메모리를 포함하는 ｒｆｉｄ 장치
CN101253516A (zh) 具有嵌入式基于FeRAM的RFID的集成电路
KR100966997B1 (ko) Ｒｆｉｄ 장치
JP2007053321A (ja) 半導体記憶装置
US7710240B2 (en) RFID device having nonvolatile ferroelectric capacitor
KR101087794B1 (ko) Ｒｆｉｄ 장치
KR100843887B1 (ko) 집적회로 및 그 정보 기록 방법
KR100876838B1 (ko) 집적회로
KR101004514B1 (ko) Ｒｆｉｄ 장치
JPWO2011055492A1 (ja) 半導体記憶装置
KR100876839B1 (ko) 집적회로 및 그 형성 방법
US20060007725A1 (en) Ferroelectric memory device, electronic device
KR20090110556A (ko) 집적회로 및 그 형성 방법
US7414876B2 (en) Nonvolatile ferroelectric memory device having power control function
US9647536B2 (en) High voltage generation using low voltage devices
US20170236825A1 (en) Semiconductor integrated circuit device with reservoir capacitors and method of manufacturing the same
JP3768193B2 (ja) 半導体装置及びそれを搭載したｉｃカード
US10839918B1 (en) Boost converter in memory chip
KR101095084B1 (ko) Ｒｆｉｄ 장치 및 그 테스트 방법
US8319642B2 (en) Radio frequency identification device having nonvolatile ferroelectric memory

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee