JP2005032970A - 半導体素子接着用電磁波遮断シートおよび半導体装置 - Google Patents
半導体素子接着用電磁波遮断シートおよび半導体装置 Download PDFInfo
- Publication number
- JP2005032970A JP2005032970A JP2003196102A JP2003196102A JP2005032970A JP 2005032970 A JP2005032970 A JP 2005032970A JP 2003196102 A JP2003196102 A JP 2003196102A JP 2003196102 A JP2003196102 A JP 2003196102A JP 2005032970 A JP2005032970 A JP 2005032970A
- Authority
- JP
- Japan
- Prior art keywords
- electromagnetic wave
- layer
- ferrite
- semiconductor element
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Hard Magnetic Materials (AREA)
- Soft Magnetic Materials (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Die Bonding (AREA)
Abstract
【課題】積層された半導体素子の電気信号の干渉を防止し、ノイズの混入を防ぐ。
【解決手段】ポリイミド樹脂などの合成樹脂またはセラミックなどから成る電気絶縁層１ａの片面または両面に、いわゆるフェライトめっき法によってフェライト層１ｂを形成する。このフェライト層１ｂの最外方両表面に粘着層１ｃ，１ｄをそれぞれ設ける。本件半導体素子接着用電磁波遮断シート１，３ｅを、積層される２つの半導体素子３ｂ，３ｃ相互間に配置し、電気信号の干渉を防止する。また半導体素子３ｂ，３ｃとパッケージ本体３ａとの間に、本件半導体素子接着用電磁波遮断シート３ｄを介在し、パッケージ本体３ａからのノイズの混入を防止する。
【選択図】 図１
【解決手段】ポリイミド樹脂などの合成樹脂またはセラミックなどから成る電気絶縁層１ａの片面または両面に、いわゆるフェライトめっき法によってフェライト層１ｂを形成する。このフェライト層１ｂの最外方両表面に粘着層１ｃ，１ｄをそれぞれ設ける。本件半導体素子接着用電磁波遮断シート１，３ｅを、積層される２つの半導体素子３ｂ，３ｃ相互間に配置し、電気信号の干渉を防止する。また半導体素子３ｂ，３ｃとパッケージ本体３ａとの間に、本件半導体素子接着用電磁波遮断シート３ｄを介在し、パッケージ本体３ａからのノイズの混入を防止する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、積層された半導体素子相互間の電気信号の干渉を防止し、また半導体素子に混入するノイズを低減するための半導体素子接着用電磁波遮断シート、半導体装置および半導体素子接着用電磁波遮断シートの製造方法に関する。
【０００２】
【従来の技術】
近年、電子機器の小形化の要求に伴い、表面高密度実装にさらに拍車がかかり、複数の半導体素子を同一パッケージ内に積層したいわゆるスタックパッケージの利用が増加している（特許文献１参照）。
【０００３】
電子機器のディジタル化、高速化、高周波化が進むにつれて、ノイズ問題が重要性を増してきている。スタックパケージにおいては特に、半導体素子を近接して積層するため、従来のような半導体素子外部から到来するノイズの問題以外に、積層された素子間の信号干渉が発生するという問題がある。先行技術では、このようなスタックパケージにおける素子間の信号干渉を抑制できる対策材料は提供されていない。
【０００４】
小型のＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）におけるノイズ問題の対策のために、ノイズ低減効果を得るためにフェライトペースト層を導入した先行技術が存在する（特許文献２参照）。このペーストは、フェライト粉末を用いたものであり、フェライト間にペーストの母材と成る樹脂が挿入されているので、ノイズ対策効果が少ないという問題がある。
【０００５】
このように、複数の半導体素子を積層するスタックパッケージにおいて、半導体素子間の信号干渉を抑制する材料は提供されていない。さらに、従来の小型ＣＳＰ用のノイズ対策ペーストでは、そのノイズ対策効果が小さいという問題がある。
【０００６】
【特許文献１】
特開２００２−２５２３２号公報
【特許文献２】
特開２００１−２４１０８号公報
【０００７】
【発明が解決しようする課題】
本発明は、かかる点に鑑みてなされたものであり、充分なノイズ低減効果および複数の半導体素子間の信号干渉の抑制を発揮することができる半導体素子接着用電磁波遮断シート、半導体装置および半導体素子接着用電磁波遮断シートの製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明は、電気絶縁層と、
電気絶縁層の片面または両面に設けられるフェライト層と、
最外方の両表面に設けられる粘着層とを含むことを特徴とする半導体素子接着用電磁波遮断シートである。
【０００９】
また本発明は、前記両面に粘着層が設けられた半導体素子接着用電磁波遮断シートを介在して、半導体素子が積層されることを特徴とする半導体装置である。
【００１０】
本発明に従えば、電気絶縁層によって補強されたフェライト層は、たとえば積層された半導体素子相互間で干渉を生じる電気信号の漏洩を、フェライト層の磁気損失特性によって減衰させる。また半導体素子に混入するノイズを、フェライト層の磁気損失特性によって減衰させ、ノイズの混入を防ぐ。こうして本発明のシートによって、電磁波を遮蔽し、半導体素子の電気信号の干渉を防止し、またノイズの混入を防ぐ。
【００１１】
フェライトとは、化学式ＭＯ・Ｆｅ２Ｏ３（ＭはＦｅ以外の２価の金属で、たとえばＭｎ、Ｚｎ、Ｎｉが等が挙げられる。）で表される磁性酸化物の総称である。本発明のこれらの酸化物系軟質磁性材料には、高透磁率、高磁束密度のＭｎ−Ｚｎ系と、比抵抗が極めて高いＮｉ−Ｚｎ系が好適する。フェライトは、高周波磁気特性に優れる。
【００１２】
本件シートの最外方に粘着層が形成されることによって、本件シートを半導体素子またはパッケージなどに接着する作業を容易に行うことができ、作業性が向上される。
【００１３】
粘着層が本件シートの両面に形成されることによって、各粘着層に半導体素子を接着し、半導体素子を積層することができ、あるいはまた半導体素子をパッケージに接着して装着することが容易である。
【００１４】
また本発明は、表面にＯＨ基を有する電気絶縁層を、２価鉄イオンＦｅ２＋と必要により他の金属イオンとを含むめっき反応液中に浸すことによって、電気絶縁層の一方面または両面に、この２価鉄イオンＦｅ２＋および他の金属イオンをＯＨ基を介して吸着させ、
酸化剤または陽極電流によって、Ｆｅ２＋の一部をＦｅ２＋→Ｆｅ３＋の酸化反応を行うことによって、すでに吸着していた前記金属イオンに再び２価鉄イオンＦｅ２＋を吸着させつつ、加水分解を行いながら、
電気絶縁層の前記一方面または両面に、スピネル生成反応を生じさせ、スピネル形フェライト層を形成し、次いで、最外方の両表面に粘着層を設けることを特徴とする。
【００１５】
本発明に従えば、電気絶縁層の一方面または両面に、いわゆるフェライトめっきと呼ばれるフェライト層を、常温〜１００℃未満の比較的低い温度でフェライト層を形成することが容易に可能となる。
【００１６】
金属イオンの吸着席となるＯＨ基が表面に有する固体基板である電気絶縁層を、２価鉄イオンＦｅ２＋を含む反応液に浸すと、これらのイオンがＯＨ基を介して固体表面に吸着される。次に亜硝酸ナトリウムＮａＮＯ２、空気（Ｏ２）などの酸化剤または陽極電流によって、Ｆｅ２＋→Ｆｅ３＋の酸化反応を行うと、すでに吸着していた金属イオン上に再びＦｅ２＋が吸着しつつ、加水分解を伴いながら、スピネル生成反応が起こる。この吸着→酸化→スピネル生成というプロセスが繰返され、スピネル膜または粒子が成長してゆく。このフェライト層生成の反応式は、次のように表される。
【００１７】
Ｆｅのみを含むマグネタイトめっきでは、（３）式でＭ＝Ｆｅとおいて、
３Ｆｅ２＋＋４Ｈ２Ｏ ←→ Ｆｅ３Ｏ４＋８Ｈ＋＋２ｅ− …（４）
【００１８】
フェライトめっきは、酸化剤（Ｏ２，ＮａＮＯ２など）を用いた場合、一種の無電解めっきに相当する。フェライトめっきは、酸化反応である。
【００１９】
このように１００℃以下の水溶液中で結晶質フェライトを合成できるのは、現在のところ、スピネル形に限定されている。その理由は、スピネル形フェライトが遷移金属イオンのみしか含まないために、結晶化に必要とする活性化エネルギが低いためである。
【００２０】
【発明の実施の形態】
以下、本発明の実施の形態について、添付図面を参照して詳細に説明する。
【００２１】
図１は、本発明の一実施の形態に係る半導体素子接着用電磁波遮断シート１を示す断面図である。図１において、絶縁基材である電気絶縁層１ａ上の片面にフェライト層１ｂが形成されており、フェライト層１ｂの面上および電気絶縁層１ａの反対側の面上に、接着層である粘着層１ｃおよび１ｄが形成される。
【００２２】
電気絶縁層１ａとしては、ポリイミド等の有機材料から成る合成樹脂シート、アルミナに代表されるセラミック基板等を用いることができる。落下時の破損の心配が無いことや、厚みを薄くできる点、さらには、製造上の取扱い易さの点から、有機材料から成るシートが好ましい。さらに、電気絶縁性の性能に優れ、さらには難燃性を確保できるという点からポリイミドから成るシートが好ましい。
【００２３】
フェライト層１ｂは、種々の方法で電気絶縁層１ａ上に形成することができる。電気絶縁層１ａ上へフェライト層１ｂを形成する方法としては、（１）フェライトめっき法（たとえば松下、他；日本応用磁気学会誌、Ｖｏｌ．２６、Ｎｏ．４、ｐ．４７５（２００２）参照）によって電気絶縁層１ａ上にフェライト層１ｂを形成する方法が好ましいが、そのほか（２）フェライト粉末を燒結した燒結フェライトシートを接着剤等を用いて電気絶縁層に接着する方法や、（３）電気絶縁層上にスパッタやＣＶＤ（化学的気相成長法）等の真空蒸着法により成膜する方法を選ぶことができる。この中でも、前述のフェライトめっき法にてフェライト層１ｂを電気絶縁層１ａ上に形成する方法は、低温でのフェライト形成が可能であり、さらには、電気絶縁層１ａの両面へ一度に形成できるという点で好ましい。このように、面上にフェライト層１ｂを形成することにより、不要電磁波の吸収および／または遮蔽の機能をシートに付与することができる。このフェライト層１ｂの厚みは、たとえば１０ｎｍ〜１ｍｍであってもよく、好ましくは１００ｎｍ〜１０μｍである。
【００２４】
粘着層１ｃ，１ｄとしては、半導体素子間を接着する機能を持ち、熱サイクル時の信頼性が確保でき、さらには、接合時への半導体素子へのダメージが少ないものであればよく、これらを満足するものであれば、熱可塑性樹脂または熱硬化性樹脂のいずれでも用いることができる。これらの信頼性を確保するために、熱可塑性樹脂の場合には、ガラス転移温度が６０℃以上２５０℃以下の材料、さらには１２０℃以上２５０℃以下の材料が好ましい。すなわち、ガラス転移温度が６０℃未満の場合には、パッケージング後の熱サイクル信頼性が低下し、好ましくない場合がある。また、ガラス転移温度が２５０℃を超える場合には、半導体集積回路素子を積層する際の作業性の低下および半導体集積回路素子へのダメージが発生する場合があり好ましくない。電気絶縁層１ａ、粘着層１ｃ，１ｄの厚みは、フェライト層１ｂの厚みと同様であってもよく、たとえば０．１μｍ〜１００μｍであってもよく、さらに厚くてもよいが、好ましくは１μｍ〜１０μｍである。
【００２５】
粘着層１ｃ，１ｄとして好適する熱可塑性樹脂としては、ポリイミド、ポリイミドアミド、ポリエーテルスルホン、ポロエーテルエーテルケトン、ポリエステル、ポリスルホン、ポリフェニレンエーテル、ポリアミド、ポリ（メタ）アクリル酸エステル、エチレン酢ビコポリマー、エチレンアクリルコポリマーおよびポリエチレン、ポリプロピレン等のポリオレフィン類の単独またはこれらの混和物が例示される。
【００２６】
粘着層１ｃ，１ｄとして好適する熱硬化性樹脂の場合には、硬化後のガラス転移温度が６０℃以上３００℃以下の材料、さらには１２０℃以上３００℃以下の材料が好ましい。すなわち、ガラス転移温度が６０℃未満の場合には、パッケージング後の熱サイクル信頼性が低下し、好ましくない場合がある。また、ガラス転移温度が３００℃を超える場合には、硬化応力による集積回路素子へのダメージが発生するため好ましくない場合がある。熱硬化性樹脂としては、エポキシ樹脂、ビスマレイミド樹脂、ベンゾシクロフラン樹脂、シアン酸エステル樹脂、フェノール樹脂の単独または混和物が例示される。また、これら熱硬化性樹脂には熱可塑性樹脂あるいは各種ゴム成分を加えてもかまわない。
【００２７】
粘着層１ｃ，１ｄの外表面には、剥離シート１ｅ，１ｆが、剥離可能に貼着される。半導体素子の接着に先立ち、剥離シート１ｅ，１ｆが除去され、粘着層１ｃ，１ｄによって接着機能が達成される。
【００２８】
図２は、本発明の実施の他の形態にかかる半導体素子接着用電磁波遮断シート２を示す断面図である。図２において、電気絶縁層２ａ上の両面にフェライト層２ｂおよび２ｅが形成されており、フェライト層２ｂおよび２ｅの上にそれぞれ粘着層２ｃおよび２ｄが形成される。電気絶縁層２ａは、前述の図１の電気絶縁層１ａと同様な構成を有し、フェライト層２ｂ，２ｅは、前述のフェライト層１ｂと同様な構成を有し、粘着層２ｃ，２ｄは、前述の粘着層１ｃ，１ｄと同様な構成を有する。図２の実施の形態においても、前述の剥離シート１ｅ，１ｆと同様な剥離シート２ｆ，２ｇが剥離可能に同様に設けられてもよい。
【００２９】
図３は、本発明の一実施の形態に係る半導体装置３を示す断面図である。図３において、１つの半導体素子３ｂが、スペーサ３ｄを介して電気絶縁層１ａと同様な電気絶縁性材料から成るパッケージ本体である基板３ａ上に搭載され、ワイヤ等の接続部３ｇによって半導体素子３ｂと基板３ａは電気的に接続されている。スペーサ３ｄは半導体素子３ｂを基板３ａ上に固定するために用いられるものである。
【００３０】
このスペーサ３ｄとして、本発明の半導体素子接着用電磁波遮断シート１または２を用いる。半導体素子３ｂ上に積層されるもう一つの半導体素子３ｃは、本発明のフェライト層を含む半導体素子接着用電磁波遮断シート３ｅを介して積層される。半導体素子３ｃは、ワイヤ等の接続部３ｆにて半導体素子３ｂまたは基板３ａと電気的に接続される。このように積層された半導体素子３ｂ，３ｃは、封止材３ｈで封止することによって外部環境から守られる。さらに、このような半導体装置３は、電気接続部３ｉを介して外部電気回路と接続される。
【００３１】
前述の図３では、積層される半導体素子が２つの場合を示しているが、積層される半導体素子の数は特に制限されるものでない。このようにフェライト層を含む本発明のシートを半導体素子間の半導体素子接着用電磁波遮断シートとして用いることによって、半導体素子間の電気信号の干渉を効率よく抑制することができる。こうして本発明の半導体素子接着用電磁波遮断シートを、前述のスペーサ３ｄおよびシート３ｅにおいて用いることによって、積層スタックパッケージにおいて、半導体素子間の電気信号の干渉が少ない半導体装置を実現することができるとともに、外部からのノイズの混入を抑制することができる。
【００３２】
【発明の効果】
本発明によれば、半導体素子の電気信号が相互に干渉することを防止し、またノイズが混入することを防止する半導体素子接着用電磁波遮断シートが実現される。本件半導体素子接着用電磁波遮断シートのフェライト層を、前述のいわゆるフェライトめっき法で製造することによって、たとえば積層された半導体素子の電気信号の干渉を防止し、またパッケージなどのノイズ混入を防止するのに充分な厚みを有するフェライト層を、容易に得ることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係る半導体素子接着用電磁波遮断シート１を示す断面図である。
【図２】本発明の実施の他の形態にかかる半導体素子接着用電磁波遮断シート２を示す断面図である。
【図３】本発明の一実施の形態に係る半導体装置３を示す断面図である。
【符号の説明】
１，２，３ｅ 半導体素子接着用電磁波遮断シート
１ａ，２ａ 電気絶縁層
１ｂ，２ｂ，２ｅ フェライト層
１ｃ，１ｄ，２ｃ，２ｄ 粘着層
３ 半導体装置
３ａ 基板
３ｂ，３ｃ 半導体素子
３ｄ スペーサ
【発明の属する技術分野】
本発明は、積層された半導体素子相互間の電気信号の干渉を防止し、また半導体素子に混入するノイズを低減するための半導体素子接着用電磁波遮断シート、半導体装置および半導体素子接着用電磁波遮断シートの製造方法に関する。
【０００２】
【従来の技術】
近年、電子機器の小形化の要求に伴い、表面高密度実装にさらに拍車がかかり、複数の半導体素子を同一パッケージ内に積層したいわゆるスタックパッケージの利用が増加している（特許文献１参照）。
【０００３】
電子機器のディジタル化、高速化、高周波化が進むにつれて、ノイズ問題が重要性を増してきている。スタックパケージにおいては特に、半導体素子を近接して積層するため、従来のような半導体素子外部から到来するノイズの問題以外に、積層された素子間の信号干渉が発生するという問題がある。先行技術では、このようなスタックパケージにおける素子間の信号干渉を抑制できる対策材料は提供されていない。
【０００４】
小型のＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）におけるノイズ問題の対策のために、ノイズ低減効果を得るためにフェライトペースト層を導入した先行技術が存在する（特許文献２参照）。このペーストは、フェライト粉末を用いたものであり、フェライト間にペーストの母材と成る樹脂が挿入されているので、ノイズ対策効果が少ないという問題がある。
【０００５】
このように、複数の半導体素子を積層するスタックパッケージにおいて、半導体素子間の信号干渉を抑制する材料は提供されていない。さらに、従来の小型ＣＳＰ用のノイズ対策ペーストでは、そのノイズ対策効果が小さいという問題がある。
【０００６】
【特許文献１】
特開２００２−２５２３２号公報
【特許文献２】
特開２００１−２４１０８号公報
【０００７】
【発明が解決しようする課題】
本発明は、かかる点に鑑みてなされたものであり、充分なノイズ低減効果および複数の半導体素子間の信号干渉の抑制を発揮することができる半導体素子接着用電磁波遮断シート、半導体装置および半導体素子接着用電磁波遮断シートの製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明は、電気絶縁層と、
電気絶縁層の片面または両面に設けられるフェライト層と、
最外方の両表面に設けられる粘着層とを含むことを特徴とする半導体素子接着用電磁波遮断シートである。
【０００９】
また本発明は、前記両面に粘着層が設けられた半導体素子接着用電磁波遮断シートを介在して、半導体素子が積層されることを特徴とする半導体装置である。
【００１０】
本発明に従えば、電気絶縁層によって補強されたフェライト層は、たとえば積層された半導体素子相互間で干渉を生じる電気信号の漏洩を、フェライト層の磁気損失特性によって減衰させる。また半導体素子に混入するノイズを、フェライト層の磁気損失特性によって減衰させ、ノイズの混入を防ぐ。こうして本発明のシートによって、電磁波を遮蔽し、半導体素子の電気信号の干渉を防止し、またノイズの混入を防ぐ。
【００１１】
フェライトとは、化学式ＭＯ・Ｆｅ２Ｏ３（ＭはＦｅ以外の２価の金属で、たとえばＭｎ、Ｚｎ、Ｎｉが等が挙げられる。）で表される磁性酸化物の総称である。本発明のこれらの酸化物系軟質磁性材料には、高透磁率、高磁束密度のＭｎ−Ｚｎ系と、比抵抗が極めて高いＮｉ−Ｚｎ系が好適する。フェライトは、高周波磁気特性に優れる。
【００１２】
本件シートの最外方に粘着層が形成されることによって、本件シートを半導体素子またはパッケージなどに接着する作業を容易に行うことができ、作業性が向上される。
【００１３】
粘着層が本件シートの両面に形成されることによって、各粘着層に半導体素子を接着し、半導体素子を積層することができ、あるいはまた半導体素子をパッケージに接着して装着することが容易である。
【００１４】
また本発明は、表面にＯＨ基を有する電気絶縁層を、２価鉄イオンＦｅ２＋と必要により他の金属イオンとを含むめっき反応液中に浸すことによって、電気絶縁層の一方面または両面に、この２価鉄イオンＦｅ２＋および他の金属イオンをＯＨ基を介して吸着させ、
酸化剤または陽極電流によって、Ｆｅ２＋の一部をＦｅ２＋→Ｆｅ３＋の酸化反応を行うことによって、すでに吸着していた前記金属イオンに再び２価鉄イオンＦｅ２＋を吸着させつつ、加水分解を行いながら、
電気絶縁層の前記一方面または両面に、スピネル生成反応を生じさせ、スピネル形フェライト層を形成し、次いで、最外方の両表面に粘着層を設けることを特徴とする。
【００１５】
本発明に従えば、電気絶縁層の一方面または両面に、いわゆるフェライトめっきと呼ばれるフェライト層を、常温〜１００℃未満の比較的低い温度でフェライト層を形成することが容易に可能となる。
【００１６】
金属イオンの吸着席となるＯＨ基が表面に有する固体基板である電気絶縁層を、２価鉄イオンＦｅ２＋を含む反応液に浸すと、これらのイオンがＯＨ基を介して固体表面に吸着される。次に亜硝酸ナトリウムＮａＮＯ２、空気（Ｏ２）などの酸化剤または陽極電流によって、Ｆｅ２＋→Ｆｅ３＋の酸化反応を行うと、すでに吸着していた金属イオン上に再びＦｅ２＋が吸着しつつ、加水分解を伴いながら、スピネル生成反応が起こる。この吸着→酸化→スピネル生成というプロセスが繰返され、スピネル膜または粒子が成長してゆく。このフェライト層生成の反応式は、次のように表される。
【００１７】
３Ｆｅ２＋＋４Ｈ２Ｏ ←→ Ｆｅ３Ｏ４＋８Ｈ＋＋２ｅ− …（４）
【００１８】
フェライトめっきは、酸化剤（Ｏ２，ＮａＮＯ２など）を用いた場合、一種の無電解めっきに相当する。フェライトめっきは、酸化反応である。
【００１９】
このように１００℃以下の水溶液中で結晶質フェライトを合成できるのは、現在のところ、スピネル形に限定されている。その理由は、スピネル形フェライトが遷移金属イオンのみしか含まないために、結晶化に必要とする活性化エネルギが低いためである。
【００２０】
【発明の実施の形態】
以下、本発明の実施の形態について、添付図面を参照して詳細に説明する。
【００２１】
図１は、本発明の一実施の形態に係る半導体素子接着用電磁波遮断シート１を示す断面図である。図１において、絶縁基材である電気絶縁層１ａ上の片面にフェライト層１ｂが形成されており、フェライト層１ｂの面上および電気絶縁層１ａの反対側の面上に、接着層である粘着層１ｃおよび１ｄが形成される。
【００２２】
電気絶縁層１ａとしては、ポリイミド等の有機材料から成る合成樹脂シート、アルミナに代表されるセラミック基板等を用いることができる。落下時の破損の心配が無いことや、厚みを薄くできる点、さらには、製造上の取扱い易さの点から、有機材料から成るシートが好ましい。さらに、電気絶縁性の性能に優れ、さらには難燃性を確保できるという点からポリイミドから成るシートが好ましい。
【００２３】
フェライト層１ｂは、種々の方法で電気絶縁層１ａ上に形成することができる。電気絶縁層１ａ上へフェライト層１ｂを形成する方法としては、（１）フェライトめっき法（たとえば松下、他；日本応用磁気学会誌、Ｖｏｌ．２６、Ｎｏ．４、ｐ．４７５（２００２）参照）によって電気絶縁層１ａ上にフェライト層１ｂを形成する方法が好ましいが、そのほか（２）フェライト粉末を燒結した燒結フェライトシートを接着剤等を用いて電気絶縁層に接着する方法や、（３）電気絶縁層上にスパッタやＣＶＤ（化学的気相成長法）等の真空蒸着法により成膜する方法を選ぶことができる。この中でも、前述のフェライトめっき法にてフェライト層１ｂを電気絶縁層１ａ上に形成する方法は、低温でのフェライト形成が可能であり、さらには、電気絶縁層１ａの両面へ一度に形成できるという点で好ましい。このように、面上にフェライト層１ｂを形成することにより、不要電磁波の吸収および／または遮蔽の機能をシートに付与することができる。このフェライト層１ｂの厚みは、たとえば１０ｎｍ〜１ｍｍであってもよく、好ましくは１００ｎｍ〜１０μｍである。
【００２４】
粘着層１ｃ，１ｄとしては、半導体素子間を接着する機能を持ち、熱サイクル時の信頼性が確保でき、さらには、接合時への半導体素子へのダメージが少ないものであればよく、これらを満足するものであれば、熱可塑性樹脂または熱硬化性樹脂のいずれでも用いることができる。これらの信頼性を確保するために、熱可塑性樹脂の場合には、ガラス転移温度が６０℃以上２５０℃以下の材料、さらには１２０℃以上２５０℃以下の材料が好ましい。すなわち、ガラス転移温度が６０℃未満の場合には、パッケージング後の熱サイクル信頼性が低下し、好ましくない場合がある。また、ガラス転移温度が２５０℃を超える場合には、半導体集積回路素子を積層する際の作業性の低下および半導体集積回路素子へのダメージが発生する場合があり好ましくない。電気絶縁層１ａ、粘着層１ｃ，１ｄの厚みは、フェライト層１ｂの厚みと同様であってもよく、たとえば０．１μｍ〜１００μｍであってもよく、さらに厚くてもよいが、好ましくは１μｍ〜１０μｍである。
【００２５】
粘着層１ｃ，１ｄとして好適する熱可塑性樹脂としては、ポリイミド、ポリイミドアミド、ポリエーテルスルホン、ポロエーテルエーテルケトン、ポリエステル、ポリスルホン、ポリフェニレンエーテル、ポリアミド、ポリ（メタ）アクリル酸エステル、エチレン酢ビコポリマー、エチレンアクリルコポリマーおよびポリエチレン、ポリプロピレン等のポリオレフィン類の単独またはこれらの混和物が例示される。
【００２６】
粘着層１ｃ，１ｄとして好適する熱硬化性樹脂の場合には、硬化後のガラス転移温度が６０℃以上３００℃以下の材料、さらには１２０℃以上３００℃以下の材料が好ましい。すなわち、ガラス転移温度が６０℃未満の場合には、パッケージング後の熱サイクル信頼性が低下し、好ましくない場合がある。また、ガラス転移温度が３００℃を超える場合には、硬化応力による集積回路素子へのダメージが発生するため好ましくない場合がある。熱硬化性樹脂としては、エポキシ樹脂、ビスマレイミド樹脂、ベンゾシクロフラン樹脂、シアン酸エステル樹脂、フェノール樹脂の単独または混和物が例示される。また、これら熱硬化性樹脂には熱可塑性樹脂あるいは各種ゴム成分を加えてもかまわない。
【００２７】
粘着層１ｃ，１ｄの外表面には、剥離シート１ｅ，１ｆが、剥離可能に貼着される。半導体素子の接着に先立ち、剥離シート１ｅ，１ｆが除去され、粘着層１ｃ，１ｄによって接着機能が達成される。
【００２８】
図２は、本発明の実施の他の形態にかかる半導体素子接着用電磁波遮断シート２を示す断面図である。図２において、電気絶縁層２ａ上の両面にフェライト層２ｂおよび２ｅが形成されており、フェライト層２ｂおよび２ｅの上にそれぞれ粘着層２ｃおよび２ｄが形成される。電気絶縁層２ａは、前述の図１の電気絶縁層１ａと同様な構成を有し、フェライト層２ｂ，２ｅは、前述のフェライト層１ｂと同様な構成を有し、粘着層２ｃ，２ｄは、前述の粘着層１ｃ，１ｄと同様な構成を有する。図２の実施の形態においても、前述の剥離シート１ｅ，１ｆと同様な剥離シート２ｆ，２ｇが剥離可能に同様に設けられてもよい。
【００２９】
図３は、本発明の一実施の形態に係る半導体装置３を示す断面図である。図３において、１つの半導体素子３ｂが、スペーサ３ｄを介して電気絶縁層１ａと同様な電気絶縁性材料から成るパッケージ本体である基板３ａ上に搭載され、ワイヤ等の接続部３ｇによって半導体素子３ｂと基板３ａは電気的に接続されている。スペーサ３ｄは半導体素子３ｂを基板３ａ上に固定するために用いられるものである。
【００３０】
このスペーサ３ｄとして、本発明の半導体素子接着用電磁波遮断シート１または２を用いる。半導体素子３ｂ上に積層されるもう一つの半導体素子３ｃは、本発明のフェライト層を含む半導体素子接着用電磁波遮断シート３ｅを介して積層される。半導体素子３ｃは、ワイヤ等の接続部３ｆにて半導体素子３ｂまたは基板３ａと電気的に接続される。このように積層された半導体素子３ｂ，３ｃは、封止材３ｈで封止することによって外部環境から守られる。さらに、このような半導体装置３は、電気接続部３ｉを介して外部電気回路と接続される。
【００３１】
前述の図３では、積層される半導体素子が２つの場合を示しているが、積層される半導体素子の数は特に制限されるものでない。このようにフェライト層を含む本発明のシートを半導体素子間の半導体素子接着用電磁波遮断シートとして用いることによって、半導体素子間の電気信号の干渉を効率よく抑制することができる。こうして本発明の半導体素子接着用電磁波遮断シートを、前述のスペーサ３ｄおよびシート３ｅにおいて用いることによって、積層スタックパッケージにおいて、半導体素子間の電気信号の干渉が少ない半導体装置を実現することができるとともに、外部からのノイズの混入を抑制することができる。
【００３２】
【発明の効果】
本発明によれば、半導体素子の電気信号が相互に干渉することを防止し、またノイズが混入することを防止する半導体素子接着用電磁波遮断シートが実現される。本件半導体素子接着用電磁波遮断シートのフェライト層を、前述のいわゆるフェライトめっき法で製造することによって、たとえば積層された半導体素子の電気信号の干渉を防止し、またパッケージなどのノイズ混入を防止するのに充分な厚みを有するフェライト層を、容易に得ることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係る半導体素子接着用電磁波遮断シート１を示す断面図である。
【図２】本発明の実施の他の形態にかかる半導体素子接着用電磁波遮断シート２を示す断面図である。
【図３】本発明の一実施の形態に係る半導体装置３を示す断面図である。
【符号の説明】
１，２，３ｅ 半導体素子接着用電磁波遮断シート
１ａ，２ａ 電気絶縁層
１ｂ，２ｂ，２ｅ フェライト層
１ｃ，１ｄ，２ｃ，２ｄ 粘着層
３ 半導体装置
３ａ 基板
３ｂ，３ｃ 半導体素子
３ｄ スペーサ
Claims (3)
- 電気絶縁層と、
電気絶縁層の片面または両面に設けられるフェライト層と、
最外方の両表面に設けられる粘着層とを含むことを特徴とする半導体素子接着用電磁波遮断シート。 - 請求項１記載の両面に粘着層が設けられた半導体素子接着用電磁波遮断シートを介在して、半導体素子が積層されることを特徴とする半導体装置。
- 表面にＯＨ基を有する電気絶縁層を、２価鉄イオンＦｅ２＋と必要により他の金属イオンとを含むめっき反応液中に浸すことによって、電気絶縁層の一方面または両面に、この２価鉄イオンＦｅ２＋および他の金属イオンをＯＨ基を介して吸着させ、
酸化剤または陽極電流によって、Ｆｅ２＋の一部をＦｅ２＋→Ｆｅ３＋の酸化反応を行うことによって、すでに吸着していた前記金属イオンに再び２価鉄イオンＦｅ２＋を吸着させつつ、加水分解を行いながら、
電気絶縁層の前記一方面または両面に、スピネル生成反応を生じさせ、スピネル形フェライト層を形成し、次いで、最外方の両表面に粘着層を設けることを特徴とする請求項１記載の半導体素子接着用電磁波遮断シートの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003196102A JP4133637B2 (ja) | 2003-07-11 | 2003-07-11 | 半導体素子接着用電磁波遮断シートおよび半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003196102A JP4133637B2 (ja) | 2003-07-11 | 2003-07-11 | 半導体素子接着用電磁波遮断シートおよび半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005032970A true JP2005032970A (ja) | 2005-02-03 |
| JP4133637B2 JP4133637B2 (ja) | 2008-08-13 |
Family
ID=34206738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003196102A Expired - Fee Related JP4133637B2 (ja) | 2003-07-11 | 2003-07-11 | 半導体素子接着用電磁波遮断シートおよび半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4133637B2 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007165701A (ja) * | 2005-12-15 | 2007-06-28 | Nec Tokin Corp | 薄型シート状磁性体およびその使用方法 |
| CN102468185A (zh) * | 2010-11-18 | 2012-05-23 | 日东电工株式会社 | 芯片接合薄膜、切割/芯片接合薄膜、芯片接合薄膜的制造方法以及具有芯片接合薄膜的半导体装置 |
| JP2012124466A (ja) * | 2010-11-18 | 2012-06-28 | Nitto Denko Corp | 半導体装置用接着フィルム、及び、半導体装置 |
| US20120234457A1 (en) * | 2011-03-15 | 2012-09-20 | Schulte David J | Method for upgrading the performance of an electronic device |
| KR101553004B1 (ko) * | 2008-11-12 | 2015-09-14 | 엔이씨 도낀 가부시끼가이샤 | 자성막 부착체 및 그 제조 방법 |
| CN105529312A (zh) * | 2014-09-12 | 2016-04-27 | 矽品精密工业股份有限公司 | 封装结构 |
| CN106373926A (zh) * | 2015-07-20 | 2017-02-01 | 矽品精密工业股份有限公司 | 封装结构及屏蔽件与其制法 |
| WO2017081840A1 (ja) * | 2015-11-12 | 2017-05-18 | ソニー株式会社 | 固体撮像装置及び固体撮像機器 |
| US9929131B2 (en) | 2015-12-18 | 2018-03-27 | Samsung Electronics Co., Ltd. | Method of fabricating a semiconductor package having mold layer with curved corner |
| WO2020090219A1 (ja) * | 2018-10-29 | 2020-05-07 | ソニーセミコンダクタソリューションズ株式会社 | 撮像素子および撮像装置 |
| CN114188312A (zh) * | 2022-02-17 | 2022-03-15 | 甬矽电子(宁波)股份有限公司 | 封装屏蔽结构和屏蔽结构制作方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6144868B2 (ja) | 2010-11-18 | 2017-06-07 | 日東電工株式会社 | フリップチップ型半導体裏面用フィルム、ダイシングテープ一体型半導体裏面用フィルム、及び、フリップチップ型半導体裏面用フィルムの製造方法 |
| JPWO2013183671A1 (ja) | 2012-06-08 | 2016-02-01 | 日立化成株式会社 | 半導体装置の製造方法 |
| KR20190010593A (ko) | 2016-05-20 | 2019-01-30 | 히타치가세이가부시끼가이샤 | 이형 필름 |
-
2003
- 2003-07-11 JP JP2003196102A patent/JP4133637B2/ja not_active Expired - Fee Related
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007165701A (ja) * | 2005-12-15 | 2007-06-28 | Nec Tokin Corp | 薄型シート状磁性体およびその使用方法 |
| US9991051B2 (en) | 2008-11-12 | 2018-06-05 | Tokin Corporation | Body with magnetic film attached and manufacturing method thereof |
| KR101553004B1 (ko) * | 2008-11-12 | 2015-09-14 | 엔이씨 도낀 가부시끼가이샤 | 자성막 부착체 및 그 제조 방법 |
| CN102468185A (zh) * | 2010-11-18 | 2012-05-23 | 日东电工株式会社 | 芯片接合薄膜、切割/芯片接合薄膜、芯片接合薄膜的制造方法以及具有芯片接合薄膜的半导体装置 |
| JP2012124466A (ja) * | 2010-11-18 | 2012-06-28 | Nitto Denko Corp | 半導体装置用接着フィルム、及び、半導体装置 |
| JP2016119493A (ja) * | 2010-11-18 | 2016-06-30 | 日東電工株式会社 | ダイボンドフィルム、ダイシング・ダイボンドフィルム、ダイボンドフィルムの製造方法、及び、ダイボンドフィルムを有する半導体装置 |
| US20120234457A1 (en) * | 2011-03-15 | 2012-09-20 | Schulte David J | Method for upgrading the performance of an electronic device |
| CN105529312A (zh) * | 2014-09-12 | 2016-04-27 | 矽品精密工业股份有限公司 | 封装结构 |
| CN106373926A (zh) * | 2015-07-20 | 2017-02-01 | 矽品精密工业股份有限公司 | 封装结构及屏蔽件与其制法 |
| WO2017081840A1 (ja) * | 2015-11-12 | 2017-05-18 | ソニー株式会社 | 固体撮像装置及び固体撮像機器 |
| CN108352389A (zh) * | 2015-11-12 | 2018-07-31 | 索尼公司 | 固态成像装置与固态成像设备 |
| US10506186B2 (en) | 2015-11-12 | 2019-12-10 | Sony Corporation | Solid-state imaging device and solid-state imaging apparatus |
| CN108352389B (zh) * | 2015-11-12 | 2022-09-27 | 索尼公司 | 固态成像装置与固态成像设备 |
| US9929131B2 (en) | 2015-12-18 | 2018-03-27 | Samsung Electronics Co., Ltd. | Method of fabricating a semiconductor package having mold layer with curved corner |
| US10147713B2 (en) | 2015-12-18 | 2018-12-04 | Samsung Electronics Co., Ltd. | Semiconductor package having mold layer with curved corner and method of fabricating same |
| WO2020090219A1 (ja) * | 2018-10-29 | 2020-05-07 | ソニーセミコンダクタソリューションズ株式会社 | 撮像素子および撮像装置 |
| CN114188312A (zh) * | 2022-02-17 | 2022-03-15 | 甬矽电子(宁波)股份有限公司 | 封装屏蔽结构和屏蔽结构制作方法 |
| CN114188312B (zh) * | 2022-02-17 | 2022-07-08 | 甬矽电子(宁波)股份有限公司 | 封装屏蔽结构和屏蔽结构制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4133637B2 (ja) | 2008-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4133637B2 (ja) | 半導体素子接着用電磁波遮断シートおよび半導体装置 | |
| CN108074878B (zh) | 复合磁性密封材料及使用其的电子电路封装体 | |
| US20060214855A1 (en) | Antenna device and method for manufacturing antenna device | |
| CN110034075B (zh) | 使用具有导电性的模制材料的电路封装 | |
| US20200090848A1 (en) | Magnetic substrate and method of manufacturing the same, bonding structure between magnetic substrate and insulating material, and chip component having the bonding structure | |
| CN108353520B (zh) | 磁场屏蔽单元、包括其的无线电力传送模块及电子装置 | |
| WO2005101941A1 (ja) | 電磁波吸収体 | |
| KR20120053966A (ko) | 플립 칩형 반도체 이면용 필름, 다이싱 테이프 일체형 반도체 이면용 필름, 플립 칩형 반도체 이면용 필름의 제조 방법 및 반도체 장치 | |
| US20120217614A1 (en) | Power convertor device and construction methods | |
| WO2020203879A1 (ja) | 固体電池 | |
| JP2009170548A (ja) | 電磁波抑制放熱シート及び電子機器 | |
| JP2007287937A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| CN107452690B (zh) | 复合磁性密封材料 | |
| JP2014154875A (ja) | コモンモードフィルタおよびその製造方法 | |
| JP4611758B2 (ja) | 伝導ノイズ抑制体および伝導ノイズ抑制体付電子部品 | |
| JP2010114246A (ja) | 多層型磁性シート | |
| JP2011249628A (ja) | 電磁干渉抑制体の製造方法 | |
| CN110446397B (zh) | 散热屏蔽膜及其应用 | |
| WO2020183994A1 (ja) | インダクタ | |
| JP2005032969A (ja) | 電気配線基板用基材 | |
| JP4311654B2 (ja) | 積層電磁波吸収体 | |
| JP2005327853A (ja) | 電磁波ノイズ抑制体およびその製造方法 | |
| JP4611699B2 (ja) | 伝導ノイズ抑制体および伝導ノイズ対策方法 | |
| CN112352476A (zh) | 拾取装置、安装装置、拾取方法、安装方法 | |
| JP2006304271A (ja) | アンテナデバイスおよびアンテナデバイスの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050705 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070723 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070731 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070928 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080520 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080602 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130606 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |