KR20120053966A - 플립 칩형 반도체 이면용 필름, 다이싱 테이프 일체형 반도체 이면용 필름, 플립 칩형 반도체 이면용 필름의 제조 방법 및 반도체 장치 - Google Patents

플립 칩형 반도체 이면용 필름, 다이싱 테이프 일체형 반도체 이면용 필름, 플립 칩형 반도체 이면용 필름의 제조 방법 및 반도체 장치 Download PDF

Info

Publication number
KR20120053966A
KR20120053966A KR1020110120098A KR20110120098A KR20120053966A KR 20120053966 A KR20120053966 A KR 20120053966A KR 1020110120098 A KR1020110120098 A KR 1020110120098A KR 20110120098 A KR20110120098 A KR 20110120098A KR 20120053966 A KR20120053966 A KR 20120053966A
Authority
KR
South Korea
Prior art keywords
film
same
semiconductor
layer
semiconductor back
Prior art date
Application number
KR1020110120098A
Other languages
English (en)
Other versions
KR101927531B1 (ko
Inventor
다이스께 우엔다
다께시 마쯔무라
고이찌 이노우에
미끼 모리따
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20120053966A publication Critical patent/KR20120053966A/ko
Application granted granted Critical
Publication of KR101927531B1 publication Critical patent/KR101927531B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13118—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01037—Rubidium [Rb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Organic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Dicing (AREA)
  • Adhesive Tapes (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Wire Bonding (AREA)

Abstract

[과제] 피착체 상에 플립 칩 접속되는 반도체 소자의 이면에 전자파 실드층을 형성할 수 있고, 또한 당해 전자파 실드층을 갖는 반도체 장치를, 생산성을 저하시키지 않고 제조할 수 있다.
[해결 수단] 피착체 상에 플립 칩 접속된 반도체 소자의 이면에 형성하기 위한 플립 칩형 반도체 이면용 필름이며, 접착제층과, 전자파 실드층을 갖는 플립 칩형 반도체 이면용 필름을 제공한다.

Description

플립 칩형 반도체 이면용 필름, 다이싱 테이프 일체형 반도체 이면용 필름, 플립 칩형 반도체 이면용 필름의 제조 방법 및 반도체 장치{FILM FOR FLIP CHIP TYPE SEMICONDUCTOR BACKSIDE, FILM FOR SEMICONDUCTOR BACKSIDE INTEGRATED WITH DICING TAPE, METHOD FOR MANUFACTURING FILM FOR FLIP CHIP TYPE SEMICONDUCTOR BACKSIDE AND SEMICONDUCTOR DEVICE}
본 발명은, 플립 칩형 반도체 이면용 필름 및 다이싱 테이프 일체형 반도체 이면용 필름에 관한 것이다. 플립 칩형 반도체 이면용 필름은, 반도체 칩 등의 반도체 소자의 이면의 보호와, 강도 향상 등을 위하여 사용된다. 또한 본 발명은, 플립 칩형 반도체 이면용 필름의 제조 방법 및 플립 칩 실장의 반도체 장치에 관한 것이다.
최근, 반도체 장치 및 그 패키지의 박형화, 소형화가 한층 더 요구되고 있다. 그로 인해, 반도체 장치 및 그 패키지로서, 반도체 칩 등의 반도체 소자가 기판 상에 플립 칩 본딩에 의해 실장된(플립 칩 접속된) 플립 칩형의 반도체 장치가 널리 이용되고 있다. 당해 플립 칩 접속은 반도체 칩의 회로면이 기판의 전극 형성면과 대향하는 형태로 고정되는 것이다. 이러한 반도체 장치 등에서는, 반도체 칩의 이면을 보호 필름에 의해 보호하여, 반도체 칩의 손상 등을 방지하고 있는 경우가 있다(예를 들어, 특허문헌 1 내지 10 참조).
또한, 최근 반도체 장치의 미세화, 고기능화의 요구에 대응하기 위해, 반도체 소자의 회로면 전역에 배치된 전원 라인의 배선 폭이나 신호 라인간의 간격이 좁게 되어 있다. 이 때문에, 임피던스의 증가나, 이종 노드의 신호 라인간에서의 신호의 간섭이 발생하여, 반도체 칩의 동작 속도, 동작 전압 여유도, 내정전 파괴강도 등에 있어서, 충분한 성능의 발휘를 저해하는 요인이 되고 있다.
종래, 상기의 문제를 해결하기 위해, 반도체 칩을 적층한 패키지 구조가 제안되어 있다(예를 들어, 특허문헌 11 및 특허문헌 12 참조).
한편, 최근의 전자 부품의 다양화에 수반하여, 반도체 칩으로부터 방출되는 전자파(노이즈)의 주파수 영역도 다양하게 되어 있고, 상기한 패키지 구조와 같이 반도체 소자를 적층한 경우, 1개의 반도체 칩으로부터 방출되는 전자파가, 다른 반도체 칩, 기판, 인접하는 디바이스, 패키지 등에 악영향을 미칠 가능성이 있다.
특허문헌 13에는, 전기 절연층과 페라이트층으로 이루어지는 적층체의 최외측의 양면에 점착층을 갖는 반도체 소자 접착용 전자파 차단 시트가 개시되어 있다. 또한, 특허문헌 3에는, 당해 반도체 소자 접착용 전자파 차단 시트에 의해, 전기 신호의 누설을 페라이트층의 자기 손실 특성에 의해 감쇠시키는 것이 기재되어 있다.
또한, 특허문헌 14에는, 다이 패드와 반도체 칩의 이면 사이에 제1 자기 실드재가 배치되고, 상기 반도체 칩의 회로면 상에 제2 자기 실드재가 배치된 반도체 장치가 개시되어 있다. 또한, 특허문헌 4에는, 상기 반도체 장치는, 외부 자계에 대한 내성이 향상되는 것이 기재되어 있다.
일본 특허 공개 제2008-166451호 공보 일본 특허 공개 제2008-006386호 공보 일본 특허 공개 제2007-261035호 공보 일본 특허 공개 제2007-250970호 공보 일본 특허 공개 제2007-158026호 공보 일본 특허 공개 제2004-221169호 공보 일본 특허 공개 제2004-214288호 공보 일본 특허 공개 제2004-142430호 공보 일본 특허 공개 제2004-072108호 공보 일본 특허 공개 제2004-063551호 공보 일본 특허 공개 소55-111151호 공보 일본 특허 공개 제2002-261233호 공보 일본 특허 제41333637호 공보 일본 특허 공개 제2010-153760호 공보
그러나, 특허문헌 13의 반도체 소자 접착용 전자파 차단 시트는, 반도체 소자와 기판 사이에 설치되는 것이며, 반도체 소자의 기판과는 반대측의 면에 설치하는 것이 아니다. 그로 인해, 반도체 소자의 기판과는 반대측의 면으로부터 방출되는 전자파를 저감시킬 수는 없다.
또한, 특허문헌 14의 반도체 장치는, 반도체 웨이퍼의 이면에 접착성을 갖는 제1 필름재를 부착하고, 이어서 상기 제1 필름재를 개재하여 제1 자기 실드재를 부착하고, 이어서 상기 제1 자기 실드재의 이면에 접착성을 갖는 제2 필름재를 부착하는 공정을 거쳐 제조된다. 그러나 이러한 제조 공정이면, 종래의 반도체 장치의 제조에 비하여, 제1 자기 실드재를 부착하는 공정이나 제2 필름재를 부착하는 공정이 추가되어, 제조 공정수가 증대하고 있기 때문에, 생산성이 떨어진다는 문제가 있었다.
본원 발명자들은, 상기 종래의 문제점을 해결하기 위하여, 플립 칩형 반도체 이면용 필름, 다이싱 테이프 일체형 반도체 이면용 필름 및 플립 칩형 반도체 이면용 필름의 제조 방법에 대하여 검토했다. 그 결과, 하기의 구성을 채용함으로써, 피착체 상에 플립 칩이 접속되는 반도체 소자의 이면에 전자파 실드층을 형성할 수 있고, 또한, 당해 전자파 실드층을 갖는 반도체 장치를, 생산성을 저하시키지 않고 제조할 수 있는 것을 발견하여 본 발명을 완성시키기에 이르렀다.
즉, 본 발명에 관한 플립 칩형 반도체 이면용 필름은, 피착체 상에 플립 칩 접속된 반도체 소자의 이면에 형성하기 위한 플립 칩형 반도체 이면용 필름이며, 접착제층과, 전자파 실드층을 갖는 것을 특징으로 한다.
플립 칩형 반도체 이면용 필름은, 피착체 상에 플립 칩 접속되는 반도체 소자의 이면에 부착되는 것이다. 따라서, 상기 구성에 의하면, 플립 칩형 반도체 장치가 구비하는 반도체 소자의 이면(피착체와는 반대측의 면)에 전자파 실드층을 형성할 수 있다. 그 결과, 반도체 소자의 이면(피착체와는 반대측의 면)으로부터 방출되는 전자파가, 다른 반도체 소자, 기판, 인접하는 디바이스, 패키지 등에 영향을 주는 것을 저감시킬 수 있다. 또한, 본 발명의 플립 칩형 반도체 이면용 필름은, 접착제층과, 전자파 실드층을 갖고 있으며, 이것을 반도체 소자의 이면에 부착하면 된다. 즉, 반도체 소자의 이면에 접착제층을 형성하고, 이어서 전자파 실드층을 형성하는 바와 같은 다단계의 공정을 필요로 하지 않고, 1단계의 공정으로 반도체 소자의 이면에 전자파 실드층을 형성할 수 있다. 그 결과, 제조 공정의 증대를 최대한 억제할 수 있다.
또한, 본 발명에 관한 다이싱 테이프 일체형 반도체 이면용 필름은, 상기에 기재된 플립 칩형 반도체 이면용 필름이, 다이싱 테이프 상에 적층된 다이싱 테이프 일체형 반도체 이면용 필름이며, 상기 다이싱 테이프는, 기재 상에 점착제층이 적층된 구조이며, 상기 플립 칩형 반도체 이면용 필름은, 상기 다이싱 테이프의 점착제층 상에 적층되어 있는 것을 특징으로 한다.
상기 구성의 다이싱 테이프 일체형 반도체 이면용 필름은, 다이싱 테이프와 플립 칩형 반도체 이면용 필름이 일체적으로 형성되어 있으므로, 반도체 웨이퍼를 다이싱하여 반도체 소자를 제작하는 다이싱 공정이나 그 후의 픽업 공정에도 제공할 수 있다. 즉, 다이싱 공정 전에 다이싱 테이프를 반도체 웨이퍼 이면에 접착시킬 때, 상기 반도체 이면용 필름도 접착시킬 수 있으므로, 반도체 이면용 필름만을 접착시키는 공정(반도체 이면용 필름 접착 공정)을 필요로 하지 않는다. 그 결과, 공정수의 저감이 도모된다. 게다가, 반도체 웨이퍼나, 다이싱에 의해 형성된 반도체 소자의 이면을 반도체 이면용 필름이 보호하므로, 다이싱 공정이나 그 이후의 공정(픽업 공정 등)에 있어서, 당해 반도체 소자의 손상을 저감 또는 방지할 수 있다. 그 결과, 플립 칩형 반도체 장치의 제조 수율의 향상이 도모된다.
또한, 본 발명에 관한 플립 칩형 반도체 이면용 필름의 제조 방법은, 상기에 기재된 플립 칩형 반도체 이면용 필름의 제조 방법이며, 접착제층을 형성하는 공정과, 전자파 실드층을 상기 접착제층 상에 형성하는 공정을 구비하는 것을 특징으로 한다.
상기 구성에 의해 제조된 플립 칩형 반도체 이면용 필름은, 전자파 실드층을 갖고 있기 때문에, 반도체 장치를 제조할 때에는, 전자파 실드층을 형성하는 공정을 추가할 필요가 없다. 즉, 반도체 소자의 이면에 접착제층을 형성하고, 이어서, 전자파 실드층을 형성하는 바와 같은 다단계의 공정을 필요로 하지 않고, 1단계의 공정으로 반도체 소자의 이면에 전자파 실드층을 형성할 수 있다. 그 결과, 제조 공정의 증대를 최대한 억제할 수 있다.
또한, 본 발명에 관한 반도체 장치는, 상기 과제를 해결하기 위해, 상기에 기재된 플립 칩형 반도체 이면용 필름을 갖는 것을 특징으로 한다.
도 1은 본 발명의 일 실시 형태에 관한 플립 칩형 반도체 이면용 필름을 도시하는 단면 모식도.
도 2는 본 발명의 다른 실시 형태에 관한 플립 칩형 반도체 이면용 필름을 도시하는 단면 모식도.
도 3은 본 발명의 일 실시 형태에 관한 다이싱 테이프 일체형 반도체 이면용 필름의 일례를 도시하는 단면 모식도.
도 4는 본 발명의 일 실시 형태에 관한 다이싱 테이프 일체형 반도체 이면용 필름을 사용한 반도체 장치의 제조 방법의 일례를 도시하는 단면 모식도.
도 5는 실시예 1에 관한 플립 칩형 반도체 이면용 필름의 전자파 감쇠량(dB)의 측정 결과를 나타내는 그래프.
도 6은 실시예 2에 관한 플립 칩형 반도체 이면용 필름의 전자파 감쇠량(dB)의 측정 결과를 나타내는 그래프.
도 7은 실시예 3에 관한 플립 칩형 반도체 이면용 필름의 전자파 감쇠량(dB)의 측정 결과를 나타내는 그래프.
도 8은 실시예 4에 관한 플립 칩형 반도체 이면용 필름의 전자파 감쇠량(dB)의 측정 결과를 나타내는 그래프.
도 9는 실시예 5에 관한 플립 칩형 반도체 이면용 필름의 전자파 감쇠량(dB)의 측정 결과를 나타내는 그래프.
도 10은 실시예 6에 관한 플립 칩형 반도체 이면용 필름의 전자파 감쇠량(dB)의 측정 결과를 나타내는 그래프.
도 11은 비교예 1에 관한 플립 칩형 반도체 이면용 필름의 전자파 감쇠량(dB)의 측정 결과를 나타내는 그래프.
도 12는 비교예 2에 관한 플립 칩형 반도체 이면용 필름의 전자파 감쇠량(dB)의 측정 결과를 나타내는 그래프.
(플립 칩형 반도체 이면용 필름)
우선, 본 발명의 일 실시 형태에 관한 플립 칩형 반도체 이면용 필름(이하, 「반도체 이면용 필름」이라고 하는 경우가 있다)에 대해서, 이하에 설명한다. 도 1은, 본 발명의 일 실시 형태에 관한 플립 칩형 반도체 이면용 필름을 도시하는 단면 모식도이며, 도 2는, 다른 실시 형태에 관한 플립 칩형 반도체 이면용 필름을 도시하는 단면 모식도이다. 도 1에 도시한 바와 같이, 반도체 이면용 필름(40)은, 접착제층(30) 상에 전자파 실드층(31)이 적층된 구성을 갖는다. 또한, 본 발명에 관한 반도체 이면용 필름은, 도 2에 도시하는 반도체 이면용 필름(41)과 같이, 전자파 실드층(31) 상에 접착제층(32)이 더 적층된 구성이어도 좋다. 또한, 본 발명에 관한 반도체 이면용 필름은, 접착제층과 전자파 실드층을 갖고 있으면, 반도체 이면용 필름(40), 반도체 이면용 필름(41)에 한정되지 않고, 예를 들어 접착제층 및 전자파 실드층 이외의 다른층을 갖는 것이어도 좋다.
전자파 실드층(31)으로서는, 도전층, 유전체층, 자성체층을 들 수 있다. 상기 도전층으로서는, 무기 도전 재료나 유기 도전 재료를 갖는 층을 들 수 있다. 상기 무기 도전 재료로서는, Li, Na, K, Rb, Cs, Ca, Sr, Ba, Ra, Be, Mg, Zn, Cd, Hg, Al, Ga, In, Y, La, Ce, Pr, Nd, Sm, Eu, Ti, Zr, Sn, Hf, Pb, Th, Fe, Co, N, V, Nb, Ta, Cr, Mo, W, U, Mn, Re, Cu, Ag, Au, Ru, Rh, Pd, Os, Ir, Pt로 이루어지는 군으로부터 선택되는 적어도 1개 이상의 금속 원소, 상기 금속 원소의 산화물, 상기 금속 원소의 합금 등을 들 수 있다. 상기 유기 도전 재료로서는, 폴리아세틸렌, 폴리파라페닐렌, 폴리아닐린, 폴리티오펜, 폴리파라페닐렌비닐렌, 폴리피롤 등을 들 수 있다. 상기 유기 도전 재료는, 단독으로 또는 2종 이상을 병용하여 사용할 수 있다. 또한, 상기 무기 도전 재료와 상기 유기 도전 재료를 병용하여 사용할 수 있다. 상기 도전층은, 금속박이나 증착막과 같이 도전 재료만으로 이루어지는 층이어도 좋고, 상기 무기 도전 재료나 유기 도전 재료가 수지에 배합된 층이어도 좋다. 상기 도전층 중에서도 도전율이 10×101 내지 10×107S/m의 범위에 있는 것이 바람직하고, 5×102 내지 5×107S/m의 범위에 있는 것이 보다 바람직하고, 10×102 내지 1×107S/m의 범위에 있는 것이 더욱 바람직하다. 상기 도전층은, 반사 손실에 의해 전자파를 감쇠시킬 수 있다. 금속박이란, 상기 무기 도전 재료로 이루어지는 것을 말하며, 예를 들어 상기 무기 도전 재료를 얇게(예를 들어, 0.1 내지 100㎛ 정도) 늘려서 제조하는 것을 의미한다.
상기 유전체층에 사용하는 재료로서는, 특별히 한정되지 않지만, 폴리에틸렌, 폴리에스테르, 폴리스티렌, 폴리이미드, 폴리카르보네이트, 폴리아미드, 폴리술폰, 폴리에테르술폰, 폴리염화비닐, 에폭시 등의 합성 수지나, 폴리이소프렌 고무, 폴리스티렌?부타디엔 고무, 폴리부타디엔 고무, 클로로프렌 고무, 아크릴로니트릴?부타디엔 고무(NBR), 부틸 고무, 아크릴 고무, 에틸렌?프로필렌 고무, 실리콘 고무 등의 각종 합성 고무 재료를 들 수 있다. 또한, 이들 수지에, 카본, 산화티타늄, 알루미나, 티타늄산바륨, 로셀염 등의 무기 재료를 첨가한 것을 들 수 있다. 상기 유전체층 중에서도 비유전율이 1.0 내지 4000의 범위에 있는 것이 바람직하고, 1.0 내지 1000의 범위에 있는 것이 보다 바람직하고, 1.0 내지 100의 범위에 있는 것이 더욱 바람직하다. 상기 유전체층은, 유전 손실에 의해 전자파를 감쇠시킬 수 있다.
상기 자성체층에 사용하는 자성 입자로서는, 특별히 한정되지 않지만, 헤마타이트(Fe203), 마그네타이트(Fe304), 또한 화학식: MFe2O4나, MO?nFe2O3(양쪽 식 중, M은 2가의 금속 입자이며, Mn, Co, Ni, Cu, Zn, Ba, Mg 등을 들 수 있다. 또한, n은 양수이다. 그리고, M은 반복 시에 있어서 동종이어도 좋고 이종이어도 좋다)로 표시되는 각종 페라이트, 규소 강분, 퍼멀로이(Fe-Ni 합금), Co기 아몰퍼스 합금, 센더스트(Fe-Al-Si 합금), 알팜, 수퍼맬로이, 뮤메탈, 퍼멘터, 퍼민바 등의 각종 금속분이나 그의 합금분, 자성분 등을 사용할 수 있다. 또한, 히타치 긴조꾸(주)사제의 finemet(등록 상표)을 사용할 수 있다. 이들은 단독으로 혹은 2종 이상 함께 사용된다. 상기 자성체층은, 상기 자성 입자가 수지에 배합된 층으로 할 수 있다. 상기 자성체층은, 자성 손실에 의해 전자파를 감쇠시킬 수 있다. 또한, 전자파 실드층(31)으로서, 도전 재료(상기 유기 도전 재료, 상기 무기 도전 재료)와, 상기 자성 입자를 배합한 층으로 함으로써, 보다 전자파 차단 효과를 발휘시킬 수 있다.
전자파 실드층(31)의 두께는, 특별히 한정되지 않고 0.001 내지 10000㎛의 범위 내로부터 선택할 수 있고, 바람직하게는 0.005 내지 900㎛, 보다 바람직하게는 0.01 내지 800㎛이다. 단, 전자파 실드층(31)의 두께는, 유전체층 또는 자성체층에 의해, 전자파 실드 특성을 갖게 하는 경우에는, 실드하는 전자파의 주파수에 따라 두께는 상이하다. 일반적으로는, 실드하는 전자파의 파장(λ)의 1/4 이상이 바람직하다.
반도체 이면용 필름(40, 41)은, 반도체 이면용 필름(40, 41)을 투과한 전자파의 감쇠량이, 50MHz 내지 20GHz 범위의 주파수 영역 중 적어도 일부에 있어서, 3dB 이상인 것이 바람직하다. 상기 주파수 영역은, 80MHz 내지 19GHz의 범위인 것이 보다 바람직하고, 100MHz 내지 18GHz의 범위인 것이 더욱 바람직하다. 또한, 상기 감쇠량은, 4dB 이상인 것이 보다 바람직하고, 5dB 이상인 것이 더욱 바람직하다. 반도체 이면용 필름(40, 41)을 투과한 전자파의 감쇠량이, 50MHz 내지 20GHz라는 비교적 높은 주파수 영역 중 적어도 일부에 있어서 3dB 이상이면 전자파가 보다 효율적으로 차단된다. 따라서, 1개의 반도체 소자로부터 방출되는 전자파가, 다른 반도체 소자, 기판, 인접하는 디바이스, 패키지 등에 영향을 주는 것을 더 저감시킬 수 있다.
접착제층(30)과 전자파 실드층(31)의 180도 박리 강도 및 접착제층(32)과 전자파 실드층(31)의 180도 박리 강도는, 0.5N/10mm 이상인 것이 바람직하고, 보다 바람직하게는 0.8N/10mm 이상이며, 더욱 바람직하게는 1.0N/10mm 이상이다. 상기 180도 박리 강도를 0.5N/10mm 이상으로 함으로써, 층간 박리가 일어나기 어려워져, 수율의 향상을 도모할 수 있다.
상기 180도 박리 강도는, 이하와 같이 하여 측정할 수 있다. 우선, 접착제층을 점착 테이프(닛토덴코(주)제, BT-315)로 배접하고, 10×100mm로 잘라낸다. 이어서, 전자파 실드층을 점착 테이프(닛토덴코(주)제, BT-315)로 배접하고, 10×100mm로 잘라낸다. 그리고, 잘라낸 접착제층과 전자파 실드층을 라미네이터(MCK제, MRK-600)를 사용하여, 50℃, 0.5MPa, 10mm/초의 조건 하에서 접합한다. 그 후, 상온(25℃) 환경 하에서 20분 방치하고, 시험편을 얻는다. 계속해서, 접착제층과 전자파 실드의 180도 박리력을, 인장 시험기(시마즈 세이사꾸쇼제, AGS-J)를 사용하여 측정한다.
접착제층(30, 32)은, 적어도 열경화성 수지에 의해 형성되어 있고, 적어도 열경화성 수지와 열가소성 수지에 의해 형성되어 있는 것이 바람직하다.
상기 열가소성 수지로서는, 예를 들어 천연 고무, 부틸 고무, 이소프렌 고무, 클로로프렌 고무, 에틸렌-아세트산비닐 공중합체, 에틸렌-아크릴산 공중합체, 에틸렌-아크릴산에스테르 공중합체, 폴리부타디엔 수지, 폴리카르보네이트 수지, 열가소성 폴리이미드 수지, 6-나일론이나 6,6-나일론 등의 폴리아미드 수지, 페녹시 수지, 아크릴 수지, PET(폴리에틸렌테레프탈레이트)나 PBT(폴리부틸렌테레프탈레이트) 등의 포화 폴리에스테르 수지, 폴리아미드이미드 수지, 또는 불소 수지 등을 들 수 있다. 열가소성 수지는 단독으로 또는 2종 이상을 병용하여 사용할 수 있다. 이들 열가소성 수지 중, 이온성 불순물이 적고 내열성이 높아, 반도체 소자의 신뢰성을 확보할 수 있는 아크릴 수지가 특히 바람직하다.
상기 아크릴 수지로서는, 특별히 한정되는 것이 아니라, 탄소수 30 이하(바람직하게는 탄소수 4 내지 18, 더욱 바람직하게는 탄소수 6 내지 10, 특히 바람직하게는 탄소수 8 또는 9)의 직쇄 혹은 분지의 알킬기를 갖는 아크릴산 또는 메타크릴산의 에스테르의 1종 또는 2종 이상을 성분으로 하는 중합체 등을 들 수 있다. 즉, 본 발명에서는, 아크릴 수지란, 메타크릴 수지도 포함하는 광의의 의미이다. 상기 알킬기로서는, 예를 들어 메틸기, 에틸기, 프로필기, 이소프로필기, n-부틸기, t-부틸기, 이소부틸기, 펜틸기, 이소펜틸기, 헥실기, 헵틸기, 2-에틸헥실기, 옥틸기, 이소옥틸기, 노닐기, 이소노닐기, 데실기, 이소데실기, 운데실기, 도데실기(라우릴기), 트리데실기, 테트라데실기, 스테아릴기, 옥타데실기 등을 들 수 있다.
또한, 상기 아크릴 수지를 형성하기 위한 다른 단량체(알킬기의 탄소수가 30 이하인 아크릴산 또는 메타크릴산의 알킬에스테르 이외의 단량체)로서는, 특별히 한정되는 것이 아니라, 예를 들어 아크릴산, 메타크릴산, 카르복시에틸아크릴레이트, 카르복시펜틸아크릴레이트, 이타콘산, 말레산, 푸마르산 혹은 크로톤산 등과 같은 카르복실기 함유 단량체, 무수 말레산 혹은 무수 이타콘산 등과 같은 산 무수물 단량체, (메트)아크릴산2-히드록시에틸, (메트)아크릴산2-히드록시프로필, (메트)아크릴산4-히드록시부틸, (메트)아크릴산6-히드록시헥실, (메트)아크릴산8-히드록시옥틸, (메트)아크릴산10-히드록시데실, (메트)아크릴산12-히드록시라우릴 혹은 (4-히드록시메틸시클로헥실)-메틸아크릴레이트 등과 같은 히드록실기 함유 단량체, 스티렌술폰산, 알릴술폰산, 2-(메트)아크릴아미도-2-메틸프로판술폰산, (메트)아크릴아미드프로판술폰산, 술포프로필(메트)아크릴레이트 혹은 (메트)아크릴로일옥시나프탈렌술폰산 등과 같은 술폰산기 함유 단량체, 또는 2-히드록시에틸아크릴로일포스페이트 등과 같은 인산기 함유 단량체 등을 들 수 있다. 또한, (메트)아크릴산이란 아크릴산 및／또는 메타크릴산을 말하고, 본 발명의 (메트)란 모두 마찬가지의 의미이다.
또한, 상기 열경화성 수지로서는, 에폭시 수지, 페놀 수지 외에, 아미노 수지, 불포화 폴리에스테르 수지, 폴리우레탄 수지, 실리콘 수지, 열경화성 폴리이미드 수지 등을 들 수 있다. 열경화성 수지는, 단독으로 또는 2종 이상 병용하여 사용할 수 있다. 열경화성 수지로서는, 특히 반도체 소자를 부식시키는 이온성 불순물 등 함유가 적은 에폭시 수지가 적합하다. 또한, 에폭시 수지의 경화제로서는 페놀 수지를 적절하게 사용할 수 있다.
에폭시 수지로서는, 특별히 한정은 없고, 예를 들어 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 S형 에폭시 수지, 브롬화 비스페놀 A형 에폭시 수지, 수소 첨가 비스페놀 A형 에폭시 수지, 비스페놀 AF형 에폭시 수지, 비페닐형 에폭시 수지, 나프탈렌형 에폭시 수지, 플루올렌형 에폭시 수지, 페놀노볼락형 에폭시 수지, 오르토크레졸노볼락형 에폭시 수지, 트리스히드록시페닐메탄형 에폭시 수지, 테트라페닐올에탄형 에폭시 수지 등의 이관능 에폭시 수지나 다관능 에폭시 수지, 또는 히단토인형 에폭시 수지, 트리스글리시딜이소시아누레이트형 에폭시 수지 혹은 글리시딜아민형 에폭시 수지 등의 에폭시 수지를 사용할 수 있다.
에폭시 수지로서는, 상기 예시 중 노볼락형 에폭시 수지, 비페닐형 에폭시 수지, 트리스히드록시페닐메탄형 에폭시 수지, 테트라페닐올에탄형 에폭시 수지가 특히 바람직하다. 이들 에폭시 수지는, 경화제로서의 페놀 수지와의 반응성이 크고, 내열성 등이 우수하기 때문이다.
또한, 상기 페놀 수지는, 상기 에폭시 수지의 경화제로서 작용하는 것이며, 예를 들어 페놀노볼락 수지, 페놀아르알킬 수지, 크레졸노볼락 수지, tert-부틸페놀노볼락 수지, 노닐페놀노볼락 수지 등의 노볼락형 페놀 수지, 레졸형 페놀 수지, 폴리파라옥시스티렌 등의 폴리옥시스티렌 등을 들 수 있다. 페놀 수지는 단독으로 또는 2종 이상을 병용하여 사용할 수 있다. 이들 페놀 수지 중 페놀노볼락 수지, 페놀아르알킬 수지가 특히 바람직하다. 반도체 장치의 접속 신뢰성을 향상시킬 수 있기 때문이다.
에폭시 수지와 페놀 수지의 배합 비율은, 예를 들어 상기 에폭시 수지 성분 중의 에폭시기 1당량당 페놀 수지 중의 수산기가 0.5당량 내지 2.0당량으로 되도록 배합하는 것이 적합하다. 보다 적합한 것은, 0.8당량 내지 1.2당량이다. 즉, 양자의 배합 비율이 상기 범위를 벗어나면, 충분한 경화 반응이 진행되지 않아, 에폭시 수지 경화물의 특성이 열화되기 쉬워지기 때문이다.
본 발명에서는, 에폭시 수지와 페놀 수지의 열경화 촉진 촉매가 사용되고 있어도 좋다. 열경화 촉진 촉매로서는, 특별히 제한되지 않고, 공지의 열경화 촉진 촉매 중에서 적절히 선택하여 사용할 수 있다. 열경화 촉진 촉매는 단독으로 또는 2종 이상을 조합하여 사용할 수 있다. 열경화 촉진 촉매로서는, 예를 들어 아민계 경화 촉진제, 인계 경화 촉진제, 이미다졸계 경화 촉진제, 붕소계 경화 촉진제, 인-붕소계 경화 촉진제 등을 사용할 수 있다.
접착제층(30, 32)으로서는, 에폭시 수지 및 페놀 수지를 포함하는 수지 조성물이나, 에폭시 수지, 페놀 수지 및 아크릴 수지를 포함하는 수지 조성물에 의해 형성되어 있는 것이 적합하다. 이들 수지는, 이온성 불순물이 적고 내열성이 높으므로, 반도체 소자의 신뢰성을 확보할 수 있다.
또한, 접착제층(30, 32)을 구성하는 접착제 조성물로서는, 상술한 바와 같이, 폴리이미드 수지를, 열경화성 폴리이미드 수지, 또는 열가소성 폴리이미드 수지로서 다른 수지와 함께 사용하는 것 외에, 단체로 사용할 수도 있다. 폴리이미드 수지는, 일반적으로 그의 전구체인 폴리아미드산을 탈수 축합(이미드화)하여 얻어지는 내열성 수지이다. 폴리아미드산은, 디아민 성분과 산 무수물 성분을 실질적으로 등몰비로 적당한 유기 용매 중에서 반응시켜 얻을 수 있다.
상기 디아민으로서는, 예를 들어 지방족 디아민이나 방향족 디아민을 들 수 있다. 지방족 디아민으로서는, 예를 들어 에틸렌디아민, 헥사메틸렌디아민, 1,8-디아미노옥탄, 1,10-디아미노데칸, 1,12-디아미노도데칸, 4,9-디옥사-1,12-디아미노도데칸, 1,3-비스(3-아미노프로필)-1,1,3,3-테트라메틸디실록산(α,ω-비스아미노프로필테트라메틸디실록산) 등을 들 수 있다. 지방족 디아민의 분자량은, 통상 50 내지 1,000,000, 바람직하게는 100 내지 30,000이다.
상기 방향족 디아민으로서는, 예를 들어 4,4'-디아미노디페닐에테르, 3,4'-디아미노디페닐에테르, 3,3'-디아미노디페닐에테르, m-페닐렌디아민, p-페닐렌디아민, 4,4'-디아미노디페닐프로판, 3,3'-디아미노디페닐메탄, 4,4'-디아미노디페닐술피드, 3,3'-디아미노디페닐술피드, 4,4'-디아미노디페닐술폰, 3,3'-디아미노디페닐술폰, 1,4-비스(4-아미노페녹시)벤젠, 1,3-비스(4-아미노페녹시)벤젠, 1,3-비스(3-아미노페녹시)벤젠, 1,3-비스(4-아미노페녹시)-2,2-디메틸프로판, 4,4'-디아미노벤조페논 등을 들 수 있다.
상기 산 무수물로서는, 다양한 것을 사용할 수 있지만, 예를 들어 테트라카르복실산 이무수물을 들 수 있다. 상기 테트라카르복실산 이무수물로서는, 예를 들어 3,3',4,4'-비페닐테트라카르복실산 이무수물, 2,2',3,3'-비페닐테트라카르복실산 이무수물, 3,3',4,4'-벤조페논테트라카르복실산 이무수물, 2,2',3,3'-벤조페논 테트라카르복실산 이무수물, 4,4'-옥시디프탈산 이무수물, 2,2-비스(2,3-디카르복시 페닐)헥사플루오로프로판 이무수물, 2,2-비스(3,4-디카르복시페닐)헥사플루오로프로판 이무수물(6FDA), 비스(2,3-디카르복시페닐)메탄 이무수물, 비스(3,4-디카르복시페닐)메탄 이무수물, 비스(2,3-디카르복시페닐)술폰 이무수물, 비스(3,4-디카르복시페닐)술폰 이무수물, 피로멜리트산 이무수물, 에틸렌글리콜비스트리멜리트산 이무수물 등을 들 수 있다. 이들은, 단독으로 사용해도 좋고, 2종 이상을 병용해도 좋다.
상기 디아민과 상기 산 무수물을 반응시키는 용제로서는, 특별히 제한되지 않지만, 예를 들어 N,N-디메틸아세트아미드, N-메틸-2-피롤리돈, N,N-디메틸포름아미드, 시클로펜타논 등을 들 수 있다. 이들은, 원재료나 수지의 용해성을 조정하기 위해, 톨루엔이나, 크실렌 등이라는 비극성의 용제와 적절히 혼합하여 사용할 수 있다.
폴리아미드산을 이미드화하는 방법으로서는, 예를 들어 가열 이미드화법, 공비 탈수법, 화학적 이미드화법 등을 들 수 있다. 그 중에서도, 가열 이미드화법이 바람직하고, 가열 온도는 150℃ 이상이 바람직하다. 또한, 가열 이미드화법에 있어서는, 수지의 산화 열화를 방지하기 위해, 질소 분위기 하나 진공 중 등 불활성의 분위기 하에서 처리하는 것이 바람직하다. 이에 의해, 수지 중에 남은 휘발 성분을 완전히 제거할 수 있다.
상기 테트라카르복실산 이무수물과 상기 디아민을 반응시키는 경우에 있어서, 특히 부타디엔아크릴로니트릴 공중합체 골격을 포함하는 디아민을 사용하는 경우에는, 100℃ 이상의 온도에서 반응시키는 것이 바람직하다. 이에 의해, 겔화를 방지할 수 있다.
접착제층(30)은, 반도체 웨이퍼의 이면(회로 비형성면)에 대하여 접착성(밀착성)을 갖고 있는 것이 중요하다. 접착제층(30)은, 예를 들어 열경화성 수지로서의 에폭시 수지를 포함하는 수지 조성물에 의해 형성할 수 있다. 접착제층(30)을 미리 어느 정도 가교시켜 두기 위해, 제작 시에, 중합체의 분자쇄 말단의 관능기 등과 반응하는 다관능성 화합물을 가교제로서 첨가시켜 두는 것이 바람직하다. 이에 의해, 고온 하에서의 접착 특성을 향상시켜, 내열성의 개선을 도모할 수 있다.
상기 가교제로서는, 특별히 제한되지 않고, 공지의 가교제를 사용할 수 있다. 구체적으로는, 예를 들어 이소시아네이트계 가교제, 에폭시계 가교제, 멜라민계 가교제, 과산화물계 가교제 외에, 요소계 가교제, 금속 알콕시드계 가교제, 금속 킬레이트계 가교제, 금속 염계 가교제, 카르보디이미드계 가교제, 옥사졸린계 가교제, 아지리딘계 가교제, 아민계 가교제 등을 들 수 있다. 가교제로서는, 이소시아네이트계 가교제나 에폭시계 가교제가 적합하다. 또한, 상기 가교제는 단독으로 또는 2종 이상 조합하여 사용할 수 있다.
상기 이소시아네이트계 가교제로서는, 예를 들어 1,2-에틸렌디이소시아네이트, 1,4-부틸렌디이소시아네이트, 1,6-헥사메틸렌디이소시아네이트 등의 저급 지방족 폴리이소시아네이트류; 시클로펜틸렌디이소시아네이트, 시클로헥실렌디이소시아네이트, 이소포론디이소시아네이트, 수소 첨가 톨릴렌디이소시아네이트, 수소 첨가 크실렌디이소시아네이트 등의 지환족 폴리이소시아네이트류; 2,4-톨릴렌디이소시아네이트, 2,6-톨릴렌디이소시아네이트, 4,4'-디페닐메탄디이소시아네이트, 크실릴렌디이소시아네이트 등의 방향족 폴리이소시아네이트류 등을 들 수 있고, 그 외, 트리메틸올프로판/톨릴렌디이소시아네이트 삼량체 부가물[닛본 폴리우레탄 고교(주)제, 상품명 「코로네이트 L」], 트리메틸올프로판/헥사메틸렌디이소시아네이트 삼량체 부가물[닛본 폴리우레탄 고교(주)제, 상품명 「코로네이트 HL」] 등도 사용된다. 또한, 상기 에폭시계 가교제로서는, 예를 들어 N,N,N',N'-테트라글리시딜-m-크실렌디아민, 디글리시딜아닐린, 1,3-비스(N,N-글리시딜아미노메틸)시클로헥산, 1,6-헥산디올디글리시딜에테르, 네오펜틸글리콜디글리시딜에테르, 에틸렌글리콜디글리시딜에테르, 프로필렌글리콜디글리시딜에테르, 폴리에틸렌글리콜디글리시딜에테르, 폴리프로필렌글리콜디글리시딜에테르, 소르비톨폴리글리시딜에테르, 글리세롤폴리글리시딜에테르, 펜타에리트리톨폴리글리시딜에테르, 폴리글리세롤폴리글리시딜에테르, 소르비탄폴리글리시딜에테르, 트리메틸올프로판폴리글리시딜에테르, 아디프산디글리시딜에스테르, o-프탈산디글리시딜에스테르, 트리글리시딜-트리스(2-히드록시에틸)이소시아누레이트, 레조르신디글리시딜에테르, 비스페놀-S-디글리시딜에테르 외에, 분자 내에 에폭시기를 2개 이상 갖는 에폭시계 수지 등을 들 수 있다.
또한, 가교제의 사용량은, 특별히 제한되지 않고, 가교시키는 정도에 따라서 적절히 선택할 수 있다. 구체적으로는, 가교제의 사용량으로서는, 예를 들어 중합체 성분(특히, 분자쇄 말단의 관능기를 갖는 중합체) 100중량부에 대하여, 통상 7 중량부 이하(예를 들어, 0.05중량부 내지 7중량부)로 하는 것이 바람직하다. 가교제의 사용량이 중합체 성분 100중량부에 대하여 7중량부보다 많으면, 접착력이 저하되므로 바람직하지 않다. 또한, 응집력 향상의 관점에서는, 가교제의 사용량은 중합체 성분 100중량부에 대하여 0.05중량부 이상인 것이 바람직하다.
또한, 본 발명에서는, 가교제를 사용하는 대신, 혹은 가교제를 사용함과 함께, 전자선이나 자외선 등의 조사에 의해 가교 처리를 실시하는 것도 가능하다.
반도체 이면용 필름(40)에 있어서, 접착제층(30)은 착색되어 있는 것이 바람직하다. 또한, 반도체 이면용 필름(41)에 있어서, 접착제층(30) 및 접착제층(32) 중 적어도 한쪽은 착색되어 있는 것이 바람직하다. 이에 의해, 반도체 이면용 필름(40, 41)은, 우수한 마킹성 및 외관성을 발휘할 수 있어, 부가 가치가 있는 외관의 반도체 장치로 하는 것이 가능하게 된다. 이와 같이, 착색된 반도체 이면용 필름은, 우수한 마킹성을 갖고 있으므로, 반도체 소자 또는 상기 반도체 소자가 사용된 반도체 장치의 비회로면측의 면에, 반도체 이면용 필름을 개재하여, 인쇄 방법이나 레이저 마킹 방법 등의 각종 마킹 방법을 이용함으로써, 마킹을 실시하여, 문자 정보나 도형 정보 등의 각종 정보를 부여시킬 수 있다. 특히, 착색의 색을 컨트롤함으로써, 마킹에 의해 부여된 정보(문자 정보, 도형 정보 등)를, 우수한 시인성으로 시인하는 것이 가능하게 된다. 또한, 반도체 이면용 필름은 착색되어 있으므로, 다이싱 테이프와, 반도체 이면용 필름을 용이하게 구별할 수 있어, 작업성 등을 향상시킬 수 있다. 또한, 예를 들어 반도체 장치로서, 제품별로 구분하는 것도 가능하다. 반도체 이면용 필름을 유색으로 하는 경우(무색?투명하지 않은 경우), 착색에 의해 나타나는 색으로서는 특별히 제한되지 않지만, 예를 들어 흑색, 청색, 적색 등의 농색인 것이 바람직하고, 특히 흑색인 것이 적합하다.
본 실시 형태에 있어서, 농색이란, 기본적으로는 L*a*b* 표색계로 규정되는 L*이, 60 이하(0 내지 60)[바람직하게는 50 이하(0 내지 50), 더욱 바람직하게는 40이하(0 내지 40)]이 되는 짙은 색을 의미하고 있다.
또한, 흑색이란, 기본적으로는, L*a*b* 표색계로 규정되는 L*이, 35 이하(0 내지 35)[바람직하게는 30 이하(0 내지 30), 더욱 바람직하게는 25 이하(0 내지 25)]로 되는 흑색계 색을 의미하고 있다. 또한, 흑색에 있어서, L*a*b* 표색계로 규정되는 a*나 b*은, 각각 L*의 값에 따라 적절히 선택할 수 있다. a*나 b*로서는, 예를 들어 양쪽 모두 -10 내지 10인 것이 바람직하고, 보다 바람직하게는 -5 내지 5이며, 특히 -3 내지 3의 범위(그 중에서도 0 또는 거의 0)인 것이 적합하다.
또한, 본 실시 형태에 있어서, L*a*b* 표색계로 규정되는 L*a*b*은, 색채 색차계(상품명 「CR-200」미놀타사제; 색채 색차계)를 사용하여 측정함으로써 구해진다. 또한, L*a*b* 표색계는, 국제 조명 위원회(CIE)가 1976년에 권장한 색 공간이며, CIE1976(L*a*b*) 표색계라고 칭해지는 색 공간을 의미하고 있다. 또한, L*a*b* 표색계는, 일본 공업 규격에서는 JISZ 8729로 규정되어 있다.
접착제층(30, 32)을 착색할 때에는 목적으로 하는 색에 따라, 색재(착색제)를 사용할 수 있다. 이러한 색재로서는, 흑색계 색재, 청색계 색재, 적색계 색재 등의 각종 농색계 색재를 적절하게 사용할 수 있으며, 특히 흑색계 색재가 적합하다. 색재로서는, 안료, 염료 등 어느 것이든 좋다. 색재는 단독으로 또는 2종 이상을 조합하여 사용할 수 있다. 또한, 염료로서는, 산성 염료, 반응 염료, 직접 염료, 분산 염료, 양이온 염료 등의 어느 형태의 염료이든 사용하는 것이 가능하다. 또한, 안료도, 그 형태는 특별히 제한되지 않고, 공지의 안료로부터 적절히 선택하여 사용할 수 있다.
특히, 색재로서 염료를 사용하면, 접착제층(30, 32) 중에는, 염료가 용해에 의해 균일 또는 거의 균일하게 분산된 상태로 되기 때문에, 착색 농도가 균일 또는 거의 균일한 반도체 이면용 필름(40, 41)(나아가서는 다이싱 테이프 일체형 반도체 이면용 필름(1))을 용이하게 제조할 수 있다. 그로 인해, 색재로서 염료를 사용하면, 다이싱 테이프 일체형 반도체 이면용 필름에 있어서의 반도체 이면용 필름은, 착색 농도를 균일 또는 거의 균일하게 할 수 있어, 마킹성이나 외관성을 향상시킬 수 있다.
흑색계 색재로서는, 특별히 제한되지 않지만, 예를 들어 무기의 흑색계 안료, 흑색계 염료로부터 적절히 선택할 수 있다. 또한, 흑색계 색재로서는, 시안계 색재(청록색계 색재), 마젠타계 색재(적자색계 색재) 및 옐로우계 색재(황색계 색재)가 혼합된 색재 혼합물이어도 좋다. 흑색계 색재는 단독으로 또는 2종 이상을 조합하여 사용할 수 있다. 물론, 흑색계 색재는 흑색 이외의 색의 색재와 병용할 수도 있다.
구체적으로는, 흑색계 색재로서는, 예를 들어 카본 블랙(퍼니스 블랙, 채널 블랙, 아세틸렌 블랙, 서멀 블랙, 램프 블랙 등), 그래파이트(흑연), 산화구리, 이산화망간, 아조계 안료(아조메틴아조 블랙 등), 아닐린 블랙, 페릴렌 블랙, 티타늄 블랙, 시아닌 블랙, 활성탄, 페라이트(비자성 페라이트, 자성 페라이트 등), 마그네타이트, 산화크롬, 산화철, 이황화몰리브덴, 크롬 착체, 복합 산화물계 흑색 색소, 안트라퀴논계 유기 흑색 색소 등을 들 수 있다.
본 발명에서는, 흑색계 색재로서는, C.I. 솔벤트 블랙 3, 동일 7, 동일 22, 동일 27, 동일 29, 동일 34, 동일 43, 동일 70, C.I. 다이렉트 블랙 17, 동일 19, 동일 22, 동일 32, 동일 38, 동일 51, 동일 71, C.I. 애시드 블랙 1, 동일 2, 동일 24, 동일 26, 동일 31, 동일 48, 동일 52, 동일 107, 동일 109, 동일 110, 동일 119, 동일 154, C.I. 디스퍼스 블랙 1, 동일 3, 동일 10, 동일 24 등의 블랙계 염료; C.I. 피그먼트 블랙 1, 동일 7 등의 블랙계 안료 등도 이용할 수 있다.
이러한 흑색계 색재로서는, 예를 들어 상품명 「Oil Black BY」, 상품명 「Oil Black BS」, 상품명 「Oil Black HBB」, 상품명 「Oil Black 803」, 상품명 「Oil Black 860」, 상품명 「Oil Black 5970」, 상품명 「Oil Black 5906」, 상품명 「Oil Black 5905」(오리엔트 가가꾸 고교 가부시끼가이샤제) 등이 시판되고 있다.
흑색계 색재 이외의 색재로서는, 예를 들어 시안계 색재, 마젠타계 색재, 옐로우계 색재 등을 들 수 있다. 시안계 색재로서는, 예를 들어 C.I. 솔벤트 블루 25, 동일 36, 동일 60, 동일 70, 동일 93, 동일 95; C.I. 애시드 블루 6, 동일 45 등의 시안계 염료; C.I. 피그먼트 블루 1, 동일 2, 동일 3, 동일 15, 동일 15:1, 동일 15:2, 동일 15:3, 동일 15:4, 동일 15:5, 동일 15:6, 동일 16, 동일 17, 동일 17:1, 동일 18, 동일 22, 동일 25, 동일 56, 동일 60, 동일 63, 동일 65, 동일 66; C.I. 배트 블루 4; 동일 60, C.I. 피그먼트 그린 7 등의 시안계 안료 등을 들 수 있다.
또한, 마젠타계 색재에 있어서, 마젠타계 염료로서는, 예를 들어 C.I. 솔벤트 레드 1, 동일 3, 동일 8, 동일 23, 동일 24, 동일 25, 동일 27, 동일 30, 동일 49, 동일 52, 동일 58, 동일 63, 동일 81, 동일 82, 동일 83, 동일 84, 동일 100, 동일 109, 동일 111, 동일 121, 동일 122; C.I. 디스퍼스 레드 9; C.I. 솔벤트 바이올렛 8, 동일 13, 동일 14, 동일 21, 동일 27; C.I. 디스퍼스 바이올렛 1; C.I. 베이식 레드 1, 동일 2, 동일 9, 동일 12, 동일 13, 동일 14, 동일 15, 동일 17, 동일 18, 동일 22, 동일 23, 동일 24, 동일 27, 동일 29, 동일 32, 동일 34, 동일 35, 동일 36, 동일 37, 동일 38, 동일 39, 동일 40; C.I. 베이식 바이올렛 1, 동일 3, 동일 7, 동일 10, 동일 14, 동일 15, 동일 21, 동일 25, 동일 26, 동일 27, 28 등을 들 수 있다.
마젠타계 색재에 있어서, 마젠타계 안료로서는, 예를 들어 C.I. 피그먼트 레드 1, 동일 2, 동일 3, 동일 4, 동일 5, 동일 6, 동일 7, 동일 8, 동일 9, 동일 10, 동일 11, 동일 12, 동일 13, 동일 14, 동일 15, 동일 16, 동일 17, 동일 18, 동일 19, 동일 21, 동일 22, 동일 23, 동일 30, 동일 31, 동일 32, 동일 37, 동일 38, 동일 39, 동일 40, 동일 41, 동일 42, 동일 48:1, 동일 48:2, 동일 48:3, 동일 48:4, 동일 49, 동일 49:1, 동일 50, 동일 51, 동일 52, 동일 52:2, 동일 53:1, 동일 54, 동일 55, 동일 56, 동일 57:1, 동일 58, 동일 60, 동일 60:1, 동일 63, 동일 63:1, 동일 63:2, 동일 64, 동일 64:1, 동일 67, 동일 68, 동일 81, 동일 83, 동일 87, 동일 88, 동일 89, 동일 90, 동일 92, 동일 101, 동일 104, 동일 105, 동일 106, 동일 108, 동일 112, 동일 114, 동일 122, 동일 123, 동일 139, 동일 144, 동일 146, 동일 147, 동일 149, 동일 150, 동일 151, 동일 163, 동일 166, 동일 168, 동일 170, 동일 171, 동일 172, 동일 175, 동일 176, 동일 177, 동일 178, 동일 179, 동일 184, 동일 185, 동일 187, 동일 190, 동일 193, 동일 202, 동일 206, 동일 207, 동일 209, 동일 219, 동일 222, 동일 224, 동일 238, 동일 245; C.I. 피그먼트 바이올렛 3, 동일 9, 동일 19, 동일 23, 동일 31, 동일 32, 동일 33, 동일 36, 동일 38, 동일 43, 동일 50; C.I. 배트 레드 1, 동일 2, 동일 10, 동일 13, 동일 15, 동일 23, 동일 29, 동일 35 등을 들 수 있다.
또한, 옐로우계 색재로서는, 예를 들어 C.I. 솔벤트 옐로우 19, 동일 44, 동일 77, 동일 79, 동일 81, 동일 82, 동일 93, 동일 98, 동일 103, 동일 104, 동일 112, 동일 162 등의 옐로우계 염료; C.I. 피그먼트 오렌지 31, 동일 43; C.I. 피그먼트 옐로우 1, 동일 2, 동일 3, 동일 4, 동일 5, 동일 6, 동일 7, 동일 10, 동일 11, 동일 12, 동일 13, 동일 14, 동일 15, 동일 16, 동일 17, 동일 23, 동일 24, 동일 34, 동일 35, 동일 37, 동일 42, 동일 53, 동일 55, 동일 65, 동일 73, 동일 74, 동일 75, 동일 81, 동일 83, 동일 93, 동일 94, 동일 95, 동일 97, 동일 98, 동일 100, 동일 101, 동일 104, 동일 108, 동일 109, 동일 110, 동일 113, 동일 114, 동일 116, 동일 117, 동일 120, 동일 128, 동일 129, 동일 133, 동일 138, 동일 139, 동일 147, 동일 150, 동일 151, 동일 153, 동일 154, 동일 155, 동일 156, 동일 167, 동일 172, 동일 173, 동일 180, 동일 185, 동일 195; C.I. 배트 옐로우 1, 동일 3, 동일 20 등의 옐로우계 안료 등을 들 수 있다.
시안계 색재, 마젠타계 색재, 옐로우계 색재 등의 각종 색재는, 각각 단독으로 또는 2종 이상을 조합하여 사용할 수 있다. 또한, 시안계 색재, 마젠타계 색재, 옐로우계 색재 등의 각종 색재를 2종 이상 사용하는 경우, 이들 색재의 혼합 비율(또는 배합 비율)로서는, 특별히 제한되지 않고, 각 색재의 종류나 목적으로 하는 색 등에 따라 적절히 선택할 수 있다.
접착제층(30, 32)을 착색시키는 경우, 그 착색 형태는 특별히 제한되지 않는다. 예를 들어, 접착제층(30, 32)은, 착색제가 첨가된 단층의 필름 형상물이어도 좋다. 또한, 적어도 열경화성 수지에 의해 형성된 수지층과, 착색제층이 적어도 적층된 적층 필름이어도 좋다. 또한, 접착제층(30, 32)이 수지층과 착색제층의 적층 필름인 경우, 적층 형태의 접착제층(30, 32)으로서는, 수지층/착색제층/수지층의 적층 형태를 갖고 있는 것이 바람직하다. 이 경우, 착색제층 양측의 2개의 수지층은, 동일한 조성의 수지층이어도 좋고, 다른 조성의 수지층이어도 좋다.
접착제층(30, 32)에는, 필요에 따라서 다른 첨가제를 적절하게 배합할 수 있다. 다른 첨가제로서는, 예를 들어 충전제(필러), 난연제, 실란 커플링제, 이온 트랩제 외에, 증량제, 노화 방지제, 산화 방지제, 계면 활성제 등을 들 수 있다.
상기 충전제로서는, 무기 충전제, 유기 충전제 중 어느 것이어도 상관없지만, 무기 충전제가 적합하다. 무기 충전제 등의 충전제의 배합에 의해, 접착제층(30, 32)에 도전성의 부여나 열전도성의 향상, 탄성률의 조절 등을 도모할 수 있다. 또한, 접착제층(30, 32)으로서는 도전성이어도 좋고, 비도전성이어도 좋다. 상기 무기 충전제로서는, 예를 들어 실리카, 클레이, 석고, 탄산칼슘, 황산바륨, 산화알루미나, 산화베릴륨, 탄화규소, 질화규소 등의 세라믹류, 알루미늄, 구리, 은, 금, 니켈, 크롬, 납, 주석, 아연, 팔라듐, 땜납 등의 금속, 또는 합금류, 기타 카본 등으로 이루어지는 다양한 무기 분말 등을 들 수 있다. 충전제는 단독으로 또는 2종 이상을 병용하여 사용할 수 있다. 충전제로서는, 그 중에서도 실리카, 특히 용융 실리카가 적합하다. 또한, 무기 충전제의 평균 입경은 0.1㎛ 내지 80㎛의 범위 내인 것이 바람직하다. 무기 충전제의 평균 입경은, 예를 들어 레이저 회절형 입도 분포 측정 장치에 의해 측정할 수 있다.
상기 충전제(특히 무기 충전제)의 배합량은, 유기 수지 성분 100중량부에 대하여 80중량부 이하(0중량부 내지 80중량부)인 것이 바람직하고, 특히 0중량부 내지 70중량부인 것이 적합하다.
또한, 상기 난연제로서는, 예를 들어 삼산화안티몬, 오산화안티몬, 브롬화 에폭시 수지 등을 들 수 있다. 난연제는, 단독으로 또는 2종 이상을 병용하여 사용할 수 있다. 상기 실란 커플링제로서는, 예를 들어 β-(3,4-에폭시시클로헥실)에틸트리메톡시실란, γ-글리시독시프로필트리메톡시실란, γ-글리시독시프로필메틸디에톡시실란 등을 들 수 있다. 실란 커플링제는, 단독으로 또는 2종 이상을 병용하여 사용할 수 있다. 상기 이온 트랩제로서는, 예를 들어 히드로탈사이트류, 수산화비스무트 등을 들 수 있다. 이온 트랩제는, 단독으로 또는 2종 이상을 병용하여 사용할 수 있다.
접착제층(30, 32)은, 예를 들어 에폭시 수지 등의 열경화성 수지와, 필요에 따라 아크릴 수지 등의 열가소성 수지와, 필요에 따라 용매나 그 밖의 첨가제 등을 혼합하여 수지 조성물을 제조하고, 필름 형상의 층으로 형성하는 관용의 방법을 이용하여 형성할 수 있다.
또한, 접착제층(30, 32)이, 에폭시 수지 등의 열경화성 수지를 포함하는 수지 조성물에 의해 형성되어 있는 경우, 접착제층(30, 32)은, 반도체 웨이퍼에 적용하기 전의 단계에서는, 열경화성 수지가 미경화 또는 부분 경화의 상태이다. 이 경우, 반도체 웨이퍼에 적용 후에(구체적으로는, 통상 플립 칩 본딩 공정에서 밀봉재를 경화할 때에), 접착제층(30, 32) 중의 열경화성 수지를 완전히 또는 거의 완전히 경화시킨다.
이와 같이, 접착제층(30, 32)은, 열경화성 수지를 포함하고 있어도, 상기 열경화성 수지는 미경화 또는 부분 경화의 상태이기 때문에, 접착제층(30, 32)의 겔 분율로서는, 특별히 제한되지 않지만, 예를 들어 50중량％ 이하(0중량％ 내지 50중량％)의 범위로부터 적절히 선택할 수 있고, 바람직하게는 30중량％ 이하(0중량％ 내지 30중량％)이며, 특히 10중량％ 이하(0중량％ 내지 10중량％)인 것이 적합하다. 접착제층의 겔 분율의 측정 방법은, 이하의 측정 방법에 의해 측정할 수 있다.
<겔 분율의 측정 방법>
접착제층으로부터 약 0.1g을 샘플링하여 정칭하고(시료의 중량), 상기 샘플을 메쉬 형상 시트로 감싼 후, 약 50ml의 톨루엔 중에 실온에서 1주일 침지시킨다. 그 후, 용제 불용분(메쉬 형상 시트의 내용물)을 톨루엔으로부터 취출하고, 130℃에서 약 2시간 건조시키고, 건조 후의 용제 불용분을 칭량하여(침지?건조 후의 중량), 하기 식(a)로부터 겔 분율(중량％)을 산출한다.
겔 분율(중량％)=[(침지?건조 후의 중량)/(시료의 중량)]×100 (a)
또한, 접착제층의 겔 분율은, 수지 성분의 종류나 그의 함유량, 가교제의 종류나 그의 함유량 외에, 가열 온도나 가열 시간 등에 의해 컨트롤할 수 있다.
본 발명에 있어서, 접착제층은, 에폭시 수지 등의 열경화성 수지를 포함하는 수지 조성물에 의해 형성된 필름 형상물인 경우, 반도체 웨이퍼에 대한 밀착성을 유효하게 발휘할 수 있다.
반도체 이면용 필름(40, 41)의 미경화 상태에 있어서의 23℃에서의 인장 저장 탄성률은 1GPa 이상(예를 들어, 1GPa 내지 50GPa)인 것이 바람직하고, 보다 바람직하게는 2GPa 이상이며, 특히 3GPa 이상인 것이 적합하다. 상기 인장 저장 탄성률이 1GPa 이상이면 반도체 칩을 반도체 이면용 필름(40, 41)과 함께, 다이싱 테이프의 점착제층(22)으로부터 박리시킨 후, 반도체 이면용 필름(40, 41)을 지지체 상에 적재하고, 수송 등을 행했을 때에, 반도체 이면용 필름이 지지체에 접착하는 것을 유효하게 억제 또는 방지할 수 있다. 또한, 상기 지지체는, 예를 들어 캐리어 테이프에 있어서의 톱 테이프나 보텀 테이프 등을 말한다.
반도체 이면용 필름의 미경화 상태에 있어서의 상기 인장 저장 탄성률(23℃)은, 수지 성분(열가소성 수지, 열경화성 수지)의 종류나 그의 함유량, 실리카 필러 등의 충전재의 종류나 그의 함유량 등에 의해 컨트롤할 수 있다.
또한, 접착제층(30, 32)은, 복수의 층이 적층된 적층 필름인 경우(반도체 이면용 필름이 적층의 형태를 갖고 있는 경우), 그 적층 형태로서는, 예를 들어 웨이퍼 접착층과 레이저 마크층으로 이루어지는 적층 형태 등을 예시할 수 있다. 또한, 이러한 웨이퍼 접착층과 레이저 마크층 사이에는, 다른 층(중간층, 광선 차단층, 보강층, 착색층, 기재층, 전자파 차단층, 열전도층, 점착층 등)이 형성되어 있어도 좋다. 또한, 웨이퍼 접착층은 웨이퍼에 대하여 우수한 밀착성(접착성)을 발휘하는 층이며, 웨이퍼의 이면과 접촉하는 층이다. 한편, 레이저 마크층은 우수한 레이저 마킹성을 발휘하는 층이며, 반도체 칩의 이면에 레이저 마킹을 행할 때에 이용되는 층이다.
또한, 상기 인장 저장 탄성률은, 다이싱 테이프(2)에 적층시키지 않고, 미경화 상태의 반도체 이면용 필름(40, 41)을 제작하고, 레오메트릭사제의 동적 점탄성 측정 장치 「Solid Analyzer RS A2」를 사용하여, 인장 모드에서, 샘플 폭: 10mm, 샘플 길이: 22.5mm, 샘플 두께: 0.2mm이고, 주파수: 1Hz, 승온 속도: 10℃/분, 질소 분위기 하에서, 소정의 온도(23℃)에서 측정하여, 얻어진 인장 저장 탄성률의 값으로 했다.
반도체 이면용 필름(40, 41)은, 적어도 한쪽 면이 세퍼레이터(박리 라이너)에 의해 보호되어 있는 것이 바람직하다(도시하지 않음). 예를 들어, 다이싱 테이프 일체형 반도체 이면용 필름(1)(도 3 참조)의 경우, 반도체 이면용 필름의 한쪽 면에만 세퍼레이터가 설치되어 있어도 좋고, 한편 다이싱 테이프와 일체화되지 않은 반도체 이면용 필름의 경우, 반도체 이면용 필름의 편면 또는 양면에 세퍼레이터가 설치되어 있어도 좋다. 세퍼레이터는, 실용에 제공할 때까지 반도체 이면용 필름을 보호하는 보호재로서의 기능을 갖고 있다. 또한, 다이싱 테이프 일체형 반도체 이면용 필름(1)의 경우, 세퍼레이터는, 또한 다이싱 테이프의 기재 상의 점착제층(22)에 반도체 이면용 필름(40)을 전사할 때의 지지 기재로서 사용할 수 있다. 세퍼레이터는, 반도체 이면용 필름 상에 반도체 웨이퍼를 부착할 때에 박리된다. 세퍼레이터로서는, 폴리에틸렌, 폴리프로필렌이나, 불소계 박리제, 장쇄 알킬아크릴레이트계 박리제 등의 박리제에 의해 표면 코팅된 플라스틱 필름(폴리에틸렌테레프탈레이트 등)이나 종이 등도 사용 가능하다. 또한, 세퍼레이터는 종래 공지의 방법에 의해 형성할 수 있다. 또한, 세퍼레이터의 두께 등도 특별히 제한되지 않는다.
반도체 이면용 필름(40, 41)이 다이싱 테이프(2)에 적층되어 있지 않은 경우, 반도체 이면용 필름(40, 41)은, 양면에 박리층을 갖는 세퍼레이터를 1매 사용하여 롤 형상으로 권회된 형태로, 양면에 박리층을 갖는 세퍼레이터에 의해 보호되어 있어도 좋고, 적어도 한쪽 면에 박리층을 갖는 세퍼레이터에 의해 보호되어 있어도 좋다.
또한, 반도체 이면용 필름(40, 41)에 있어서의 가시광(파장: 400nm 내지 800nm)의 광선 투과율(가시광 투과율)은, 특별히 제한되지 않지만, 예를 들어 20％ 이하(0％ 내지 20％)의 범위인 것이 바람직하고, 보다 바람직하게는 10％ 이하(0％ 내지 10％), 특히 바람직하게는 5％ 이하(0％ 내지 5％)이다. 반도체 이면용 필름(40, 41)은, 가시광 투과율이 20％보다 크면, 광선 통과에 의해, 반도체 소자에 악영향을 미칠 우려가 있다. 또한, 상기 가시광 투과율(％)은, 반도체 이면용 필름(40, 41)의 수지 성분의 종류나 그의 함유량, 착색제(안료나 염료 등)의 종류나 그의 함유량, 무기 충전재의 함유량 등에 의해 컨트롤할 수 있다.
반도체 이면용 필름의 가시광 투과율(％)은, 다음과 같이 하여 측정할 수 있다. 즉, 두께(평균 두께) 20㎛의 반도체 이면용 필름 단체를 제작한다. 이어서, 반도체 이면용 필름에 대하여, 파장: 400nm 내지 800nm의 가시광선[장치: 시마즈 세이사꾸쇼제의 가시광 발생 장치(상품명 「ABSORPTION SPECTRO PHOTOMETR」)]를 소정의 강도로 조사하여, 투과한 가시광선의 강도를 측정한다. 또한, 가시광선이 반도체 이면용 필름을 투과하기 전후의 강도 변화로부터, 가시광 투과율의 값을 구할 수 있다. 또한, 20㎛의 두께가 아닌 반도체 이면용 필름의 가시광 투과율(％; 파장: 400nm 내지 800nm)의 값에 의해, 두께: 20㎛의 반도체 이면용 필름의 가시광 투과율(％; 파장: 400nm 내지 800nm)을 도출하는 것도 가능하다. 또한, 본 발명에서는, 두께 20㎛의 반도체 이면용 필름의 경우에 있어서의 가시광 투과율(％)을 구하고 있지만, 본 발명에 관한 반도체 이면용 필름은 두께 20㎛의 것에 한정되는 취지가 아니다.
또한, 반도체 이면용 필름(40, 41)으로서는, 그 흡습률이 낮은 쪽이 바람직하다. 구체적으로는, 상기 흡습률은 1중량％ 이하가 바람직하고, 보다 바람직하게는 0.8중량％ 이하이다. 상기 흡습률을 1중량％ 이하로 함으로써, 레이저 마킹성을 향상시킬 수 있다. 또한, 예를 들어 리플로우 공정에 있어서, 반도체 이면용 필름(40, 41)과 반도체 소자 사이에서 보이드의 발생 등을 억제 또는 방지할 수도 있다. 또한, 상기 흡습률은, 반도체 이면용 필름(40, 41)을 온도 85℃, 상대 습도 85％RH의 분위기 하에서 168시간 방치하기 전후의 중량 변화에 따라 산출한 값이다. 반도체 이면용 필름(40, 41)이 열경화성 수지를 포함하는 수지 조성물에 의해 형성되어 있는 경우, 상기 흡습률은, 열경화 후의 반도체 이면용 필름에 대하여, 온도 85℃, 상대 습도 85％RH의 분위기 하에서 168시간 방치했을 때의 값을 의미한다. 또한, 상기 흡습률은, 예를 들어 무기 필러의 첨가량을 변화시킴으로써 조정할 수 있다.
또한, 반도체 이면용 필름(40, 41)으로서는, 휘발분의 비율이 적은 쪽이 바람직하다. 구체적으로는, 가열 처리 후의 반도체 이면용 필름(40, 41)의 중량 감소율(중량 감소량의 비율)이 1중량％ 이하가 바람직하고, 0.8중량％ 이하가 보다 바람직하다. 가열 처리의 조건은, 예를 들어 가열 온도 250℃, 가열 시간 1시간이다. 상기 중량 감소율을 1중량％ 이하로 함으로써, 레이저 마킹성을 향상시킬 수 있다. 또한, 예를 들어 리플로우 공정에 있어서, 플립 칩형의 반도체 장치에 균열이 발생하는 것을 억제 또는 방지할 수 있다. 상기 중량 감소율은, 예를 들어 납 프리 땜납 리플로우 시의 균열 발생을 감소시킬 수 있는 무기물을 첨가함으로써, 조정할 수 있다. 또한, 반도체 이면용 필름(40, 41)이 열경화성 수지를 포함하는 수지 조성물에 의해 형성되어 있는 경우, 상기 중량 감소율은, 열경화 후의 반도체 이면용 필름에 대하여, 가열 온도 250℃, 가열 시간 1시간의 조건 하에서 가열했을 때의 값을 의미한다.
반도체 이면용 필름(40, 41)의 두께(전자파 실드층 및 접착제층을 포함하는 총 두께)는 특별히 한정되지 않지만, 예를 들어 1 내지 10000㎛의 범위로부터 선택할 수 있고, 바람직하게는 2 내지 900㎛, 보다 바람직하게는 3 내지 800㎛이다.
접착제층(30, 32)의 두께는 특별히 한정되지 않지만, 반도체 이면용 필름(40, 41)의 두께가 상기 범위 내로 되도록 선택할 수 있는데, 예를 들어 1 내지 200㎛, 바람직하게는 2 내지 150㎛, 보다 바람직하게는 3 내지 100㎛이다.
본 실시 형태에 관한 플립 칩형 반도체 이면용 필름은, 다이싱 테이프 상에 적층시킴으로써 다이싱 테이프 일체형 반도체 이면용 필름으로서 사용할 수 있다. 상기 다이싱 테이프로서는 특별히 한정되지 않고, 예를 들어 기재 상에 점착제층이 적층된 것을 채용할 수 있다. 이하, 상술한 실시 형태에 관한 플립 칩형 반도체 이면용 필름을, 다이싱 테이프 상에 적층시킨 다이싱 테이프 일체형 반도체 이면용 필름에 대하여 설명한다.
(다이싱 테이프 일체형 반도체 이면용 필름)
도 3은, 본 실시 형태에 관한 다이싱 테이프 일체형 반도체 이면용 필름의 일례를 도시하는 단면 모식도이다. 도 3에 도시한 바와 같이, 다이싱 테이프 일체형 반도체 이면용 필름(1)은, 기재(21) 상에 점착제층(22)이 형성된 다이싱 테이프(2)와, 반도체 이면용 필름(40)을 구비하는 구성이다. 또한, 본 발명의 다이싱 테이프 일체형 반도체 이면용 필름은, 도 3에 도시하고 있는 바와 같이, 다이싱 테이프(2)의 점착제층(22) 상에 있어서, 반도체 웨이퍼의 접착 부분에 대응하는 부분 (23)에만 접착제층(30)이 형성된 구성이어도 좋지만, 점착제층(22)의 전체면에 반도체 이면용 필름이 형성된 구성이어도 좋고, 또한, 반도체 웨이퍼의 접착 부분에 대응하는 부분(23)보다 크고 또한 점착제층(22)의 전체면보다 작은 부분에 반도체 이면용 필름이 형성된 구성이어도 좋다. 또한, 반도체 이면용 필름(40)의 표면(웨이퍼의 이면에 접착되는 측의 표면)은, 웨이퍼 이면에 접착될 때까지 동안, 세퍼레이터 등에 의해 보호되어 있어도 좋다.
(다이싱 테이프)
다이싱 테이프(2)는, 기재(21) 상에 점착제층(22)이 형성되어 구성되어 있다. 이와 같이, 다이싱 테이프(2)는, 기재(21)와, 점착제층(22)이 적층된 구성을 갖고 있으면 된다. 기재(지지 기재)는 점착제층 등의 지지 모체로서 사용할 수 있다. 상기 기재(21)는 방사선 투과성을 갖고 있는 것이 바람직하다. 상기 기재(21)로서는, 예를 들어 종이 등의 종이계 기재; 천, 부직포, 펠트, 네트 등의 섬유계 기재; 금속박, 금속판 등의 금속계 기재; 플라스틱의 필름이나 시트 등의 플라스틱계 기재; 고무 시트 등의 고무계 기재; 발포 시트 등의 발포체나, 이들 적층체[특히, 플라스틱계 기재와 다른 기재의 적층체나, 플라스틱 필름(또는 시트)끼리의 적층체 등] 등의 적당한 박엽체를 사용할 수 있다. 본 발명에서는, 기재로서는, 플라스틱의 필름이나 시트 등의 플라스틱계 기재를 적절하게 사용할 수 있다. 이러한 플라스틱재에 있어서의 소재로서는, 예를 들어 폴리에틸렌(PE), 폴리프로필렌(PP), 에틸렌-프로필렌 공중합체 등의 올레핀계 수지; 에틸렌-아세트산비닐 공중합체(EVA), 아이오노머 수지, 에틸렌-(메트)아크릴산 공중합체, 에틸렌-(메트)아크릴산에스테르(랜덤, 교대) 공중합체 등의 에틸렌을 단량체 성분으로 하는 공중합체; 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌나프탈레이트(PEN), 폴리부틸렌테레프탈레이트(PBT) 등의 폴리에스테르; 아크릴계 수지; 폴리염화비닐(PVC); 폴리우레탄; 폴리카르보네이트; 폴리페닐렌술피드(PPS); 폴리아미드(나일론), 전체 방향족 폴리아미드(아라미드) 등의 아미드계 수지; 폴리에테르에테르케톤(PEEK); 폴리이미드; 폴리에테르이미드; 폴리염화비닐리덴; ABS(아크릴로니트릴-부타디엔-스티렌 공중합체); 셀룰로오스계 수지; 실리콘 수지; 불소 수지 등을 들 수 있다.
또한 기재(21)의 재료로서는, 상기 수지의 가교체 등의 중합체를 들 수 있다. 상기 플라스틱 필름은, 비연신으로 사용해도 좋고, 필요에 따라 1축 또는 2축의 연신 처리를 실시한 것을 사용해도 좋다. 연신 처리 등에 의해 열수축성을 부여한 수지 시트에 의하면, 다이싱 후에 그의 기재(21)를 열수축시킴으로써 점착제층(22)과 접착제층(30)의 접착 면적을 감소시켜 반도체 칩의 회수의 용이화를 도모할 수 있다.
기재(21)의 표면은, 인접하는 층과의 밀착성, 유지성 등을 높이기 위해, 관용의 표면 처리, 예를 들어 크롬산 처리, 오존 폭로, 화염 폭로, 고압 전격 폭로, 이온화 방사선 처리 등의 화학적 또는 물리적 처리, 하도제(예를 들어, 후술하는 점착 물질)에 의한 코팅 처리를 실시할 수 있다.
상기 기재(21)는, 동종 또는 이종의 것을 적절하게 선택하여 사용할 수 있고, 필요에 따라 수종을 블렌드한 것을 사용할 수 있다. 또한, 기재(21)에는, 대전 방지능을 부여하기 위해, 상기한 기재(21) 상에 금속, 합금, 이들의 산화물 등으로 이루어지는 두께가 30 내지 500Å 정도의 도전성 물질의 증착층을 형성할 수 있다. 기재(21)는 단층 혹은 2종 이상의 복층이어도 좋다.
기재(21)의 두께(적층체인 경우에는 총 두께)는, 특별히 제한되지 않고 강도나 유연성, 사용 목적 등에 따라 적절하게 선택할 수 있는데, 예를 들어 일반적으로는 1000㎛ 이하(예를 들어, 1㎛ 내지 1000㎛), 바람직하게는 10㎛ 내지 500㎛, 더욱 바람직하게는 20㎛ 내지 300㎛, 특히 30㎛ 내지 200㎛ 정도이지만, 이들에 한정되지 않는다.
또한, 기재(21)에는, 본 발명의 효과 등을 손상시키지 않는 범위에서, 각종 첨가제(착색제, 충전제, 가소제, 노화 방지제, 산화 방지제, 계면 활성제, 난연제 등)가 포함되어 있어도 좋다.
상기 점착제층(22)은 점착제에 의해 형성되어 있고, 점착성을 갖고 있다. 이러한 점착제로서는, 특별히 제한되지 않고, 공지의 점착제 중에서 적절히 선택할 수 있다. 구체적으로는, 점착제로서는, 예를 들어 아크릴계 점착제, 고무계 점착제, 비닐알킬에테르계 점착제, 실리콘계 점착제, 폴리에스테르계 점착제, 폴리아미드계 점착제, 우레탄계 점착제, 불소계 점착제, 스티렌-디엔 블록 공중합체계 점착제, 이들 점착제에 융점이 약 200℃ 이하인 열용융성 수지를 배합한 크리프 특성 개량형 점착제 등의 공지된 점착제(예를 들어, 일본 특허 공개 소56-61468호 공보, 일본 특허 공개 소61-174857호 공보, 일본 특허 공개 소63-17981호 공보, 일본 특허 공개 소56-13040호 공보 등 참조) 중에서 상기 특성을 갖는 점착제를 적절히 선택하여 사용할 수 있다. 또한, 점착제로서는, 방사선 경화형 점착제(또는 에너지선 경화형 점착제)나, 열팽창성 점착제를 사용할 수도 있다. 점착제는 단독으로 또는 2종 이상 조합하여 사용할 수 있다.
상기 점착제로서는, 아크릴계 점착제, 고무계 점착제를 적절하게 사용할 수 있고, 특히 아크릴계 점착제가 적합하다. 아크릴계 점착제로서는, (메트)아크릴산알킬에스테르의 1종 또는 2종 이상을 단량체 성분으로서 사용한 아크릴계 중합체(단독중합체 또는 공중합체)를 베이스 중합체로 하는 아크릴계 점착제를 들 수 있다.
상기 아크릴계 점착제에 있어서의 (메트)아크릴산알킬에스테르로서는, 예를 들어 (메트)아크릴산메틸, (메트)아크릴산에틸, (메트)아크릴산프로필, (메트)아크릴산이소프로필, (메트)아크릴산부틸, (메트)아크릴산이소부틸, (메트)아크릴산s-부틸, (메트)아크릴산t-부틸, (메트)아크릴산펜틸, (메트)아크릴산헥실, (메트)아크릴산헵틸, (메트)아크릴산옥틸, (메트)아크릴산2-에틸헥실, (메트)아크릴산이소옥틸, (메트)아크릴산노닐, (메트)아크릴산이소노닐, (메트)아크릴산데실, (메트)아크릴산이소데실, (메트)아크릴산운데실, (메트)아크릴산도데실, (메트)아크릴산트리데실, (메트)아크릴산테트라데실, (메트)아크릴산펜타데실, (메트)아크릴산헥사데실, (메트)아크릴산헵타데실, (메트)아크릴산옥타데실, (메트)아크릴산노나데실, (메트)아크릴산에이코실 등의 (메트)아크릴산알킬에스테르 등을 들 수 있다. (메트)아크릴산알킬에스테르로서는, 알킬기의 탄소수가 4 내지 18인 (메트)아크릴산알킬에스테르가 적합하다. 또한, (메트)아크릴산알킬에스테르의 알킬기는, 직쇄상 또는 분지쇄상의 어느 것이어도 좋다.
또한, 상기 아크릴계 중합체는, 응집력, 내열성, 가교성 등의 개질을 목적으로 하여, 필요에 따라, 상기 (메트)아크릴산알킬에스테르와 공중합 가능한 다른 단량체 성분(공중합성 단량체 성분)에 대응하는 단위를 포함하고 있어도 좋다. 이러한 공중합성 단량체 성분으로서는, 예를 들어 (메트)아크릴산(아크릴산, 메타크릴산), 카르복시에틸아크릴레이트, 카르복시펜틸아크릴레이트, 이타콘산, 말레산, 푸마르산, 크로톤산 등의 카르복실기 함유 단량체; 무수 말레산, 무수 이타콘산 등의 산 무수물기 함유 단량체; (메트)아크릴산히드록시에틸, (메트)아크릴산히드록시프로필, (메트)아크릴산히드록시부틸, (메트)아크릴산히드록시헥실, (메트)아크릴산히드록시옥틸, (메트)아크릴산히드록시데실, (메트)아크릴산히드록시라우릴, (4-히드록시메틸시클로헥실)메틸메타크릴레이트 등의 히드록실기 함유 단량체; 스티렌술폰산, 알릴술폰산, 2-(메트)아크릴아미도-2-메틸프로판술폰산, (메트)아크릴아미드프로판술폰산, 술포프로필(메트)아크릴레이트, (메트)아크릴로일옥시나프탈렌술폰산 등의 술폰산기 함유 단량체; 2-히드록시에틸아크릴로일포스페이트 등의 인산기 함유 단량체; (메트)아크릴아미드, N,N-디메틸(메트)아크릴아미드, N-부틸(메트)아크릴아미드, N-메틸올(메트)아크릴아미드, N-메틸올프로판(메트)아크릴아미드 등의 (N-치환)아미드계 단량체; (메트)아크릴산아미노에틸, (메트)아크릴산N,N-디메틸아미노에틸, (메트)아크릴산t-부틸아미노에틸 등의 (메트)아크릴산아미노알킬계 단량체; (메트)아크릴산메톡시에틸, (메트)아크릴산에톡시에틸 등의 (메트)아크릴산알콕시알킬계 단량체; 아크릴로니트릴, 메타크릴로니트릴 등의 시아노아크릴레이트 단량체; (메트)아크릴산글리시딜 등의 에폭시기 함유 아크릴계 단량체; 스티렌, α-메틸스티렌 등의 스티렌계 단량체; 아세트산비닐, 프로피온산비닐 등의 비닐에스테르계 단량체; 이소프렌, 부타디엔, 이소부틸렌 등의 올레핀계 단량체; 비닐에테르 등의 비닐에테르계 단량체; N-비닐피롤리돈, 메틸비닐피롤리돈, 비닐피리딘, 비닐피페리돈, 비닐피리미딘, 비닐피페라진, 비닐피라진, 비닐피롤, 비닐이미다졸, 비닐옥사졸, 비닐모르폴린, N-비닐카르복실산아미드류, N-비닐카프로락탐 등의 질소 함유 단량체; N-시클로헥실말레이미드, N-이소프로필말레이미드, N-라우릴말레이미드, N-페닐말레이미드 등의 말레이미드계 단량체; N-메틸이타콘이미드, N-에틸이타콘이미드, N-부틸이타콘이미드, N-옥틸이타콘이미드, N-2-에틸헥실이타콘이미드, N-시클로헥실이타콘이미드, N-라우릴이타콘이미드 등의 이타콘이미드계 단량체; N-(메트)아크릴로일옥시메틸렌숙신이미드, N-(메트)아크릴로일-6-옥시헥사메틸렌숙신이미드, N-(메트)아크릴로일-8-옥시옥타메틸렌숙신이미드 등의 숙신이미드계 단량체; (메트)아크릴산폴리에틸렌글리콜, (메트)아크릴산폴리프로필렌글리콜, (메트)아크릴산메톡시에틸렌글리콜, (메트)아크릴산메톡시폴리프로필렌글리콜 등의 글리콜계 아크릴에스테르 단량체; (메트)아크릴산테트라히드로푸르푸릴, 불소(메트)아크릴레이트, 실리콘(메트)아크릴레이트 등의 복소환, 할로겐 원자, 규소 원자 등을 갖는 아크릴산에스테르계 단량체; 헥산디올디(메트)아크릴레이트, (폴리)에틸렌글리콜디(메트)아크릴레이트, (폴리)프로필렌글리콜디(메트)아크릴레이트, 네오펜틸글리콜디(메트)아크릴레이트, 펜타에리트리톨디(메트)아크릴레이트, 트리메틸올프로판트리(메트)아크릴레이트, 펜타에리트리톨트리(메트)아크릴레이트, 디펜타에리트리톨헥사(메트)아크릴레이트, 에폭시아크릴레이트, 폴리에스테르아크릴레이트, 우레탄아크릴레이트, 디비닐벤젠, 부틸디(메트)아크릴레이트, 헥실디(메트)아크릴레이트 등의 다관능 단량체 등을 들 수 있다. 이들 공중합성 단량체 성분은 1종 또는 2종 이상 사용할 수 있다.
점착제로서 방사선 경화형 점착제(또는 에너지선 경화형 점착제)를 사용하는 경우, 방사선 경화형 점착제(조성물)로서는, 예를 들어 라디칼 반응성 탄소-탄소 이중 결합을 중합체 측쇄 또는 주쇄 중 혹은 주쇄 말단에 갖는 중합체를 베이스 중합체로서 사용한 내재형의 방사선 경화형 점착제나, 점착제 중에 자외선 경화성의 단량체 성분이나 올리고머 성분이 배합된 방사선 경화형 점착제 등을 들 수 있다. 또한, 점착제로서 열팽창성 점착제를 사용하는 경우, 열팽창성 점착제로서는, 예를 들어 점착제와 발포제(특히 열팽창성 미소구)를 포함하는 열팽창성 점착제 등을 들 수 있다.
본 발명에서는, 점착제층(22)에는, 본 발명의 효과를 손상시키지 않는 범위에서, 각종 첨가제(예를 들어, 점착 부여 수지, 착색제, 증점제, 증량제, 충전제, 가소제, 노화 방지제, 산화 방지제, 계면 활성제, 가교제 등)가 포함되어 있어도 좋다.
상기 가교제로서는, 특별히 제한되지 않고, 공지의 가교제를 사용할 수 있다. 구체적으로는, 가교제로서는, 이소시아네이트계 가교제, 에폭시계 가교제, 멜라민계 가교제, 과산화물계 가교제 외에, 요소계 가교제, 금속 알콕시드계 가교제, 금속 킬레이트계 가교제, 금속 염계 가교제, 카르보디이미드계 가교제, 옥사졸린계 가교제, 아지리딘계 가교제, 아민계 가교제 등을 들 수 있고, 이소시아네이트계 가교제나 에폭시계 가교제가 적합하다. 가교제는 단독으로 또는 2종 이상 조합하여 사용할 수 있다. 또한, 가교제의 사용량은, 특별히 제한되지 않는다.
상기 이소시아네이트계 가교제로서는, 예를 들어 1,2-에틸렌디이소시아네이트, 1,4-부틸렌디이소시아네이트, 1,6-헥사메틸렌디이소시아네이트 등의 저급 지방족 폴리이소시아네이트류; 시클로펜틸렌디이소시아네이트, 시클로헥실렌디이소시아네이트, 이소포론디이소시아네이트, 수소 첨가 톨릴렌디이소시아네이트, 수소 첨가 크실렌디이소시아네이트 등의 지환족 폴리이소시아네이트류; 2,4-톨릴렌디이소시아네이트, 2,6-톨릴렌디이소시아네이트, 4,4'-디페닐메탄디이소시아네이트, 크실릴렌디이소시아네이트 등의 방향족 폴리이소시아네이트류 등을 들 수 있고, 그 외, 트리메틸올프로판/톨릴렌디이소시아네이트 삼량체 부가물[닛본 폴리우레탄 고교(주)제, 상품명 「코로네이트 L」], 트리메틸올프로판/헥사메틸렌디이소시아네이트 삼량체 부가물[닛본 폴리우레탄 고교(주)제, 상품명 「코로네이트 HL」] 등도 사용된다. 또한, 상기 에폭시계 가교제로서는, 예를 들어 N,N,N',N'-테트라글리시딜-m-크실렌디아민, 디글리시딜아닐린, 1,3-비스(N,N-글리시딜아미노메틸)시클로헥산, 1,6-헥산디올디글리시딜에테르, 네오펜틸글리콜디글리시딜에테르, 에틸렌글리콜디글리시딜에테르, 프로필렌글리콜디글리시딜에테르, 폴리에틸렌글리콜디글리시딜에테르, 폴리프로필렌글리콜디글리시딜에테르, 소르비톨폴리글리시딜에테르, 글리세롤폴리글리시딜에테르, 펜타에리트리톨폴리글리시딜에테르, 폴리글리세롤폴리글리시딜에테르, 소르비탄폴리글리시딜에테르, 트리메틸올프로판폴리글리시딜에테르, 아디프산디글리시딜에스테르, o-프탈산디글리시딜에스테르, 트리글리시딜-트리스(2-히드록시에틸)이소시아누레이트, 레조르신디글리시딜에테르, 비스페놀-S-디글리시딜에테르 외에, 분자 내에 에폭시기를 2개 이상 갖는 에폭시계 수지 등을 들 수 있다.
또한, 본 발명에서는, 가교제를 사용하는 대신, 혹은 가교제를 사용함과 함께, 전자선이나 자외선 등의 조사에 의해 가교 처리를 실시하는 것도 가능하다.
점착제층(22)은, 예를 들어 점착제(감압 접착제)와, 필요에 따라 용매나 그 밖의 첨가제 등을 혼합하여, 시트 형상의 층으로 형성하는 관용의 방법을 이용하여 형성할 수 있다. 구체적으로는, 예를 들어 점착제 및 필요에 따라 용매나 그 밖의 첨가제를 포함하는 혼합물을, 기재(21) 상에 도포하는 방법, 적당한 세퍼레이터(박리지 등) 상에 상기 혼합물을 도포하여 점착제층(22)을 형성하고, 이것을 기재(21) 상에 전사(이착)하는 방법 등에 의해, 점착제층(22)을 형성할 수 있다.
점착제층(22)의 두께는 특별히 제한되지 않고, 예를 들어 5㎛ 내지 300㎛(바람직하게는 5㎛ 내지 200㎛, 더욱 바람직하게는 5㎛ 내지 100㎛, 특히 바람직하게는 7㎛ 내지 50㎛) 정도이다. 점착제층(22)의 두께가 상기 범위 내이면, 적당한 점착력을 발휘할 수 있다. 또한, 점착제층(22)은 단층, 복층의 어느 것이어도 좋다.
또한, 본 발명에서는, 플립 칩형 반도체 이면용 필름(40, 41)이나, 다이싱 테이프 일체형 반도체 이면용 필름(1)에는, 대전 방지능을 갖게 할 수 있다. 이에 의해, 그 접착 시 및 박리 시 등에 있어서의 정전기의 발생이나 그것에 의한 반도체 웨이퍼 등의 대전으로 회로가 파괴되는 것 등을 방지할 수 있다. 대전 방지능의 부여는, 기재(21), 점착제층(22) 내지 플립 칩형 반도체 이면용 필름(40, 41)에 대전 방지제나 도전성 물질을 첨가하는 방법, 기재(21)에 대한 전하 이동 착체나 금속막 등으로 이루어지는 도전층을 부설하는 방법 등, 적당한 방식으로 행할 수 있다. 이들 방식으로서는, 반도체 웨이퍼를 변질시킬 우려가 있는 불순물 이온이 발생하기 어려운 방식이 바람직하다. 도전성의 부여, 열전도성의 향상 등을 목적으로 하여 배합되는 도전성 물질(도전 필러)로서는, 은, 알루미늄, 금, 구리, 니켈, 도전성 합금 등의 구 형상, 바늘 형상, 플레이크 형상의 금속분, 알루미나 등의 금속 산화물, 아몰퍼스 카본 블랙, 그래파이트 등을 들 수 있다. 단, 상기 플립 칩형 반도체 이면용 필름(40, 41)은, 비도전성인 것이, 전기적으로 누설되지 않도록 할 수 있는 점에서 바람직하다.
또한, 플립 칩형 반도체 이면용 필름(40, 41)이나, 다이싱 테이프 일체형 반도체 이면용 필름(1)은, 롤 형상으로 권회된 형태로 형성되어 있어도 좋고, 시트(필름)가 적층된 형태로 형성되어 있어도 좋다. 예를 들어, 롤 형상으로 권회된 형태를 갖고 있는 경우, 플립 칩형 반도체 이면용 필름 또는 플립 칩형 반도체 이면용 필름과 다이싱 테이프의 적층체를, 필요에 따라 세퍼레이터에 의해 보호한 상태로 롤 형상으로 권회하고, 롤 형상으로 권회된 상태 또는 형태의 플립 칩형 반도체 이면용 필름이나 다이싱 테이프 일체형 반도체 이면용 필름으로서 제작할 수 있다. 또한, 롤 형상으로 권회된 상태 또는 형태의 다이싱 테이프 일체형 반도체 이면용 필름(1)으로서는, 기재(21)와, 상기 기재(21)의 한쪽의 면에 형성된 점착제층(22)과, 상기 점착제층(22) 상에 형성된 반도체 이면용 필름과, 상기 기재(21)의 다른 쪽의 면에 형성된 박리 처리층(배면 처리층)으로 구성되어 있어도 좋다.
또한, 다이싱 테이프 일체형 반도체 이면용 필름(1)의 두께(반도체 이면용 필름의 두께와, 기재(21) 및 점착제층(22)으로 이루어지는 다이싱 테이프의 두께의 총 두께)로서는, 예를 들어 7㎛ 내지 11300㎛의 범위로부터 선택할 수 있고, 바람직하게는 17㎛ 내지 1600㎛(더욱 바람직하게는 28㎛ 내지 1200㎛)이다.
또한, 다이싱 테이프 일체형 반도체 이면용 필름에 있어서, 플립 칩형 반도체 이면용 필름의 두께와, 다이싱 테이프의 점착제층의 두께의 비나, 플립 칩형 반도체 이면용 필름의 두께와, 다이싱 테이프의 두께(기재 및 점착제층의 총 두께)의 비를 컨트롤함으로써, 다이싱 공정 시의 다이싱성, 픽업 공정 시의 픽업성 등을 향상시킬 수 있어, 다이싱 테이프 일체형 반도체 이면용 필름을 반도체 웨이퍼의 다이싱 공정 내지 반도체 칩의 플립 칩 본딩 공정에 걸쳐 유효하게 이용할 수 있다.
(반도체 이면용 필름의 제조 방법)
반도체 이면용 필름(40, 41)의 제조 방법에 대해서, 설명한다. 우선, 접착제층(30)의 형성 재료인 접착제 조성물 용액을 제작한다. 당해 접착제 조성물 용액에는, 상기 접착제 조성물 외에, 필요에 따라, 필러나 각종 첨가제 등이 배합되어 있어도 좋다.
이어서, 접착제 조성물 용액을 기재 세퍼레이터 상에 소정 두께로 되도록 도포하여 도포막을 형성한 후, 상기 도포막을 소정 조건 하에서 건조시켜, 접착제층(30)을 형성한다. 도포 방법으로서는 특별히 한정되지 않고 예를 들어, 롤 도포 시공, 스크린 도포 시공, 그라비아 도포 시공 등을 들 수 있다. 또한, 건조 조건으로서는, 예를 들어 건조 온도 70 내지 160℃, 건조 시간 1 내지 5분간의 범위 내에서 행해진다.
이어서, 전자파 실드층(31)을 접착제층(30) 상에 형성한다. 전자파 실드층(31)은, 상기한 재료를 사용하여, 스퍼터법이나, CVD법, 진공 증착법 등의 증착법이나, 도금법, 침지법, 도포 시공법 등에 의해 형성할 수 있다. 또한, 전자파 실드층(31)은, 예를 들어 상기한 재료를 미리 필름 형상으로 한 것(예를 들어, 금속박)을 접착제층(30)에 압착함으로써도 형성할 수 있다. 이상에 의해, 반도체 이면용 필름(40)을 얻을 수 있다.
또한, 전자파 실드층(31) 상에 접착제층(32)을 더 형성함으로써, 반도체 이면용 필름(41)을 얻을 수 있다. 접착제층(32)은, 접착제층(32)을 형성하기 위한 형성 재료(접착제 조성물)를 박리지 상에 소정 두께로 되도록 도포하여, 소정 조건 하에서 도포층을 더 형성한다. 이 도포층을 전자파 실드층(31) 상에 전사함으로써, 반도체 이면용 필름(41)을 형성한다. 또한, 전자파 실드층(31) 상에 형성 재료를 직접 도포한 후, 소정 조건 하에서 건조시킴으로써도 접착제층(32)을 형성할 수 있다.
(다이싱 테이프 일체형 반도체 이면용 필름의 제조 방법)
이어서, 본 실시 형태에 관한 다이싱 테이프 일체형 반도체 이면용 필름의 제조 방법에 대해서, 도 3에 도시하는 다이싱 테이프 일체형 반도체 이면용 필름(1)을 예로 하여 설명한다. 우선, 기재(21)는, 종래 공지의 제막 방법에 의해 제막할 수 있다. 당해 제막 방법으로서는, 예를 들어 캘린더 제막법, 유기 용매 중에서의 캐스팅법, 밀폐계에서의 인플레이션 압출법, T다이 압출법, 공압출법, 드라이 라미네이트법 등을 예시할 수 있다.
이어서, 기재(21) 상에 점착제 조성물을 도포하고, 건조시켜(필요에 따라 가열 가교시켜) 점착제층(22)을 형성한다. 도포 방식으로서는, 롤 도포 시공, 스크린 도포 시공, 그라비아 도포 시공 등을 들 수 있다. 또한, 점착제층 조성물을 직접 기재(21)에 도포하여, 기재(21) 상에 점착제층(22)을 형성해도 좋고, 또한, 점착제 조성물을 표면에 박리 처리를 행한 박리지 등에 도포하여 점착제층(22)을 형성시킨 후, 상기 점착제층(22)을 기재(21)에 전사시켜도 좋다. 이에 의해, 기재(21) 상에 점착제층(22)을 형성한 다이싱 테이프(2)가 제작된다.
이어서, 미리 제조한 반도체 이면용 필름(40)의 접착제층(30)과 점착제층(22)이 접합면으로 되도록 하여 양자를 접합한다. 접합은, 예를 들어 압착에 의해 행할 수 있다. 이때, 라미네이트 온도는 특별히 한정되지 않고 예를 들어 30 내지 50℃가 바람직하고, 35 내지 45℃가 보다 바람직하다. 또한, 선압은 특별히 한정되지 않고, 예를 들어 0.1 내지 20kgf/cm가 바람직하고, 1 내지 10kgf/cm가 보다 바람직하다. 이어서, 접착제층 상의 기재 세퍼레이터를 박리하여, 본 실시 형태에 관한 다이싱 테이프 일체형 반도체 이면용 필름(1)이 얻어진다. 또한, 점착제층(22) 상에 접착제층(30), 전자파 실드층(31)을 순차적으로 직접 형성함으로써도, 다이싱 테이프 일체형 반도체 이면용 필름(1)을 얻을 수 있다. 이 경우, 접착제층(30), 전자파 실드층(31)의 형성 방법은, 상기한 반도체 이면용 필름(40)의 제조 방법과 마찬가지로 하면 된다. 또한, 반도체 이면용 필름(40)을 형성할 때에 열경화를 행하는 경우, 부분 경화의 상태로 될 정도로 열경화를 행하는 것이 중요하지만, 바람직하게는 열경화를 행하지 않는다.
본 발명의 다이싱 테이프 일체형 반도체 이면용 필름(1)은, 플립 칩 본딩 공정을 구비하는 반도체 장치의 제조 시에 적절하게 사용할 수 있다. 즉, 본 발명의 다이싱 테이프 일체형 반도체 이면용 필름(1)은, 플립 칩 실장의 반도체 장치를 제조할 때에 사용되고, 반도체 칩의 이면에, 다이싱 테이프 일체형 반도체 이면용 필름(1)의 반도체 이면용 필름(40)이 접착되어 있는 상태 또는 형태로 플립 칩 실장의 반도체 장치가 제조된다. 따라서, 본 발명의 다이싱 테이프 일체형 반도체 이면용 필름(1)은, 플립 칩 실장의 반도체 장치(반도체 칩이 기판 등의 피착체에, 플립 칩 본딩 방식으로 고정된 상태 또는 형태의 반도체 장치)에 대하여 사용할 수 있다.
또한, 반도체 이면용 필름(40)은, 다이싱 테이프 일체형 반도체 이면용 필름(1)과 마찬가지로, 플립 칩 실장의 반도체 장치(반도체 칩이 기판 등의 피착체에, 플립 칩 본딩 방식으로 고정된 상태 또는 형태의 반도체 장치)에 대하여 사용할 수 있다.
(반도체 웨이퍼)
반도체 웨이퍼로서는, 공지 내지 관용의 반도체 웨이퍼이면 특별히 제한되지 않고, 각종 소재의 반도체 웨이퍼로부터 적절히 선택하여 사용할 수 있다. 본 발명에서는, 반도체 웨이퍼로서는, 실리콘 웨이퍼를 적절하게 사용할 수 있다.
(반도체 장치의 제조 방법)
본 실시 형태에 관한 반도체 장치의 제조 방법에 대해서, 도 4를 참조하면서 이하에 설명한다. 도 4는, 상기 다이싱 테이프 일체형 반도체 이면용 필름(1)을 사용한 경우의 반도체 장치의 제조 방법을 도시하는 단면 모식도이다.
상기 반도체 장치의 제조 방법은, 상기 다이싱 테이프 일체형 반도체 이면용 필름(1)을 사용하여 반도체 장치를 제조할 수 있다. 구체적으로는, 상기 다이싱 테이프 일체형 반도체 이면용 필름 상에 반도체 웨이퍼를 접착하는 공정과, 상기 반도체 웨이퍼를 다이싱하는 공정과, 다이싱에 의해 얻어진 반도체 소자를 픽업하는 공정과, 상기 반도체 소자를 피착체 상에 플립 칩 접속하는 공정을 적어도 구비한다.
또한, 반도체 이면용 필름(40)의 경우, 다이싱 테이프 일체형 반도체 이면용 필름(1)을 사용한 경우의 반도체 장치의 제조 방법에 준한 방법에 의해, 반도체 장치를 제조할 수 있다. 예를 들어, 반도체 이면용 필름(40)은 다이싱 테이프와 접착시켜, 다이싱 테이프와 일체화시킨 다이싱 테이프 일체형 반도체 이면용 필름으로서 사용하여, 반도체 장치를 제조할 수 있다. 이 경우, 반도체 이면용 필름(40)을 사용한 반도체 장치의 제조 방법은, 상기 다이싱 테이프 일체형 반도체 이면용 필름의 제조 방법에 있어서의 공정에, 반도체 이면용 필름과 다이싱 테이프를, 반도체 이면용 필름과 다이싱 테이프의 점착제층이 접촉하는 형태로 접합하는 공정을 더 구비한 제조 방법이 된다.
또한, 반도체 이면용 필름(40)은, 다이싱 테이프와 일체화되지 않고, 반도체 웨이퍼에 접착시켜 사용할 수도 있다. 이 경우, 반도체 이면용 필름(40)을 사용한 반도체 장치의 제조 방법은, 상기 다이싱 테이프 일체형 반도체 이면용 필름의 제조 방법에 있어서의 다이싱 테이프 일체형 반도체 이면용 필름 상에 반도체 웨이퍼를 접착하는 공정을, 반도체 이면용 필름을 반도체 웨이퍼에 접착하는 공정, 반도체 웨이퍼에 접착되어 있는 반도체 이면용 필름에, 다이싱 테이프를, 반도체 이면용 필름과 다이싱 테이프의 점착제층이 접촉하는 형태로 접합하는 공정으로 한 제조 방법이 된다.
또한, 반도체 이면용 필름(40)은, 반도체 웨이퍼를 개편화한 반도체 칩에 접착시켜 사용할 수도 있다. 이 경우, 반도체 이면용 필름(40)을 사용한 반도체 장치의 제조 방법은, 예를 들어 다이싱 테이프를 반도체 웨이퍼에 접착하는 공정과, 상기 반도체 웨이퍼를 다이싱하는 공정과, 다이싱에 의해 얻어진 반도체 소자를 픽업하는 공정과, 상기 반도체 소자를 피착체 상에 플립 칩 접속하는 공정과, 반도체 소자에, 반도체 이면용 필름을 접착하는 공정을 적어도 구비한 제조 방법이어도 좋다.
[마운트 공정]
우선, 도 4의 (a)에 도시한 바와 같이, 다이싱 테이프 일체형 반도체 이면용 필름(1)의 반도체 이면용 필름(40) 상에 임의로 설치된 세퍼레이터를 적절하게 박리하여, 당해 반도체 이면용 필름(40) 상에 반도체 웨이퍼(4)를 접착하고, 이것을 접착 유지시켜 고정한다(마운트 공정). 이때 상기 반도체 이면용 필름(40)은 미경화 상태(반경화 상태를 포함한다)에 있다. 또한, 다이싱 테이프 일체형 반도체 이면용 필름(1)은, 반도체 웨이퍼(4)의 이면에 접착된다. 반도체 웨이퍼(4)의 이면이란, 회로면과는 반대측의 면(비회로면, 비전극 형성면 등으로도 칭해진다)을 의미한다. 접착 방법은 특별히 한정되지 않지만, 압착에 의한 방법이 바람직하다. 압착은, 통상 압착 롤 등의 가압 수단에 의해 가압하면서 행해진다.
[다이싱 공정]
이어서, 도 4의 (b)에 도시한 바와 같이, 반도체 웨이퍼(4)의 다이싱을 행한다. 이에 의해, 반도체 웨이퍼(4)를 소정의 크기로 절단하여 개편화(소편화)하여, 반도체 칩(5)을 제조한다. 다이싱은, 예를 들어 반도체 웨이퍼(4)의 회로면측으로부터 통상의 방법에 따라 행해진다. 또한, 본 공정에서는, 예를 들어 다이싱 테이프 일체형 반도체 이면용 필름(1)까지 절입을 행하는 풀컷이라고 불리는 절단 방식 등을 채용할 수 있다. 본 공정에서 사용하는 다이싱 장치로서는 특별히 한정되지 않고 종래 공지의 것을 사용할 수 있다. 또한, 반도체 웨이퍼(4)는, 반도체 이면용 필름을 갖는 다이싱 테이프 일체형 반도체 이면용 필름(1)에 더 우수한 밀착성으로 접착 고정되어 있으므로, 칩 절결이나 칩 비산을 억제할 수 있음과 함께, 반도체 웨이퍼(4)의 파손도 억제할 수 있다. 이때, 반도체 이면용 필름(40)을 구성하는 전자파 실드층(31)이 증착법에 의해 형성된 증착막인 경우에는, 블레이드 다이싱 시에 절삭 부스러기가 생기기 어려워, 반도체 칩의 오염을 방지할 수 있다. 또한, 블레이드의 손상을 억제할 수 있다.
또한, 다이싱 테이프 일체형 반도체 이면용 필름(1)의 익스팬드를 행하는 경우, 상기 익스팬드는 종래 공지의 익스팬드 장치를 사용하여 행할 수 있다. 익스팬드 장치는, 다이싱 링을 통하여 다이싱 테이프 일체형 반도체 이면용 필름(1)을 하방으로 밀어 내리는 것이 가능한 도넛 형상의 외측 링과, 외측 링보다 직경이 작고 다이싱 테이프 일체형 반도체 이면용 필름을 지지하는 내측 링을 갖고 있다. 이 익스팬드 공정에 의해, 후술하는 픽업 공정에 있어서, 인접하는 반도체 칩끼리 접촉되어 파손되는 것을 방지할 수 있다.
[픽업 공정]
다이싱 테이프 일체형 반도체 이면용 필름(1)에 접착 고정된 반도체 칩(5)을 회수하기 위해, 도 4의 (c)에 도시한 바와 같이, 반도체 칩(5)의 픽업을 행하고, 반도체 칩(5)을 반도체 이면용 필름(40)과 함께 다이싱 테이프(2)로부터 박리시킨다. 픽업의 방법으로서는 특별히 한정되지 않고 종래 공지의 다양한 방법을 채용할 수 있다. 예를 들어, 개개의 반도체 칩(5)을 다이싱 테이프 일체형 반도체 이면용 필름(1)의 기재(21)측으로부터 니들에 의해 밀어 올리고, 밀어 올려진 반도체 칩(5)을 픽업 장치에 의해 픽업하는 방법 등을 들 수 있다. 또한, 픽업된 반도체 칩(5)은, 그 이면이 반도체 이면용 필름(40)에 의해 보호되어 있다.
[플립 칩 접속 공정]
픽업한 반도체 칩(5)은, 도 4의 (d)에 도시한 바와 같이, 기판 등의 피착체에, 플립 칩 본딩 방식(플립 칩 실장 방식)에 의해 고정시킨다. 구체적으로는, 반도체 칩(5)을, 반도체 칩(5)의 회로면(표면, 회로 패턴 형성면, 전극 형성면 등으로도 칭해진다)이 피착체(6)와 대향하는 형태로, 피착체(6)에 통상의 방법에 따라 고정시킨다. 예를 들어, 반도체 칩(5)의 회로면측에 형성되어 있는 범프(51)를, 피착체(6)의 접속 패드에 접착된 접합용의 도전재(땜납 등)(61)에 접촉시켜 가압하면서 도전재를 용융시킴으로써, 반도체 칩(5)과 피착체(6)의 전기적 도통을 확보하여, 반도체 칩(5)을 피착체(6)에 고정시킬 수 있다(플립 칩 본딩 공정). 이때, 반도체 칩(5)과 피착체(6) 사이에는 공극이 형성되어 있고, 그 공극간 거리는, 일반적으로 30㎛ 내지 300㎛ 정도이다. 또한, 반도체 칩(5)을 피착체(6) 상에 플립 칩 본딩(플립 칩 접속)한 후는 반도체 칩(5)과 피착체(6)의 대향면이나 간극을 세정하고, 상기 간극에 밀봉재(밀봉 수지 등)를 충전시켜 밀봉하는 것이 중요하다.
피착체(6)로서는, 리드 프레임이나 회로 기판(배선 회로 기판 등) 등의 각종 기판을 사용할 수 있다. 이러한 기판의 재질로서는, 특별히 한정되는 것은 아니나, 세라믹 기판이나, 플라스틱 기판을 들 수 있다. 플라스틱 기판으로서는, 예를 들어 에폭시 기판, 비스말레이미드 트리아진 기판, 폴리이미드 기판 등을 들 수 있다.
플립 칩 본딩 공정에 있어서, 범프나 도전재의 재질로서는, 특별히 한정되지 않고 예를 들어 주석-납계 금속재, 주석-은계 금속재, 주석-은-구리계 금속재, 주석-아연계 금속재, 주석-아연-비스무트계 금속재 등의 땜납류(합금)나, 금계 금속재, 구리계 금속재 등을 들 수 있다.
또한, 플립 칩 본딩 공정에서는, 도전재를 용융시켜, 반도체 칩(5)의 회로면측의 범프와, 피착체(6)의 표면의 도전재를 접속시키고 있는데, 이 도전재의 용융 시의 온도로서는, 통상 260℃ 정도(예를 들어, 250℃ 내지 300℃)로 되어 있다. 본 발명의 다이싱 테이프 일체형 반도체 이면용 필름은, 반도체 이면용 필름을 에폭시 수지 등에 의해 형성함으로써, 이 플립 칩 본딩 공정에서의 고온에도 견딜 수 있는 내열성을 갖는 것으로 할 수 있다.
본 공정에서는, 반도체 칩(5)과 피착체(6)의 대향면(전극 형성면)이나 간극의 세정을 행하는 것이 바람직하다. 당해 세정에 사용되는 세정액으로서는, 특별히 제한되지 않고, 예를 들어 유기계의 세정액이나, 수계의 세정액을 들 수 있다. 본 발명의 다이싱 테이프 일체형 반도체 이면용 필름에 있어서의 반도체 이면용 필름은, 세정액에 대한 내용제성을 갖고 있고, 이들 세정액에 대하여 실질적으로 용해성을 갖고 있지 않다. 그로 인해, 전술한 바와 같이, 세정액으로서는 각종 세정액을 사용할 수 있고, 특별한 세정액을 필요로 하지 않아, 종래의 방법에 의해 세정시킬 수 있다.
이어서, 플립 칩 본딩된 반도체 칩(5)과 피착체(6) 사이의 간극을 밀봉하기 위한 밀봉 공정을 행한다. 밀봉 공정은, 밀봉 수지를 사용하여 행해진다. 이때의 밀봉 조건으로서는 특별히 한정되지 않지만, 통상 175℃에서 60초간 내지 90초간의 가열을 행함으로써, 밀봉 수지의 열경화(리플로우)가 행해지는데, 본 발명은 이것에 한정되지 않고, 예를 들어 165℃ 내지 185℃에서 몇 분간 큐어할 수 있다. 당해 공정에서의 열처리에 있어서는, 밀봉 수지뿐만 아니라 반도체 이면용 필름(40)의 접착제층(30)의 열경화도 동시에 행해진다. 이에 의해, 밀봉 수지 및 접착제층(30) 양쪽이, 열경화의 진행에 수반하여 경화 수축을 한다. 그 결과, 밀봉 수지의 경화 수축에 기인하여 반도체 칩(5)에 가해지는 응력은, 접착제층(30)이 경화 수축함으로써 상쇄 또는 완화시킬 수 있다. 또한, 당해 공정에 의해, 접착제층(30)을 완전히 또는 거의 완전히 열경화시킬 수 있어, 우수한 밀착성으로 반도체 소자의 이면에 접착시킬 수 있다. 또한, 본 발명에 관한 접착제층(30)은, 미경화 상태에서도 당해 밀봉 공정 시에 밀봉재와 함께 열경화시킬 수 있으므로, 접착제층(30)을 열경화시키기 위한 공정을 새롭게 추가할 필요가 없다.
상기 밀봉 수지로서는, 절연성을 갖는 수지(절연 수지)이면 특별히 제한되지 않고, 공지의 밀봉 수지 등의 밀봉재로부터 적절히 선택하여 사용할 수 있지만, 탄성을 갖는 절연 수지가 보다 바람직하다. 밀봉 수지로서는, 예를 들어 에폭시 수지를 포함하는 수지 조성물 등을 들 수 있다. 에폭시 수지로서는, 상기에 예시한 에폭시 수지 등을 들 수 있다. 또한, 에폭시 수지를 포함하는 수지 조성물에 의한 밀봉 수지로서는, 수지 성분으로서, 에폭시 수지 이외에, 에폭시 수지 이외의 열경화성 수지(페놀 수지 등)나, 열가소성 수지 등이 포함되어 있어도 좋다. 또한, 페놀 수지로서는, 에폭시 수지의 경화제로서도 이용할 수 있고, 이러한 페놀 수지로서는, 상기에 예시한 페놀 수지 등을 들 수 있다.
상기 다이싱 테이프 일체형 반도체 이면용 필름(1)이나 반도체 이면용 필름(40)을 사용하여 제조된 반도체 장치(플립 칩 실장의 반도체 장치)는, 반도체 칩의 이면에 반도체 이면용 필름이 접착되어 있기 때문에, 각종 마킹을 우수한 시인성으로 실시할 수 있다. 특히, 마킹 방법이 레이저 마킹 방법이어도 우수한 콘트라스트비로 마킹을 실시할 수 있어, 레이저 마킹에 의해 실시된 각종 정보(문자 정보, 도형 정보 등)를 양호하게 시인하는 것이 가능하다. 또한, 레이저 마킹을 행할 때에는, 공지의 레이저 마킹 장치를 이용할 수 있다. 또한, 레이저로서는, 기체 레이저, 고체 레이저, 액체 레이저 등의 각종 레이저를 이용할 수 있다. 구체적으로는, 기체 레이저로서는, 특별히 제한되지 않고, 공지의 기체 레이저를 이용할 수 있지만, 탄산 가스 레이저(CO2 레이저), 엑시머 레이저(ArF 레이저, KrF 레이저, XeCl 레이저, XeF 레이저 등)가 적합하다. 또한, 고체 레이저로서는, 특별히 제한되지 않고, 공지의 고체 레이저를 이용할 수 있지만, YAG 레이저(Nd:YAG 레이저 등), YVO4 레이저가 적합하다.
또한, 반도체 이면용 필름(40)에 레이저 마킹한 후, 필요에 따라 열처리(레이저 마킹한 후에 행해지는 리플로우 공정)를 행해도 된다. 이 열처리 조건으로서는 특별히 한정되지 않지만, 반도체 기술 협회(JEDEC)에 의한 규격에 준하여 행할 수 있다. 예를 들어, 온도(상한)가 210 내지 270℃의 범위에서, 그 시간이 5 내지 50초로 행할 수 있다. 당해 공정에 의해, 반도체 패키지를 기판(마더보드 등)에 실장할 수 있다.
본 발명의 다이싱 테이프 일체형 반도체 이면용 필름이나 반도체 이면용 필름을 사용하여 제조된 반도체 장치는, 플립 칩 실장 방식으로 실장된 반도체 장치이므로, 다이 본딩 실장 방식으로 실장된 반도체 장치보다, 박형화, 소형화된 형상으로 되어 있다. 이로 인해, 각종 전자 기기?전자 부품 또는 그들의 재료?부재로서 적절하게 사용할 수 있다. 구체적으로는, 본 발명의 플립 칩 실장의 반도체 장치가 이용되는 전자 기기로서는, 소위 「휴대 전화」나 「PHS」, 소형의 컴퓨터(예를 들어, 소위 「PDA」(휴대 정보 단말기), 소위 「노트북」, 소위 「넷북(상표)」, 소위 「웨어러블 컴퓨터」 등), 「휴대 전화」 및 컴퓨터가 일체화된 소형의 전자 기기, 소위 「디지털 카메라(상표)」, 소위 「디지털 비디오 카메라」, 소형의 텔레비전, 소형의 게임 기기, 소형의 디지털 오디오 플레이어, 소위 「전자 수첩」, 소위 「전자 사전」, 소위 「전자 서적」용 전자 기기 단말기, 소형의 디지털 타입의 시계 등의 모바일형의 전자 기기(운반 가능한 전자 기기) 등을 들 수 있지만, 물론 모바일형 이외(설치형 등)의 전자 기기(예를 들어, 소위 「디스크 톱 퍼스널 컴퓨터」, 박형 텔레비전, 녹화?재생용 전자 기기(하드 디스크 리코더, DVD 플레이어 등), 프로젝터, 마이크로머신 등) 등이어도 좋다. 또한, 전자 부품 또는 전자 기기?전자 부품의 재료?부재로서는, 예를 들어 소위 「CPU」의 부재, 각종 기억 장치(소위 「메모리」, 하드 디스크 등)의 부재 등을 들 수 있다.
상술한 실시 형태에서는, 전자파 실드층(31)이 1층인 경우에 대하여 설명했다. 그러나, 본 발명에 있어서, 전자파 실드층은, 1층에 한정되지 않고 2층 이상이어도 좋다. 전자파 실드층이 2층 이상인 경우, 그 층 구성으로서는 특별히 한정되지 않는다. 예를 들어, 복수의 전자파 실드층이 다른 층을 개재시키지 않고 적층되어 있어도 좋고, 복수의 전자파 실드층이 다른 층(예를 들어, 접착제층)을 개재시켜 적층되어 있어도 좋다. 전자파 실드층이 2층 이상이면 전자파를, 우선 1개의 전자파 실드층에 의해 감쇠시킬 수 있고, 또한 다른 전자파 실드층에 의해 감쇠시킬 수 있다.
[실시예]
이하에, 본 발명의 적합한 실시예를 예시적으로 상세하게 설명한다. 단, 이 실시예에 기재되어 있는 재료나 배합량 등은, 특별히 한정적인 기재가 없는 한은, 본 발명의 요지를 이들에만 한정하는 취지의 것이 아니다. 또한, 이하에 있어서, 부라는 것은 중량부를 의미한다.
(실시예 1)
<접착제층 A의 제작>
하기 (a) 내지 (f)를 메틸에틸케톤에 용해시켜, 농도 23.6중량％의 접착제 조성물 용액을 얻었다.
(a) 아크릴산에틸-메틸메타크릴레이트를 주성분으로 하는 아크릴산에스테르계 중합체(네가미 고교(주)제, 파라클론 W-197CM) 100부
(b) 에폭시 수지 1(JER(주)제, 에피코트 1004) 242부
(c) 에폭시 수지 2(JER(주)제, 에피코트 827) 220부
(d) 페놀 수지(미쯔이 가가꾸(주)제, 미렉스 XLC-4L) 489부
(e) 구 형상 실리카(애드마텍스(주)제, SO-25R) 660부
(f) 열경화 촉매(시꼬꾸 가세(주)제, C11-Z) 3부
이 접착제 조성물 용액을, 실리콘 이형 처리한 두께가 50㎛인 폴리에틸렌테레프탈레이트 필름으로 이루어지는 이형 처리 필름(박리 라이너) 상에 도포한 후, 130℃에서 2분간 건조시켰다. 이에 의해, 두께 60㎛의 접착제층 A를 제작했다.
<접착제층 B의 제작>
하기 (a) 내지 (d)를 메틸에틸케톤에 용해시켜, 농도 23.6중량％의 접착제 조성물 용액을 얻었다.
(a) 아크릴산에스테르계 중합체(나가세 캠텍사제, SG-80H) 100부
(b) 에폭시 수지(DIC(주)제, HP-7200H) 10부
(c) 페놀 수지(미쯔이 가가꾸(주)제, 미렉스 XLC-4L) 10부
(d) 구 형상 실리카(애드마텍스(주)제, SO-25R) 63부
이 접착제 조성물 용액을, 실리콘 이형 처리한 두께가 50㎛인 폴리에틸렌테레프탈레이트 필름으로 이루어지는 이형 처리 필름(박리 라이너) 상에 도포한 후, 130℃에서 2분간 건조시켰다. 이에 의해, 두께 10㎛의 접착제층 B를 제작했다.
<반도체 이면용 필름의 제작>
접착제층 A와 접착제층 B 사이에, 두께가 20㎛인 알루미늄박(도요 알루미늄(주)사제)을, 80℃, 부착 압력 0.3MPa, 부착 속도 10mm/초의 조건에서 접합하여, 두께 90㎛의 반도체 이면용 필름을 제작했다. 또한, 알루미늄박은, 전자파 실드층으로서 기능을 갖는다.
(실시예 2)
<반도체 이면용 필름의 제작>
접착제층 A와 접착제층 B 사이에, 두께가 38㎛인 SUS304(스테인리스강)박을, 80℃, 부착 압력 0.3MPa, 부착 속도 10mm/초의 조건에서 접합하여, 두께 108㎛의 반도체 이면용 필름을 제작했다. 또한, SUS304박은, 전자파 실드층으로서 기능을 갖는다.
(실시예 3)
<반도체 이면용 필름의 제작>
스퍼터 장치(울박(ULVAC)사제, SH-550)를 사용하여, 접착제층 A 상에 두께 500nm의 알루미늄층을 스퍼터법에 의해 형성했다. 스퍼터 조건은, 이하와 같이 했다.
(스퍼터 조건)
타깃: 알루미늄
방전 출력: DC 600W(출력 밀도 3.4W/cm2)
계 내 압력: 0.56Pa
Ar 유량: 40sccm
기판 온도: 비가열
성막 속도: 20nm/min
이어서, 알루미늄층 상에 접착제층 B를, 80℃, 부착 압력 0.3MPa, 부착 속도 10mm/초의 조건에서 접합하여, 두께 70.5㎛의 반도체 이면용 필름을 제작했다. 또한, 알루미늄층은 전자파 실드층으로서 기능을 갖는다.
(실시예 4)
<반도체 이면용 필름의 제작>
접착제층 A와 접착제층 B 사이에, 두께가 20㎛인 니켈박을, 80℃, 부착 압력 0.3MPa, 부착 속도 10mm/초의 조건에서 접합하여, 두께 90㎛의 반도체 이면용 필름을 제작했다. 또한, 니켈박은, 전자파 실드층으로서 기능을 갖는다.
(실시예 5)
<반도체 이면용 필름의 제작>
접착제층 A와 접착제층 B 사이에, 두께가 12㎛인 동박을 80℃, 부착 압력 0.3MPa, 부착 속도 10mm/초의 조건에서 접합하여, 두께 82㎛의 반도체 이면용 필름을 제작했다. 또한, 동박은, 전자파 실드층으로서 기능을 갖는다.
(실시예 6)
<반도체 이면용 필름의 제작>
두께 50㎛의 PET(폴리에틸렌테레프탈레이트) 필름을 양측에 갖는 두께 18㎛의 finemet층이 형성된 필름(히타치 긴조꾸(주)사제, FP-FT-5M)(이하, 「finemet 필름」이라고도 한다)을 준비했다. 또한, finemet층은, Fe를 주성분으로서, 이것에 Si(실리콘)과 B(붕소) 및 미량의 Cu(구리)와 Nb(니오븀)를 첨가한 조성의 고온 융액을 약 100만℃/초로 급냉 고화한 아몰퍼스(비정질) 얇은 띠이다.
이어서, 접착제층 A와 접착제층 B 사이에, 상기 finemet 필름을, 80℃, 부착 압력 0.3MPa, 부착 속도 10mm/초의 조건에서 접합하여, 두께 188㎛의 반도체 이면용 필름을 제작했다. 이때, 접착제층 A와 PET 필름이 대향하고, 접착제층 B와 finemet층이 대향하도록 접합했다. 또한, finemet층은, 전자파 실드층으로서 기능을 갖는다.
(비교예 1)
알루미늄박을 사용하지 않은 것 이외는, 실시예 1과 마찬가지로 하여 접착제층 A와 접착제층 B를 접합하여, 본 비교예에 관한 반도체 이면용 필름을 제작했다.
(비교예 2)
<반도체 이면용 필름의 제작>
두께 38㎛의 PET 필름 상에, 두께 3㎛의 페라이트층이 형성된 필름을 준비했다. 비교예 2에 관한 페라이트층은, 페라이트 도금법으로 제작한 NiZn 페라이트로 이루어지는 층이다.
이어서, 접착제층 A와 접착제층 B 사이에, 상기 페라이트 필름을, 80℃, 부착 압력 0.3MPa, 부착 속도 10mm/초의 조건에서 접합하여, 두께 111㎛의 반도체 이면용 필름을 제작했다. 이때, 접착제층 A와 PET 필름이 대향하고, 접착제층 B와 페라이트층이 대향하도록 접합했다.
<전자파 감쇠량(dB)의 측정>
실시예 및 비교예에 관한 반도체 이면용 필름의 전자파 감쇠량(dB)을 자계 프로브법으로 행했다. 구체적으로는, 우선 스펙트럼 애널라이저(아드반테스트(Advantest)제, R3172)를 사용하여, 주파수 13MHz 내지 3GHz의 디지털 신호를 특성 임피던스 50Ω의 MSL 선로에 입력하고, 선로 상 1㎜에 발생하는 자계 강도(dB)를 자계 프로브(NEC 엔지니어링제, CP-2S)를 사용하여 측정했다. 이어서, 실시예 및 비교예에 관한 반도체 이면용 필름을 MSL 선로 상에 두고, 자계 강도(dB)를 측정했다. 그리고, MSL 선로 상에 아무것도 없는 상태의 측정값과, 반도체 이면용 필름을 MSL 선로 상에 둔 상태의 측정값을 비교하여, 그 차를 13MHz 내지 3GHz의 범위에 있어서의 전자파 감쇠량(dB)으로 했다. 측정 결과를 표 1에 나타낸다. 또한, 표 1에 나타낸 측정 결과를 그래프화한 것을 도 5 내지 도 12에 도시한다. 도 5 내지 도 10은, 각각 실시예 1 내지 실시예 6의 측정 결과를 나타내는 그래프이며, 도 11, 도 12는, 각각 비교예 1, 비교예 2의 측정 결과를 나타내는 그래프이다.
Figure pat00001
1: 다이싱 테이프 일체형 반도체 이면용 필름
2: 다이싱 테이프
21: 기재
22: 점착제층
23: 반도체 웨이퍼의 접착 부분에 대응하는 부분
40, 41: 반도체 이면용 필름(플립 칩형 반도체 이면용 필름)
4: 반도체 웨이퍼
5: 반도체 칩
51: 반도체 칩(5)의 회로면측에 형성되어 있는 범프
6: 피착체
61: 접착체(6)의 접속 패드에 피착된 접합용의 도전재

Claims (4)

  1. 피착체 상에 플립 칩 접속된 반도체 소자의 이면에 형성하기 위한 플립 칩형 반도체 이면용 필름이며,
    접착제층과, 전자파 실드층을 갖는 것을 특징으로 하는 플립 칩형 반도체 이면용 필름.
  2. 제1항에 기재된 플립 칩형 반도체 이면용 필름이, 다이싱 테이프 상에 적층된 다이싱 테이프 일체형 반도체 이면용 필름이며,
    상기 다이싱 테이프는, 기재 상에 점착제층이 적층된 구조이며,
    상기 플립 칩형 반도체 이면용 필름은, 상기 다이싱 테이프의 점착제층 상에 적층되어 있는 것을 특징으로 하는 다이싱 테이프 일체형 반도체 이면용 필름.
  3. 제1항에 기재된 플립 칩형 반도체 이면용 필름의 제조 방법이며,
    접착제층을 형성하는 공정과,
    전자파 실드층을 상기 접착제층 상에 형성하는 공정을 구비하는 것을 특징으로 하는 플립 칩형 반도체 이면용 필름의 제조 방법.
  4. 제1항에 기재된 플립 칩형 반도체 이면용 필름을 갖는 반도체 장치.
KR1020110120098A 2010-11-18 2011-11-17 플립 칩형 반도체 이면용 필름, 다이싱 테이프 일체형 반도체 이면용 필름, 플립 칩형 반도체 이면용 필름의 제조 방법 및 반도체 장치 KR101927531B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010258060 2010-11-18
JPJP-P-2010-258060 2010-11-18

Publications (2)

Publication Number Publication Date
KR20120053966A true KR20120053966A (ko) 2012-05-29
KR101927531B1 KR101927531B1 (ko) 2018-12-10

Family

ID=46063573

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110120098A KR101927531B1 (ko) 2010-11-18 2011-11-17 플립 칩형 반도체 이면용 필름, 다이싱 테이프 일체형 반도체 이면용 필름, 플립 칩형 반도체 이면용 필름의 제조 방법 및 반도체 장치

Country Status (5)

Country Link
US (1) US8841757B2 (ko)
JP (2) JP6144868B2 (ko)
KR (1) KR101927531B1 (ko)
CN (1) CN102559085B (ko)
TW (1) TWI578442B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017168856A (ja) * 2015-09-29 2017-09-21 太陽インキ製造株式会社 保護膜形成用フィルム
KR20190017544A (ko) * 2017-08-11 2019-02-20 삼성전자주식회사 전자기파를 차폐하는 반도체 패키지 및 이를 포함하는 전자 시스템

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5456440B2 (ja) * 2009-01-30 2014-03-26 日東電工株式会社 ダイシングテープ一体型ウエハ裏面保護フィルム
JP5456441B2 (ja) * 2009-01-30 2014-03-26 日東電工株式会社 ダイシングテープ一体型ウエハ裏面保護フィルム
JP5805367B2 (ja) * 2009-01-30 2015-11-04 日東電工株式会社 ダイシングテープ一体型ウエハ裏面保護フィルム
JP5580701B2 (ja) 2010-09-13 2014-08-27 日東電工株式会社 ダイシング・ダイボンドフィルム
JP6144868B2 (ja) * 2010-11-18 2017-06-07 日東電工株式会社 フリップチップ型半導体裏面用フィルム、ダイシングテープ一体型半導体裏面用フィルム、及び、フリップチップ型半導体裏面用フィルムの製造方法
US20140091440A1 (en) * 2012-09-29 2014-04-03 Vijay K. Nair System in package with embedded rf die in coreless substrate
IN2015DN03074A (ko) 2012-10-09 2015-10-02 Avery Dennison Corp
JP2014146704A (ja) * 2013-01-29 2014-08-14 Fuji Electric Co Ltd 半導体装置
TWI552278B (zh) * 2014-06-06 2016-10-01 矽品精密工業股份有限公司 半導體封裝件及其製法
JP6399923B2 (ja) * 2014-12-24 2018-10-03 株式会社ディスコ 板状物のレーザー加工方法
MX2017010047A (es) 2015-02-05 2017-12-18 Avery Dennison Corp Conjuntos de etiquetas para entornos adversos.
JP6757743B2 (ja) * 2015-12-25 2020-09-23 古河電気工業株式会社 半導体加工用テープ
JP6579996B2 (ja) * 2016-05-10 2019-09-25 日東電工株式会社 シート、テープおよび半導体装置の製造方法
JP6616738B2 (ja) * 2016-06-09 2019-12-04 積水化学工業株式会社 積層シート及び半導体装置の製造方法
WO2018118767A1 (en) 2016-12-22 2018-06-28 Avery Dennison Corporation Convertible pressure sensitive adhesives comprising urethane (meth) acrylate oligomers
CN110234612A (zh) 2017-02-01 2019-09-13 株式会社小原 光学玻璃、预制件以及光学元件
KR102213777B1 (ko) * 2018-02-02 2021-02-08 주식회사 엘지화학 반도체용 접착 필름
CN108864711A (zh) * 2018-06-15 2018-11-23 王娟娟 一种用于芯片封装的有机硅胶材料及其制备方法
KR102110506B1 (ko) * 2018-08-09 2020-05-13 주식회사 엡솔 전자부품 패키지용 전자파 차폐 복합필름, 이를 포함하는 전자부품 패키지 및 이의 제조방법
JP7132073B2 (ja) * 2018-10-09 2022-09-06 Ｎｔｔエレクトロニクス株式会社 光デバイス
TW202112837A (zh) 2019-09-26 2021-04-01 日商富士軟片股份有限公司 導熱層的製造方法、積層體的製造方法及半導體器件的製造方法
CN111048426A (zh) * 2019-12-31 2020-04-21 中芯集成电路（宁波）有限公司 一种电磁屏蔽结构的制造方法
JP2021013039A (ja) * 2020-10-22 2021-02-04 株式会社東芝 半導体装置及びその製造方法
TW202224551A (zh) * 2020-11-05 2022-06-16 日商拓自達電線股份有限公司 電磁波屏蔽膜及屏蔽印刷配線板
CN117301654B (zh) * 2023-11-29 2024-02-13 合肥工业大学 柔性霍尔式力传感器用热/磁屏蔽复合结构

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55111151A (en) 1979-02-20 1980-08-27 Nec Corp Integrated circuit device
JPH05231924A (ja) * 1992-02-19 1993-09-07 Fujitsu Ltd 光モジュール用パッケージ構造
JP2000001652A (ja) * 1998-06-12 2000-01-07 Tomoegawa Paper Co Ltd 接着テープ
JP2001297905A (ja) 2000-04-17 2001-10-26 Tokin Corp 高周波電流抑制体
JP2002261233A (ja) 2001-03-05 2002-09-13 Sony Corp 半導体装置及びその製造方法
JP3998975B2 (ja) 2001-12-28 2007-10-31 大日本印刷株式会社 電磁波遮蔽用シート
JP4067308B2 (ja) * 2002-01-15 2008-03-26 リンテック株式会社 ウエハダイシング・接着用シートおよび半導体装置の製造方法
JP2003273259A (ja) * 2002-03-19 2003-09-26 Toshiba Corp 半導体装置、半導体装置の製造方法
JP2004063551A (ja) 2002-07-25 2004-02-26 Hitachi Chem Co Ltd 半導体素子表面保護用フィルム及び半導体素子ユニット
JP4146684B2 (ja) * 2002-08-01 2008-09-10 三井化学株式会社 接着性樹脂組成物及びそれからなるフィルム状接着剤
DE10235482B3 (de) 2002-08-02 2004-01-22 Süss Microtec Lithography Gmbh Vorrichtung zum Fixieren dünner und flexibler Substrate
JP4341343B2 (ja) 2002-10-04 2009-10-07 日立化成工業株式会社 表面保護フィルム及びその製造方法
JP4272401B2 (ja) * 2002-10-07 2009-06-03 三井化学株式会社 フィルム状接着剤、及びそれを用いた半導体装置
JP4364508B2 (ja) 2002-12-27 2009-11-18 リンテック株式会社 チップ裏面用保護膜形成用シートおよび保護膜付きチップの製造方法
JP2004221169A (ja) 2003-01-10 2004-08-05 Hitachi Chem Co Ltd 半導体素子保護材、及び半導体装置
JP4133637B2 (ja) 2003-07-11 2008-08-13 三井化学株式会社 半導体素子接着用電磁波遮断シートおよび半導体装置
JP4161911B2 (ja) * 2004-01-30 2008-10-08 ソニー株式会社 集積回路装置
JP2006140333A (ja) * 2004-11-12 2006-06-01 Mitsui Chemicals Inc 熱伝導性接着性積層体及びそれよりなる半導体パッケージ
JP4865312B2 (ja) 2005-12-05 2012-02-01 古河電気工業株式会社 チップ用保護膜形成用シート
JP2007250970A (ja) 2006-03-17 2007-09-27 Hitachi Chem Co Ltd 半導体素子裏面保護用フィルム及びそれを用いた半導体装置とその製造法
JP4846406B2 (ja) 2006-03-28 2011-12-28 リンテック株式会社 チップ用保護膜形成用シート
JP2007287937A (ja) 2006-04-17 2007-11-01 Kyocera Chemical Corp 樹脂封止型半導体装置及びその製造方法
JP2008006386A (ja) 2006-06-29 2008-01-17 Furukawa Electric Co Ltd:The チップ用保護膜形成用シートによる保護膜形成方法。
JP4931125B2 (ja) 2006-10-24 2012-05-16 日東電工株式会社 ダイシング・ダイボンドフィルム
JP2008166451A (ja) 2006-12-27 2008-07-17 Furukawa Electric Co Ltd:The チップ保護用フィルム
JP5062248B2 (ja) * 2007-02-27 2012-10-31 ルネサスエレクトロニクス株式会社 磁気メモリチップ装置の製造方法
US20080237820A1 (en) 2007-03-28 2008-10-02 Advanced Semiconductor Engineering, Inc. Package structure and method of manufacturing the same
JP2010129700A (ja) * 2008-11-26 2010-06-10 Nitto Denko Corp ダイシング・ダイボンドフィルム及び半導体装置の製造方法
JP5425461B2 (ja) 2008-12-26 2014-02-26 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP5456441B2 (ja) 2009-01-30 2014-03-26 日東電工株式会社 ダイシングテープ一体型ウエハ裏面保護フィルム
JP5470602B2 (ja) * 2009-04-01 2014-04-16 ルネサスエレクトロニクス株式会社 磁気記憶装置
JP5456642B2 (ja) * 2009-12-24 2014-04-02 日東電工株式会社 フリップチップ型半導体裏面用フィルム
JP5501938B2 (ja) * 2009-12-24 2014-05-28 日東電工株式会社 フリップチップ型半導体裏面用フィルム
JP6144868B2 (ja) * 2010-11-18 2017-06-07 日東電工株式会社 フリップチップ型半導体裏面用フィルム、ダイシングテープ一体型半導体裏面用フィルム、及び、フリップチップ型半導体裏面用フィルムの製造方法
JP2012124466A (ja) * 2010-11-18 2012-06-28 Nitto Denko Corp 半導体装置用接着フィルム、及び、半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017168856A (ja) * 2015-09-29 2017-09-21 太陽インキ製造株式会社 保護膜形成用フィルム
KR20190017544A (ko) * 2017-08-11 2019-02-20 삼성전자주식회사 전자기파를 차폐하는 반도체 패키지 및 이를 포함하는 전자 시스템

Also Published As

Publication number Publication date
TWI578442B (zh) 2017-04-11
JP2012124465A (ja) 2012-06-28
US8841757B2 (en) 2014-09-23
JP2016056370A (ja) 2016-04-21
TW201232707A (en) 2012-08-01
US20120126380A1 (en) 2012-05-24
JP6203805B2 (ja) 2017-09-27
KR101927531B1 (ko) 2018-12-10
CN102559085A (zh) 2012-07-11
JP6144868B2 (ja) 2017-06-07
CN102559085B (zh) 2016-03-16

Similar Documents

Publication Publication Date Title
KR101927531B1 (ko) 플립 칩형 반도체 이면용 필름, 다이싱 테이프 일체형 반도체 이면용 필름, 플립 칩형 반도체 이면용 필름의 제조 방법 및 반도체 장치
KR101581643B1 (ko) 다이싱 테이프 일체형 반도체 이면용 필름을 이용하는 반도체 장치의 제조 방법
JP5681374B2 (ja) ダイシングテープ一体型半導体裏面用フィルム
KR101312188B1 (ko) 다이싱 테이프 일체형 웨이퍼 이면 보호필름
KR101321663B1 (ko) 다이싱 테이프 일체형 웨이퍼 이면 보호필름
JP5439264B2 (ja) ダイシングテープ一体型半導体裏面用フィルム
JP5546985B2 (ja) 半導体装置製造用フィルム、半導体装置製造用フィルムの製造方法、及び、半導体装置の製造方法。
US20150364357A1 (en) Dicing-tape integrated film for backside of semiconductor and method of manufacturing semiconductor device
KR20140012207A (ko) 다이싱 테이프 일체형 웨이퍼 이면 보호필름
KR20120032402A (ko) 플립칩형 반도체 이면용 필름 및 그의 용도
KR20120053967A (ko) 반도체 장치용 접착 필름 및 반도체 장치
KR20110074473A (ko) 다이싱 테이프-일체화된 반도체 후면용 필름
JP5456642B2 (ja) フリップチップ型半導体裏面用フィルム
KR20110074469A (ko) 플립 칩형 반도체 후면용 필름
JP5580719B2 (ja) ダイシングテープ一体型半導体裏面用フィルム
JP2011009711A (ja) ダイシングテープ一体型半導体裏面用フィルム
WO2013108755A1 (ja) フリップチップ型半導体装置の製造方法
KR20160129753A (ko) 반도체 장치용 필름, 반도체 장치의 제조 방법, 및 반도체 장치
JP2014123743A (ja) ダイシングテープ一体型半導体裏面用フィルム
JP5927249B2 (ja) 半導体装置製造用フィルムを用いた半導体装置の製造方法
JP5612747B2 (ja) 半導体装置製造用フィルム、半導体装置製造用フィルムの製造方法、及び、半導体装置の製造方法。
JP2016197726A (ja) ダイシングテープ一体型半導体裏面用フィルム、及び、半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant