KR20110074469A - 플립 칩형 반도체 후면용 필름 - Google Patents

플립 칩형 반도체 후면용 필름 Download PDF

Info

Publication number
KR20110074469A
KR20110074469A KR1020100133448A KR20100133448A KR20110074469A KR 20110074469 A KR20110074469 A KR 20110074469A KR 1020100133448 A KR1020100133448 A KR 1020100133448A KR 20100133448 A KR20100133448 A KR 20100133448A KR 20110074469 A KR20110074469 A KR 20110074469A
Authority
KR
South Korea
Prior art keywords
film
semiconductor
layer
laser marking
wafer
Prior art date
Application number
KR1020100133448A
Other languages
English (en)
Other versions
KR101516028B1 (ko
Inventor
나오히데 다카모토
다케시 마츠무라
고지 시가
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20110074469A publication Critical patent/KR20110074469A/ko
Application granted granted Critical
Publication of KR101516028B1 publication Critical patent/KR101516028B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3164—Partial encapsulation or coating the coating being a foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Adhesive Tapes (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 피착체의 플립-칩 접속된 반도체 소자의 후면 상에 형성되는 플립 칩형 반도체 후면용 필름을 제공하며, 상기 필름은 웨이퍼 부착층 및 레이저 마킹층을 포함하고, 상기 웨이퍼 부착층은 파장 532nm의 광에 대한 광투과율이 40% 이상이고, 상기 레이저 마킹층은 파장 532nm의 광에 대한 광투과율이 40% 미만이다.

Description

플립 칩형 반도체 후면용 필름{FILM FOR FLIP CHIP TYPE SEMICONDUCTOR BACK SURFACE}
본 발명은 플립 칩형(flip chip type) 반도체 후면(back surface)용 필름에 관한 것이다. 플립 칩형 반도체 후면용 필름은 칩상(chip-shaped) 작업편(예컨대 반도체 칩)의 후면을 보호하고 강도를 향상시키기 위해 사용된다. 또한, 본 발명은 플립 칩형 반도체 후면용 필름을 갖는 다이싱 테이프-일체화된 반도체 후면용 필름을 사용하는 반도체 디바이스 및 그 장치의 제조 방법에 관한 것이다.
최근, 반도체 디바이스 및 그의 패키지의 박육 소형화에 대한 요구가 증대하고 있다. 따라서, 반도체 디바이스 및 그 패키지로서, 반도체 칩(칩상 작업편)이 그의 회로면과 기판의 전극-형성면이 마주하는 형태로 기판에 고정된 것(즉, 플립 칩 결합에 의해 제조된 반도체 칩, 또는 플립 칩-탑재된 반도체 디바이스)이 널리 이용되어 왔다. 이러한 반도체 디바이스 등에서는, 일부 경우에, 반도체 칩(칩상 작업편)의 후면은 반도체 칩의 손상을 막기 위한 보호 필름으로 보호된다(예를 들어, 특허문헌 1 내지 10 참조).
일본 특허공개 2008-166451호 일본 특허공개 2008-006386호 일본 특허공개 2007-261035호 일본 특허공개 2007-250970호 일본 특허공개 2007-158026호 일본 특허공개 2004-221169호 일본 특허공개 2004-214288호 일본 특허공개 2004-142430호 일본 특허공개 2004-072108호 일본 특허공개 2004-063551호
그러나, 반도체 디바이스의 제조에 있어서, 레이저 마킹이 반도체 칩의 후면에 수행된다. 이러한 경우, 칩상 작업편 자체는 거의 또는 전혀 손상시키지 않으면서 우수한 레이저 마킹 특성으로 레이저 마킹을 수행할 수 있는 반도체 칩의 후면 보호용 후면 보호 필름이 요구된다.
게다가, 다이싱 공정에서 반도체 웨이퍼의 다이싱에 의해 수득된 반도체 칩의 후면에 반도체 칩의 후면을 보호하기 위한 후면 보호 필름을 부착하는 것은 부착 공정의 추가를 초래하여, 공정수를 증가시키고 비용 등을 상승시킨다. 더욱이, 최근의 박육화로 인해, 일부 경우 다이싱 공정 후의 반도체 칩의 픽업(picking-up) 공정에서 반도체 칩이 손상될 수 있다. 따라서, 픽업 공정까지 반도체 웨이퍼 또는 반도체 칩을 강화하는 것이 바람직하다.
본 발명은 상기 문제점에 비추어 이루어진 것으로, 그 목적은 칩상 작업편 자체는 거의 또는 전혀 손상시키지 않으면서 우수한 레이저 마킹 특성으로 레이저 마킹을 수행할 수 있는 플립 칩형 반도체 후면용 필름을 제공하는 것이다. 또한, 본 발명의 다른 목적은 반도체 웨이퍼의 다이싱 공정부터 반도체 칩의 플립 칩 본딩 공정까지 사용할 수 있는 다이싱 테이프-일체화된 반도체 후면용 필름을 제공하는 것이다. 또한, 본 발명의 또 다른 목적은 반도체 웨이퍼의 다이싱 공정에서 우수한 유지력(holding force)을 나타낼 수 있고 반도체 칩의 플립 칩 본딩 공정 후에 우수한 레이저 마킹 특성 및 외관 특성을 나타낼 수 있는 다이싱 테이프-일체화된 반도체 후면용 필름을 제공하는 것이다.
상기 종래의 문제점을 해결하기 위해 예의 연구한 결과, 본 발명자들은 기재 및 점착제층을 갖는 다이싱 테이프의 점착제층 상에 각각 특정한 광투과율을 갖는 층들을 적층하여 다이싱 테이프와 반도체 후면용 필름을 일체화된 방식으로 형성할 경우, 상기 다이싱 테이프 및 플립 칩형 반도체 후면용 필름이 일체화된 방식으로 형성된 상기 적층체(다이싱 테이프-일체화된 반도체 후면용 필름)가 반도체 웨이퍼의 다이싱 공정부터 반도체 칩의 플립 칩 본딩 공정까지 사용될 수 있을 뿐만 아니라 반도체 웨이퍼의 다이싱 공정에서 우수한 유지력이 나타날 수 있고 반도체 칩의 플립 칩 본딩 공정 후에 우수한 레이저 마킹 특성 및 우수한 외관 특성을 나타낼 수 있다는 것을 알아내어, 본 발명을 완성했다.
즉, 본 발명은 피착체에 플립 칩 접속된 반도체 소자의 후면 상에 형성되는 플립 칩형 반도체 후면용 필름으로서, 상기 필름은 웨이퍼 부착층 및 레이저 마킹층을 포함하고, 상기 웨이퍼 부착층은 파장 532nm의 광에 대한 광투과율이 40% 이상이고 상기 레이저 마킹층은 파장 532nm의 광에 대한 광투과율이 40% 미만인 플립 칩형 반도체 후면용 필름을 제공한다.
또한, 본 발명은 피착체에 플립 칩 접속된 반도체 소자의 후면 상에 형성되는 플립 칩형 반도체 후면용 필름으로서, 상기 필름은 웨이퍼 부착층 및 레이저 마킹층을 포함하고, 상기 웨이퍼 부착층은 파장 1064nm의 광에 대한 광투과율이 40% 이상이고 상기 레이저 마킹층은 파장 1064nm의 광에 대한 광투과율이 40% 미만인 플립 칩형 반도체 후면용 필름을 제공한다.
또한, 본 발명은 다이싱 테이프-일체화된 반도체 후면용 필름으로서, 기재 및 기재 상에 형성된 점착제층을 포함하는 다이싱 테이프; 및 상기 다이싱 테이프의 상기 점착체층 상에 레이저 마킹층이 적층되도록 하는 방식으로 상기 다이싱 테이프의 점착제층 상에 형성되는, 상기 구성 및 특성을 갖는 플립 칩형 반도체 후면용 필름을 포함하는 다이싱 테이프-일체화된 반도체 후면용 필름을 제공한다.
이상과 같이, 본 발명의 다이싱 테이프-일체화된 반도체 후면용 필름은 플립 칩형 반도체 후면용 필름이 기재 및 점착제층을 갖는 다이싱 테이프와 일체화되는 형태로 형성되며, 플립 칩형 반도체 후면용 필름은 웨이퍼 부착층 및 레이저 마킹층을 포함하는 다층 구조를 갖는다. 따라서, 다이싱 테이프-일체화된 반도체 후면용 필름을, 웨이퍼의 다이싱시에는 우수한 밀착 접착성(close adhesiveness)을 갖는 웨이퍼 부착층을 사용하여 작업편(반도체 웨이퍼) 상에 부착시킴으로써, 상기 작업편이 유지되는 동안 효과적으로 다이싱될 수 있다. 또한, 상기 작업편이 다이싱되어 칩상 작업편(반도체 칩)을 형성한 후, 상기 다이싱 테이프의 점착제층으로부터 상기 칩상 작업편을 플립 칩형 반도체 후면용 필름과 함께 박리함으로써, 후면-보호된 칩상 작업편이 쉽게 수득될 수 있다. 게다가, 특정한 광투과율(광 파장: 532nm 또는 1064nm)을 갖는 웨이퍼 부착층 및 특정한 광투과율(광 파장: 532nm 또는 1064nm)을 갖는 레이저 마킹층을 가짐으로써, 칩상 작업편 자체는 거의 또는 전혀 손상시키지 않으면서 우수한 레이저 마킹 특성으로 칩상 작업편의 후면(즉, 레이저 마킹층) 상에 레이저 마킹을 수행할 수 있다. 또한, 외관 특성 등이 효과적으로 향상될 수 있다.
또한, 본 발명의 다이싱 테이프-일체화된 반도체 후면용 필름에서, 상기 다이싱 테이프 및 상기 플립 칩형 반도체 후면용 필름이 전술한 바와 같이 일체화된 방식으로 형성되기 때문에, 다이싱 공정 전에 다이싱 테이프가 반도체 웨이퍼의 후면에 부착될 때 플립 칩형 반도체 후면용 필름도 부착될 수 있으므로 플립 칩형 반도체 후면용 필름만을 부착시키는 공정(플립 칩형 반도체 후면용 필름-부착 공정)은 필요하지 않다. 게다가, 후속하는 다이싱 공정 및 픽업 공정에서, 플립 칩형 반도체 후면용 필름이 반도체 웨이퍼의 후면 또는 다이싱에 의해 형성된 반도체 칩의 후면 상에 부착되기 때문에, 반도체 웨이퍼 또는 반도체 칩은 효과적으로 보호될 수 있고 따라서 다이싱 공정 또는 후속 공정(픽업 공정 등)에서 반도체 칩의 손상이 억제되거나 예방될 수 있다.
본 발명에서, 웨이퍼 부착층 및 레이저 마킹층은 바람직하게는 둘 모두 착색된다. 플립 칩형 반도체 후면용 필름을 착색할 경우, 레이저 마킹 특성이 개선될 뿐만 아니라 다이싱 테이프와 플립 칩형 반도체 후면용 필름이 서로 용이하게 구별될 수 있어, 작업성 등이 향상될 수 있다.
본 발명의 다이싱 테이프-일체화된 반도체 후면용 필름은 플립 칩-탑재된 반도체 디바이스에 적합하게 사용될 수 있다.
또한, 본 발명은 상기 다이싱 테이프-일체화된 반도체 후면용 필름의 플립 칩형 반도체 후면용 필름 중의 웨이퍼 부착층에 작업편을 부착하는 공정, 상기 작업편을 다이싱하여 칩상 작업편을 형성하는 공정, 상기 칩상 작업편을 상기 플립 칩형 반도체 후면용 필름과 함께 상기 다이싱 테이프의 점착제층으로부터 박리하는 공정, 및 상기 칩상 작업편을 플립 칩 본딩에 의해 피착체에 고정하는 공정을 포함하는, 반도체 디바이스의 제조 방법을 제공한다.
또한, 본 발명은 상기 다이싱 테이프-일체화된 반도체 후면용 필름을 사용하여 제조된 플립 칩-탑재된 반도체 디바이스로서, 상기 플립 칩형 반도체 후면용 필름이 칩상 작업편의 후면에 부착되어 이루어지는 플립 칩-탑재된 반도체 디바이스를 제공한다.
본 발명에 따른 플립 칩형 반도체 후면용 필름은 우수한 레이저 마킹 특성 및 우수한 외관 특성을 나타낼 수 있다. 게다가, 다이싱 테이프 및 플립 칩형 반도체 후면용 필름이 일체화되는 방식으로 형성될 뿐만 아니라 상기 플립 칩형 반도체 후면용 필름이 특정한 광투과율을 갖는 웨이퍼 부착층 및 특정한 광투과율을 갖는 레이저 마킹층을 함유하는 다층 구조를 갖기 때문에, 본 발명에 따른 다이싱 테이프-일체화된 반도체 후면용 필름은 반도체 웨이퍼의 다이싱 공정부터 반도체 칩의 플립 칩 본딩 공정까지 사용될 수 있다. 구체적으로는, 본 발명에 따른 다이싱 테이프-일체화된 반도체 후면용 필름은 반도체 웨이퍼의 다이싱 공정에서는 우수한 유지력을 나타내고 또한 반도체 칩의 플립 칩 본딩 공정 동안 및 이후에는 우수한 레이저 마킹 특성 및 우수한 외관 특성을 나타낼 수 있다. 게다가, 플립 칩 본딩 공정 등에서, 반도체 칩의 후면이 플립 칩형 반도체 후면용 필름으로 보호되기 때문에, 반도체 칩의 파손, 조각남(chipping), 휨(warp) 등이 효과적으로 억제 또는 예방될 수 있다. 물론, 본 발명에 따른 다이싱 테이프-일체화된 반도체 후면용 필름은 다이싱 공정부터 반도체 칩의 플립 칩 본딩 공정까지의 공정 이외의 공정에서도 그 성능을 효과적으로 나타낼 수 있다.
도 1은 본 발명에 따른 다이싱 테이프-일체화된 반도체 후면용 필름의 하나의 실시양태를 나타내는 단면 모식도이다.
도 2A 내지 2D는 본 발명에 따른 다이싱 테이프-일체화된 반도체 후면용 필름을 사용하는 반도체 디바이스의 제조 방법의 하나의 실시양태를 나타내는 단면 모식도이다.
본 발명의 실시양태를 도 1을 참고하여 설명하지만, 본 발명은 이 실시양태에 한정되지 않는다. 도 1은 본 발명에 따른 플립 칩형 반도체 후면용 필름을 채용하는, 본 발명에 따른 다이싱 테이프-일체화된 반도체 후면용 필름의 하나의 실시양태를 나타내는 단면 모식도이다. 도 1에서, 1은 다이싱 테이프-일체화된 반도체 후면용 필름(이후, 종종 "다이싱 테이프-일체화된 반도체 후면 보호 필름", "다이싱 테이프를 갖는 반도체 후면용 필름", 또는 "다이싱 테이프를 갖는 반도체 후면 보호 필름"이라고도 지칭함)이고, 2는 플립 칩형 반도체 후면용 필름(이후 종종 "반도체 후면용 필름" 또는 "반도체 후면 보호 필름"이라고도 지칭함)이고, 21은 레이저 마킹층이고, 22는 웨이퍼 부착층이고, 3은 다이싱 테이프이고, 31은 기재이고, 32는 점착제층이다.
한편, 본 명세서의 도면에서, 설명에 불필요한 부분은 나타내지 않았고, 설명의 편의를 위해 확대, 축소 등에 의해 나타낸 부분이 있다.
도 1에 도시된 바와 같이, 다이싱 테이프-일체화된 반도체 후면용 필름(1)은 레이저 마킹층(21) 및 웨이퍼 부착층(22)을 포함하는 다층 구조를 갖는 반도체 후면용 필름(2)이, 기재(31) 및 상기 기재(31) 상에 형성된 점착제층(32)을 갖는 다이싱 테이프(3)의 점착체층(32) 상에, 상기 점착체층(32)이 상기 레이저 마킹층(21)과 접촉하는 방식으로 형성되는 구조를 갖는다. 레이저 마킹층(21)은 파장 532nm에서의 광투과율이 40% 미만이거나 파장 1064nm에서의 광투과율이 40% 미만인 특성을 갖는다. 게다가, 웨이퍼 부착층(22)은 파장 532nm에서의 광투과율이 40% 이상이거나 파장 1064nm에서의 광투과율이 40% 이상인 특성을 갖는다. 한편, 반도체 후면용 필름(2)의 표면(웨이퍼의 후면에 부착될 표면; 즉, 웨이퍼 부착층(22)의 표면)은 웨이퍼의 후면에 부착될 때까지의 기간 동안 세퍼레이터 등으로 보호될 수 있다.
한편, 다이싱 테이프-일체화된 반도체 후면용 필름은 반도체 후면용 필름이 다이싱 테이프의 점착체층 상에 전체 표면에 걸쳐 형성되는 구조를 갖거나, 또는 반도체 후면용 필름이 부분적으로 형성되는 구조를 가질 수 있다. 예를 들어, 도 1에 도시된 바와 같이, 다이싱 테이프-일체화된 반도체 후면용 필름은 다이싱 테이프의 점착체층 상에 반도체 웨이퍼가 부착될 부분에만 반도체 후면용 필름이 형성되는 구조를 가질 수 있다.
플립 칩형 반도체 후면용 필름
반도체 후면용 필름은 필름 형상을 갖는다. 반도체 후면용 필름이 전술한 바와 같이 웨이퍼 부착층 및 레이저 마킹층을 함유하는 다층 구조를 갖기 때문에, 반도체 후면용 필름 상(즉, 웨이퍼 부착층 상)에 부착된 작업편(반도체 웨이퍼)를 절단하여 칩 형상으로 하는 절단-가공 공정(다이싱 공정)에서, 반도체 후면용 필름은 작업편에 밀착 접착되어 지지하는 기능을 갖고, 따라서 절단편이 흩어지지 않도록 하는 밀착 접착성을 나타낼 수 있다. 또한, 다이싱 공정 후의 픽업 공정에서, 다이싱에 의해 개별화된 칩상 작업편은 상기 반도체 후면용 필름과 함께 다이싱 테이프로부터 용이하게 박리될 수 있다. 게다가, 픽업 공정 후(다이싱에 의해 개별화된 칩상 작업편이 반도체 후면용 필름과 함께 다이싱 테이프로부터 박리된 후), 반도체 후면용 필름은 칩상 작업편(반도체 칩)의 후면을 보호하는 기능을 가질 수 있다. 또한, 상기 칩상 작업편의 후면측에서 레이저 마킹층이 최외층이 되고 최외층으로서의 레이저 마킹층의 광투과율(파장 532nm 및 1064nm)이 40% 미만이고 내층으로서의 웨이퍼 부착층의 광투과율(파장 532nm 및 1064nm)이 40% 이상이기 때문에, 우수한 레이저 마킹 특성을 갖고 칩상 작업편을 거의 또는 전혀 손상시키지 않으면서 레이저 마킹을 수행할 수 있다. 게다가, 웨이퍼 부착층이 칩상 작업편의 후면에 우수한 밀착 접착성으로 부착되었기 때문에, 불충분한 접착으로 인한 들뜸(lifting) 등이 관찰되지 않아, 칩상 작업편은 우수한 외관 특성을 나타낼 수 있다. 따라서, 반도체 후면용 필름이 우수한 레이저 마킹 특성을 갖기 때문에, 칩상 작업편 또는 상기 칩상 작업편을 사용하는 반도체 디바이스에 반도체 후면용 필름(즉, 반도체 후면용 필름의 레이저 마킹층)을 통하여 레이저 마킹 방법을 이용하여 레이저 마킹을 수행하여 여러 종류의 정보, 예컨대 문자 정보 및 그림 정보를 부여할 수 있다.
한편, 본 발명에서, 반도체 후면용 필름 중의 레이저 마킹층은 바람직하게는 착색되고, 또한, 웨이퍼 부착층 및 레이저 마킹층의 두 층 모두가 적합하게는 모두 착색된다. 따라서, 반도체 후면용 필름 중의 레이저 마킹층(바람직하게는, 웨이퍼 부착층 및 레이저 마킹층)이 착색될 경우, 더욱 우수한 레이저 마킹 특성을 나타낼 수 있다. 착색의 색상을 제어함으로써, 마킹에 의해 부여된 정보(예컨대 문자 정보 및 그림 정보)를 우수한 시인성으로 관찰할 수 있게 된다.
특히, 반도체 후면용 필름이 반도체 웨이퍼 또는 반도체 칩에 대해 우수한 밀착 접착성을 갖기 때문에, 들뜸 등이 관찰되지 않는다. 또한, 반도체 후면용 필름이 우수한 외관 특성을 나타낼 수 있기 때문에, 우수한 가치-부가된(value-added) 외관 특성을 갖는 반도체 디바이스를 수득할 수 있다. 예를 들어, 반도체 디바이스로서, 상이한 색상을 사용하여 그 제품을 분류하는 것이 가능하다.
또한, 웨이퍼 부착층 및 레이저 마킹층을 착색함으로써, 다이싱 테이프 및 반도체 후면용 필름이 서로 쉽게 구별될 수 있어, 작업성 등이 향상될 수 있다.
이상과 같이, 반도체 후면용 필름은 기판과 같은 피착체에 반도체 칩을 다이-본딩하는 데 사용되는 것이 아니라 플립 칩 탑재될(또는 플립 칩 탑재된) 반도체 칩의 후면(비회로면)을 보호하는 데 사용되며 그를 위한 가장 적합한 기능 및 구조를 갖는다. 이와 관련하여, 기판과 같은 피착체에 반도체 칩을 강하게 부착시키는 사용 용도에 사용되는 다이-본딩 필름은 접착제층이며 봉지재로 봉지되어, 이 필름은 레이저 마킹층을 갖지 않고 레이저 마킹 특성도 갖지 않는다. 따라서, 본 발명에서 반도체 후면용 필름은 다이-본딩 필름과는 상이한 기능 또는 구조를 갖고 따라서 상기 필름을 다이-본딩 필름으로서 사용하는 것은 적합하지 않다.
(웨이퍼 부착층)
웨이퍼 부착층은 웨이퍼(반도체 웨이퍼)에 대한 우수한 밀착 접착성을 나타내는 층이고, 웨이퍼의 후면에 접촉하게 되는 층이다. 웨이퍼 부착층의 웨이퍼에 대한 밀착 접착력(접착력)으로서, 반도체 후면용 필름을 0.6mm 두께의 반도체 웨이퍼에 50℃에서 열적층법을 이용하여 웨이퍼 부착층이 웨이퍼 표면과 접촉하는 형태로 부착한 후 23℃의 분위기하에 20분 동안 방치했을 때 23℃에서 웨이퍼에 대한 웨이퍼 부착층의 접착력(박리 각도: 180°, 인장 속도: 300mm/min)이 1N/10mm폭 이상(예를 들어, 1N/10mm폭 내지 10N/10mm폭), 보다 바람직하게는 2N/10mm폭 이상(예를 들어, 2N/10mm폭 내지 10N/10mm폭), 더욱 바람직하게는 4N/10mm폭 이상(예를 들어, 4N/10mm폭 내지 10N/10mm폭)이다. 웨이퍼에 대한 웨이퍼 부착층의 접착력(박리 각도: 180°, 인장 속도: 300mm/min)이 1N/10mm폭 이상인 경우, 웨이퍼 부착층으로서 우수한 접착성이 나타난다.
이와 관련하여, 웨이퍼에 대한 웨이퍼 부착층의 접착력은 하기 방식으로 측정된다. 구체적으로는, 점착 테이프(상표명 "BT315", 닛토덴코사(Nitto Denko Corporation) 제조)를 웨이퍼 접착층 및 레이저 마킹층을 함유하는 반도체 후면용 필름의 레이저 마킹층 측의 면에 부착함으로써, 후면을 강화한다. 이후, 두께 0.6mm의 웨이퍼(반도체 웨이퍼)를 길이 150mm×폭 10mm의 반도체 후면용 후면-강화된 필름의 전면(前面)에 2kg의 롤러를 50℃에서 1회 왕복시켜 부착한다. 이후, 상기 적층체를 핫 플레이트(50℃) 상에서 2분 동안 방치한 후 상온(약 23℃)에서 20분 동안 방치한다. 방치 후, 반도체 후면용 후면-강화된 필름을 박리 테스터(상표명 "오토그래프(AUTOGRAPH) AGS-J", 시마즈사(Shimadzu Corporation)에 의해 제조)를 사용하여 박리 각도 180° 및 인장 속도 300mm/min의 조건하에 23℃에서 박리한다. 이 때, 박리력(N/10mm폭)을 웨이퍼 부착층과 웨이퍼 사이의 계면에서의 박리에 의해 측정한다. 본 발명에서 접착력은 점착력 및 박리력을 포함한다.
웨이퍼에 대한 웨이퍼 부착층의 접착력은 구성 수지 성분의 종류 및 함량, 가교제의 종류 및 함량, 충전제의 종류 및 함량 등에 의해 제어될 수 있다.
또한, 웨이퍼 부착층은 파장 532nm에서의 광투과율이 40% 이상 또는 파장 1064nm에서의 광투과율이 40% 이상이라는 특성을 갖는다. 따라서, 웨이퍼 부착층이 파장 532nm에서의 광투과율이 40% 이상 또는 파장 1064nm에서의 광투과율이 40% 이상이라는 특성을 갖기 때문에, 레이저 마킹시에 웨이퍼 부착층이 레이저 마킹되는 것이 효과적으로 억제 또는 예방될 수 있다. 따라서, 레이저 마킹의 콘트라스트비가 향상될 수 있고 레이저 마킹시의 웨이퍼의 손상이 억제 또는 예방될 수 있다. 이와 관련하여, 웨이퍼 부착층은 파장 532nm에서의 광투과율이 40% 이상이라는 특성 및 파장 1064nm에서의 광투과율이 40% 이상이라는 특성 중 하나를 가질 수 있거나 또는 두 특성 모두를 가질 수 있다.
본 발명에서, 웨이퍼 부착층의 광투과율(파장: 532nm 또는 1064nm)은 40% 이상인 한 특별히 한정되지 않으나, 50% 이상(보다 바람직하게는 70% 이상)이 바람직하고, 70% 이상(더욱이 80% 이상)이 적합하다. 이와 관련하여, 웨이퍼 부착층(두께: 10㎛)의 광투과율에 있어서, 파장 532nm에서의 광투과율과 파장 1064nm에서의 광투과율은 서로 동일하거나 상이할 수 있다. 웨이퍼 부착층의 광투과율에 있어서, 파장 532nm에서의 광투과율이 파장 1064nm에서의 광투과율과 상이한 경우, 광투과율은 클 수 있다(또는 작을 수 있다).
웨이퍼 부착층의 광투과율(%)은 다음과 같이 측정할 수 있다. 두께(평균 두께) 10㎛의 웨이퍼 부착층을 레이저 마킹층에 적층하지 않고 제조하고, 웨이퍼 부착층(두께: 10㎛)을 시마즈사 제조의 상품명 "UV-2550"을 사용하여 400 내지 1100nm의 파장을 갖는 가시광으로 조사한다. 이 조사에 의해 웨이퍼 부착층을 투과한 가시광의 광 강도를 하기 수식에 따라 산출할 수 있다.
가시광 투과율(%)=[(웨이퍼 부착층을 투과한 후의 가시광의 광 강도)/(가시광의 초기 광 강도)]×100
상기 광투과율(%)의 계산 방법은 또한 두께가 10㎛가 아닌 웨이퍼 부착층의 광투과율(%)을 계산하는 데에도 적용될 수 있다. 구체적으로는, 램버트-비어(Lambert-Beer) 법칙에 따라, 두께 10㎛인 경우의 흡광도 A10을 다음과 같이 계산할 수 있다.
Figure pat00001
(식중, L10은 광로의 길이이고, α는 흡광도 지수이고, C는 샘플의 농도이다.)
또한, 두께 X(㎛)인 경우의 흡광도 AX는 다음과 같이 계산할 수 있다.
Figure pat00002
또한, 두께 10㎛인 경우의 흡광도 A10은 다음과 같이 계산할 수 있다.
Figure pat00003
(식중, T10은 두께 10㎛인 경우의 광 투과율이다.)
상기 수학식 1 내지 3으로부터, 흡광도 AX는 하기 식으로 나타낼 수 있다.
AX=A10×(LX/L10)=-[log10(T10)]×(LX/L10)
따라서, 두께 X㎛인 경우의 광 투과율 TX(%)은 다음과 같이 계산될 수 있다:
TX=10-Ax
여기서 Ax=-[log10(T10)]×(LX/L10)이다.
본 발명에서, 웨이퍼 부착층의 광투과율(%)을 결정하는 데 있어서 웨이퍼 부착층의 두께(평균 두께)는 10㎛이지만 이 웨이퍼 부착층 두께는 웨이퍼 부착층의 광투과율(%)의 결정에 있어서의 두께일 뿐이며 다이싱 테이프-일체화된 반도체 후면용 필름에서 반도체 후면용 필름의 웨이퍼 부착층의 두께와는 상이할 수도 있고 동일할 수도 있다.
한편, 웨이퍼 부착층의 광투과율(%)은 구성 수지 성분의 종류 및 함량, 착색제(예컨대 안료 및 염료)의 종류 및 함량, 충전제의 종류 및 함량 등에 의해 제어될 수 있다.
웨이퍼 부착층은 통상 세퍼레이터로 보호되지만, 세퍼레이터가 박리되면, 상기 층은 다이싱 테이프-일체화된 반도체 후면용 필름의 한쪽 면에서 최외층이 되어 웨이퍼로의 다이싱 테이프-일체화된 반도체 후면용 필름의 부착에 사용된다.
웨이퍼 부착층은 수지 조성물로 형성될 수 있다. 웨이퍼 부착층을 형성하기 위한 수지 조성물(종종 "웨이퍼 부착층용 수지 조성물"이라 지칭함)로서, 열가소성 수지 성분 및 열경화성 수지 성분을 함유하는 수지 조성물을 적합하게 사용할 수 있다. 웨이퍼 부착층용 수지 조성물에서, 열가소성 수지 성분으로서, 하기의 (열가소성 수지 성분)에서 기술(또는 예시)되는 열가소성 수지 등을 사용할 수 있다. 한편, 열경화성 수지 성분으로서, 하기의 (열경화성 수지 성분)에서 기술(또는 예시)되는 열경화성 수지 등을 사용할 수 있다.
한편, 본 발명에서, 이하에 나타내는 바와 같이, 아크릴계 수지가 웨이퍼 부착층용 수지 조성물 중의 열가소성 수지 성분으로서 적합하다. 한편, 웨이퍼 부착층용 수지 조성물 중의 열경화성 수지 성분으로서, 에폭시 수지 및 페놀 수지가 적합하다. 따라서, 웨이퍼 부착층용 수지 조성물로서, 에폭시 수지, 페놀 수지 및 아크릴계 수지를 함유하는 수지 조성물이 적합하다. 상기 수지 성분들이 이온성 불순물을 소량만 함유하고 높은 내열성을 갖기 때문에, 반도체 소자의 신뢰성이 보장될 수 있다.
웨이퍼 부착층용 수지 조성물에서, 반도체 웨이퍼에의 밀착 접착성의 관점에서, 열가소성 수지 성분의 비율은 수지 성분 전체량에 대하여 바람직하게는 30중량% 미만(예를 들어, 0중량% 이상 30중량% 미만)이고 보다 바람직하게는 28중량% 미만(보다 바람직하게는 25중량% 미만)이다. 이와 관련하여, 웨이퍼 부착층용 수지 조성물에서, 열가소성 수지 성분의 비율이 너무 작으면, 성막 특성이 저하된다. 웨이퍼 부착층용 수지 조성물 중의 수지 성분의 전체량에 대한 열가소성 수지 성분 비율의 하한은 성막 특성의 관점에서 바람직하게는 5중량% 이상이고 보다 바람직하게는 10중량% 이상(더욱 바람직하게는, 15중량% 이상)이다. 따라서, 웨이퍼 부착층용 수지 조성물 중의 열가소성 수지 성분의 비율은 예를 들어 2중량% 내지 30중량% 미만(바람직하게는 10중량% 내지 30중량% 미만, 보다 바람직하게는 15중량% 내지 30중량% 미만)의 범위로부터 선택될 수 있다.
물론, 웨이퍼 부착층용 수지 조성물 중의 열경화성 수지 성분의 비율은 수지 성분의 전체량의 비율인 100중량%로부터 열가소성 수지 성분의 비율을 뺌으로써 얻어지는 잔부이다. 열가소성 수지 성분의 비율이 수지 성분의 전체량에 대하여 0중량%인 경우, 웨이퍼 부착층용 수지 조성물은 수지 성분으로서 열경화성 수지 성분만을 함유하는(열가소성 수지 성분을 함유하지 않는) 수지 조성물(열경화성 수지 조성물)이 된다.
웨이퍼 부착층용 수지 조성물은 가교제 및 착색제 이외에 수지 성분이 아닌 충전제, 난연제, 실레인커플링제, 이온포착제, 증량제, 노화방지제, 산화방지제, 및 계면활성제와 같은 첨가제를 함유할 수 있다. 가교제로서, 예를 들어, 하기의 (가교제)에서 기술(또는 예시)되는 가교제 등을 사용할 수 있다. 착색제로서, 예를 들어, 하기의 (착색제)에서 기술(또는 예시)되는 착색제를 사용할 수 있다.
이와 관련하여, 가교제를 사용함으로써, 고온하의 밀착 접착성이 향상될 수 있고 내열성이 개선될 수 있다. 본 발명에서, 가교제를 사용하여 수지 성분을 가교시키기 위해, 가교제와 반응 가능한 작용기를 수지 성분의 중합체에, 그의 분자쇄 말단 등에서 도입시키는 것이 바람직하다.
웨이퍼 부착층은 예를 들어 에폭시 수지와 같은 열경화성 수지 성분 및/또는 아크릴계 수지와 같은 열가소성 수지 성분 및 임의적인 용매 및 다른 첨가제를 혼합하여 수지 조성물을 제조하고, 그것을 필름상 층으로 형성하는 것을 포함하는 통상적으로 사용되는 방법을 이용하여 형성될 수 있다. 구체적으로는, 필름상 층으로서의 웨이퍼 부착층은 예를 들어 다이싱 테이프의 점착제층 상에 형성된 레이저 마킹층 상에 수지 조성물을 도포하는 것을 포함하는 방법; 적절한 세퍼레이터(예컨대 박리지) 상에 수지 조성물을 도포하여 수지층을 형성한 후 이것을 레이저 마킹층에 이착(transfer)(전사; transcribe)시키는 것을 포함하는 방법 등에 의해 형성될 수 있다.
웨이퍼 부착층의 두께는 특별히 한정되지 않지만, 예를 들어 바람직하게는 1 내지 100㎛, 보다 바람직하게는 2 내지 80㎛, 더욱 바람직하게는 3 내지 50㎛, 더욱더 바람직하게는 5 내지 40㎛이다. 웨이퍼 부착층의 두께가 너무 얇으면, 반도체 웨이퍼의 표면이 레이저 마킹시에 노출될 가능성이 있다. 한편, 두께가 너무 두꺼우면, 열 경화 후에 반도체 웨이퍼가 휠 가능성이 있다. 이와 관련하여, 웨이퍼 부착층은 단일층 형태 및 적층된 층 형태 중 임의의 형태를 가질 수 있다.
(레이저 마킹층)
레이저 마킹층은 우수한 레이저 마킹 특성을 나타내는 층으로 반도체 칩의 후면에 레이저 마킹할 때에 이용되는 층이다. 즉, 레이저 마킹층은 양호한 레이저 가공성을 갖는 층이다. 레이저 마킹층의 레이저 가공성에 관해서는, 레이저 마킹층을 레이저[파장: 532nm, 레이저 발생 장치(상표명 "MD-S9900" 키엔스 코포레이션(Keyence Corporation) 제조)]로 1.0W의 강도 조건하에 조사했을 때에 가공된 깊이(깊이)가 2㎛ 이상인 것이 중요하다. 그의 상한은 특별히 한정되지 않으며 레이저 마킹층의 두께와 같은 값일 수 있다. 구체적으로, 레이저 마킹층의 레이저 가공된 깊이는 예를 들어 2 내지 25㎛의 범위로부터 선택될 수 있고 바람직하게는 3㎛ 이상(3 내지 20㎛)이고 보다 바람직하게는 5㎛ 이상(5 내지 15㎛)이다. 레이저 마킹층의 레이저 가공성의 척도인 가공된 깊이[파장: 532nm, 레이저 발생 장치(상표명 "MD-S9900" 키엔스 코포레이션 제조)]가 1.0W의 강도 조건하에 2㎛ 이상인 경우, 우수한 레이저 마킹 특성이 나타난다. 이와 관련하여, 레이저 마킹층의 레이저 가공된 깊이가 레이저 마킹층의 두께와 동일한 값일 경우, 레이저는 또한 레이저 조사에 의해 레이저 마킹층에 적층된 웨이퍼 부착층에 도달하며 따라서 웨이퍼 부착층도 일부 경우에 가공된다. 또한, 레이저 마킹층은 레이저 조사에 의해 가공되고, 상기 가공의 예는 유기 성분 등을 연소시켜 조성을 변화시키는 가공을 포함한다.
한편, 레이저 마킹층의 레이저 가공성의 척도인 가공된 깊이는 레이저 마킹층(웨이퍼 부착층과의 적층체일 수 있음)을 레이저[파장: 532nm, 레이저 발생 장치(상표명 "MD-S9900" 키엔스 코포레이션 제조)]로 1.0W의 강도 조건하에 조사하고 상기 레이저 조사에 의해 얻어진 가공된 깊이를 측정함으로써 결정되는 값이다.
레이저 마킹층의 레이저 가공성은 수지 성분의 종류 및 함량, 가교제의 종류 및 함량, 충전제의 종류 및 함량 등에 의해 제어될 수 있다.
또한, 레이저 마킹층은 파장 532nm에서의 광투과율이 40% 미만 또는 파장 1064nm에서의 광투과율이 40% 미만이라는 특성을 갖는다. 따라서, 레이저 마킹층이 파장 532nm에서의 광투과율이 40% 미만 또는 파장 1064nm에서의 광투과율이 40% 미만이라는 특성을 갖기 때문에, 레이저 마킹층은 웨이퍼 부착층 및 반도체 웨이퍼의 가공(또는 손상)을 효과적으로 억제 또는 예방할 수 있어, 레이저 마킹은 우수한 레이저 마킹 특성으로 레이저 마킹층에 수행될 수 있다. 이와 관련하여, 레이저 마킹층은 파장 532nm에서의 광투과율이 40% 미만이라는 특성 및 파장 1064nm에서의 광투과율이 40% 미만이라는 특성 중 하나를 가질 수 있거나 또는 두 특성 모두를 가질 수 있다.
본 발명에서, 웨이퍼 부착층의 광투과율(파장: 532nm 또는 1064nm)은 40% 미만인 한 특별히 한정되지 않으나, 30% 미만(보다 바람직하게는 10% 미만)이 바람직하고, 5% 미만(더욱이 3% 미만)이 더 적합하고, 가장 적합하게는 1% 미만이다. 레이저 마킹층의 광투과율에 있어서, 파장 532nm에서의 광투과율과 파장 1064nm에서의 광투과율은 서로 동일하거나 상이할 수 있다. 레이저 마킹층의 광투과율에 있어서, 파장 532nm에서의 광투과율이 파장 1064nm에서의 광투과율과 상이한 경우, 상기 광투과율은 작을 수 있다(또는 클 수 있다).
레이저 마킹층의 광투과율(%)은 다음과 같이 측정할 수 있다. 두께(평균 두께) 10㎛의 레이저 마킹층을 다이싱 테이프 또는 웨이퍼 부착층에 적층하지 않고 제조하고, 레이저 마킹층(두께: 10㎛)을 시마즈사 제조의 상품명 "UV-2550"을 사용하여 400 내지 1100nm의 파장을 갖는 가시광으로 조사한다. 이 조사에 의해 레이저 마킹층을 투과한 가시광의 광 강도를 하기 수식에 따라 산출할 수 있다.
가시광 투과율(%)=[(레이저 마킹층을 투과한 후의 가시광의 광 강도)/(가시광의 초기 광 강도)]×100
상기 광투과율(%)의 계산 방법은 또한 두께가 10㎛가 아닌 레이저 마킹층의 광투과율(%)을 계산하는 데에도 적용될 수 있다. 구체적으로는, 램버트-비어 법칙에 따라, 두께 10㎛인 경우의 흡광도 A10을 다음과 같이 계산할 수 있다.
[수학식 1]
A10=α×L10×C
(식중, L10은 광로의 길이이고, α는 흡광도 지수이고, C는 샘플의 농도이다.)
또한, 두께 X(㎛)인 경우의 흡광도 AX는 다음과 같이 계산할 수 있다.
[수학식 2]
AX=α×LX×C
또한, 두께 10㎛인 경우의 흡광도 A10은 다음과 같이 계산할 수 있다.
[수학식 3]
A10=-log10T10
(식중, T10은 두께 10㎛인 경우의 광 투과율이다.)
상기 수학식 1 내지 3으로부터, 흡광도 AX는 하기 식으로 나타낼 수 있다.
AX=A10×(LX/L10)=-[log10(T10)]×(LX/L10)
따라서, 두께 X㎛인 경우의 광 투과율 TX(%)는 다음과 같이 계산될 수 있다:
TX=10-Ax
여기서 Ax=-[log10(T10)]×(LX/L10)이다.
본 발명에서, 레이저 마킹층의 광투과율(%)을 결정하는 데 있어서 레이저 마킹층의 두께(평균 두께)는 10㎛이지만 이 레이저 마킹층 두께는 레이저 마킹층의 광투과율(%)의 결정에 있어서의 두께일 뿐이며 다이싱 테이프-일체화된 반도체 후면용 필름에서 반도체 후면용 필름의 레이저 마킹층의 두께와는 상이할 수도 있고 동일할 수도 있다.
본 발명에서, 레이저 마킹층의 광투과율(%)은 구성 수지 성분의 종류 및 함량, 착색제(예컨대 안료 및 염료)의 종류 및 함량, 충전제의 종류 및 함량 등에 의해 제어될 수 있다.
한편, 레이저 마킹층은 다이싱 테이프-일체화된 반도체 후면용 필름 중의 다이싱 테이프의 점착제층에 부착될 수 있으나, 다이싱 공정 후 픽업된 반도체 칩에서는 반도체 칩의 후면측에서 최외측이 된다.
레이저 마킹층은 수지 조성물로 형성될 수 있다. 레이저 마킹층을 형성하기 위한 수지 조성물(종종 "레이저 마킹층용 수지 조성물"이라 지칭함)로서, 열가소성 수지 성분 및 열경화성 수지 성분을 함유하는 수지 조성물을 적합하게 사용할 수 있다. 레이저 마킹층용 수지 조성물에서, 열가소성 수지 성분으로서, 하기의 (열가소성 수지 성분)에서 기술(또는 예시)되는 열가소성 수지 등을 사용할 수 있다. 한편, 열경화성 수지 성분으로서, 하기의 (열경화성 수지 성분)에서 기술(또는 예시)되는 열경화성 수지 등을 사용할 수 있다.
한편, 본 발명에서, 이하에 나타내는 바와 같이, 아크릴계 수지가 레이저 마킹층용 수지 조성물 중의 열가소성 수지 성분으로서 적합하다. 한편, 레이저 마킹층용 수지 조성물 중의 열경화성 수지 성분으로서, 에폭시 수지 및 페놀 수지가 적합하다. 따라서, 레이저 마킹층용 수지 조성물로서, 에폭시 수지, 페놀 수지 및 아크릴계 수지를 함유하는 수지 조성물이 적합하다. 상기 수지 성분들이 이온성 불순물을 소량만 함유하고 높은 내열성을 갖기 때문에, 반도체 소자의 신뢰성이 보장될 수 있다.
레이저 마킹층용 수지 조성물에서, 레이저 마킹 특성의 관점에서, 열가소성 수지 성분의 비율은 수지 성분 전체량에 대하여 바람직하게는 30중량% 이상(예를 들어, 30중량% 이상 100중량% 이하)이다. 레이저 마킹층용 수지 조성물에서, 열가소성 수지 성분의 비율이 너무 크면, 내열 성능이 저하된다. 따라서, 레이저 마킹층용 수지 조성물 중의 수지 성분의 전체량에 대한 열가소성 수지 성분 비율의 상한은 내열성의 관점에서 바람직하게는 90중량% 이하이고 보다 바람직하게는 80중량% 이하이며, 더욱 바람직하게는 60중량% 이하(더욱더 바람직하게는 50중량% 이하)이다. 따라서, 레이저 마킹층용 수지 조성물 중의 열가소성 수지 성분의 비율은 예를 들어 30중량% 이상 90중량% 이하(바람직하게는 30중량% 이상 80중량% 이하, 보다 바람직하게는 30중량% 이상 60중량% 이하, 더욱 바람직하게는 30중량% 이상 50중량% 이하)의 범위로부터 선택될 수 있다.
물론, 레이저 마킹층용 수지 조성물 중의 열경화성 수지 성분의 비율은 수지 성분의 전체량의 비율인 100중량%로부터 열가소성 수지 성분의 비율을 뺌으로써 얻어지는 잔부이다. 열가소성 수지 성분의 비율이 수지 성분의 전체량에 대하여 100중량%인 경우, 레이저 마킹층용 수지 조성물은 수지 성분으로서 열가소성 수지 성분만을 함유하는(열경화성 수지 성분을 함유하지 않는) 수지 조성물(열가소성 수지 조성물)이 된다.
레이저 마킹층용 수지 조성물은 가교제 및 착색제 이외에 수지 성분이 아닌 충전제, 난연제, 실레인커플링제, 이온포착제, 증량제, 노화방지제, 산화방지제, 및 계면활성제와 같은 첨가제를 함유할 수 있다. 가교제로서, 예를 들어, 하기의 (가교제)에서 기술(또는 예시)되는 가교제 등을 사용할 수 있다. 착색제로서, 예를 들어, 하기의 (착색제)에서 기술(또는 예시)되는 착색제를 사용할 수 있다.
이와 관련하여, 가교제를 사용함으로써, 고온하의 밀착 접착성이 향상될 수 있고 내열성이 개선될 수 있다. 본 발명에서, 가교제를 사용하여 수지 성분을 가교시키기 위해, 가교제와 반응 가능한 작용기를 수지 성분의 중합체에, 그의 분자쇄 말단 등에서 도입시키는 것이 바람직하다.
레이저 마킹층은 예를 들어 에폭시 수지와 같은 열경화성 수지 성분 및/또는 아크릴계 수지와 같은 열가소성 수지 성분 및 임의적인 용매 및 다른 첨가제를 혼합하여 수지 조성물을 제조하고, 그것을 필름상 층으로 형성하는 것을 포함하는 통상적으로 사용되는 방법을 이용하여 형성될 수 있다. 구체적으로는, 필름상 층으로서의 레이저 마킹층은 예를 들어 다이싱 테이프의 점착제층 상에 수지 조성물을 도포하는 것을 포함하는 방법; 적절한 세퍼레이터(예컨대 박리지) 상에 수지 조성물을 도포하여 수지층을 형성한 후 이것을 다이싱 테이프의 점착제층 또는 웨이퍼 부착층에 이착(전사)시키는 것을 포함하는 방법 등에 의해 형성될 수 있다.
레이저 마킹층의 두께는 특별히 한정되지 않지만, 예를 들어 바람직하게는 1 내지 100㎛, 보다 바람직하게는 2 내지 80㎛, 더욱 바람직하게는 3 내지 50㎛, 더욱더 바람직하게는 5 내지 40㎛이다. 레이저 마킹층의 두께가 너무 얇으면, 반도체 웨이퍼의 표면이 레이저 마킹시에 노출될 가능성이 있다. 한편, 두께가 너무 두꺼우면, 열 경화 후에 반도체 웨이퍼가 휠 가능성이 있다. 이와 관련하여, 웨이퍼 부착층은 단일층 형태 및 적층된 층 형태 중 임의의 형태를 가질 수 있다.
(열가소성 수지 성분)
웨이퍼 부착층용 수지 조성물 및 레이저 마킹층용 수지 조성물에서, 열가소성 수지 성분의 예는 천연 고무, 부틸 고무, 이소프렌 고무, 클로로프렌 고무, 에틸렌-바이닐 아세테이트 공중합체, 에틸렌-아크릴산 공중합체, 에틸렌-아크릴산 에스터 공중합체, 폴리부타다이엔 수지, 폴리카보네이트 수지, 열가소성 폴리이미드 수지, 폴리아마이드 수지, 예컨대 6-나일론 및 6,6-나일론, 페녹시 수지, 아크릴계 수지, 포화 폴리에스터 수지, 예컨대 PET(폴리에틸렌 테레프탈레이트) 및 PBT(폴리부틸렌 테레프탈레이트), 폴리아마이드이미드 수지, 또는 플루오로카본 수지를 포함한다. 열가소성 수지 성분은 단독으로 또는 2종 이상의 조합물로 사용될 수 있다. 상기 열가소성 수지 성분들 중에서도, 이온성 불순물을 소량만 함유하고 높은 내열성을 가지며, 반도체 소자의 신뢰성을 보장할 수 있는 아크릴계 수지가 바람직하다.
아크릴계 수지는 특별히 한정되지 않으며, 그 예는 성분(들)으로서, 탄소수 30 이하, 바람직하게는 탄소수 4 내지 18의 직쇄 또는 분지쇄 알킬기를 갖는 아크릴산 또는 메타크릴산의 1종 또는 2종 이상의 에스터를 함유하는 중합체를 포함한다. 즉, 본 발명에서, 아크릴계 수지는 메타크릴계 수지도 포함하는 넓은 의미를 갖는다. 알킬기의 예는 메틸기, 에틸기, 프로필기, 아이소프로필기, n-부틸기, t-부틸기, 아이소부틸기, 펜틸기, 아이소펜틸기, 헥실기, 헵틸기, 2-에틸헥실기, 옥틸기, 아이소옥틸기, 노닐기, 아이소노닐기, 데실기, 아이소데실기, 운데실기, 도데실기(라우릴기), 트라이데실기, 테트라데실기, 스테아릴기, 및 옥타데실기를 포함한다.
또한, 아크릴계 수지를 형성하기 위한 다른 단량체(탄소수 30 이하의 알킬기를 갖는 아크릴산 또는 메타크릴산의 알킬 에스터 이외의 단량체)는 특별히 한정되지 않고, 그의 예는 카복실기-함유 단량체, 예컨대 아크릴산, 메타크릴산, 카복실에틸 아크릴레이트, 카복실펜틸 아크릴레이트, 이타콘산, 말레산, 퓨마르산, 및 크로톤산; 산 무수물 단량체, 예컨대 말레산 무수물 및 이타콘산 무수물; 하이드록실기-함유 단량체, 예컨대 2-하이드록시에틸 (메트)아크릴레이트, 2-하이드록시프로필 (메트)아크릴레이트, 4-하이드록시부틸 (메트)아크릴레이트, 6-하이드록시헥실 (메트)아크릴레이트, 8-하이드록시옥틸 (메트)아크릴레이트, 10-하이드록시데실 (메트)아크릴레이트, 12-하이드록시라우릴 (메트)아크릴레이트, 및 (4-하이드록시메틸사이클로헥실)-메틸아크릴레이트; 설폰산-함유 단량체, 예컨대 스타이렌설폰산, 알릴설폰산, 2-(메트)아크릴아미도-2-메틸프로판설폰산, (메트)아크릴아미도프로판설폰산, 설포프로필 (메트)아크릴레이트, 및 (메트)아크릴로일옥시나프탈렌설폰산; 및 인산기-함유 단량체, 예컨대 2-하이드록시에틸아크릴로일 포스페이트를 포함한다.
이러한 수지는 공지된 방법에 따라 합성될 수 있거나 상업적으로 입수가능한 제품을 사용할 수 있다.
(열경화성 수지 성분)
웨이퍼 부착층용 수지 조성물 및 레이저 마킹층용 수지 조성물에 있어서, 열경화성 수지 성분의 예는 에폭시 수지 및 페놀 수지 뿐만 아니라 아미노 수지, 불포화 폴리에스터 수지, 폴리우레탄 수지, 실리콘 수지, 및 열경화성 폴리이미드 수지를 포함한다. 열경화성 수지 성분은 단독으로 또는 2종 이상의 조합물로 사용될 수 있다. 열경화성 수지 성분으로서, 반도체 소자를 부식시키는 이온성 불순물을 소량만 함유하는 에폭시 수지가 적합하다. 또한, 페놀 수지는 에폭시 수지의 경화제로서 바람직하게 사용된다.
에폭시 수지는 특별히 한정되지 않으며, 예를 들어, 2작용성 에폭시 수지 또는 다작용성 에폭시 수지, 예컨대 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 S형 에폭시 수지, 브롬화 비스페놀 A형 에폭시 수지, 수소첨가 비스페놀 A형 에폭시 수지, 비스페놀 AF형 에폭시 수지, 바이페닐형 에폭시 수지, 나프탈렌형 에폭시 수지, 플루오렌형 에폭시 수지, 페놀 노볼락형 에폭시 수지, o-크레졸 노볼락형 에폭시 수지, 트리스하이드록시페닐메탄형 에폭시 수지 또는 테트라페닐올에탄형 에폭시 수지, 또는 에폭시 수지, 예컨대 하이단토인형 에폭시 수지, 트리스글리시딜아이소사이아누레이트형 에폭시 수지 또는 글리시딜아민형 에폭시 수지를 사용할 수 있다.
에폭시 수지로서, 상기 예시된 것들 중, 노볼락형 에폭시 수지, 바이페닐형 에폭시 수지, 트리스하이드록시페닐메탄형 에폭시 수지, 및 테트라페닐올에탄형 에폭시 수지가 바람직하다. 이는 상기 에폭시 수지들이 경화제로서 페놀 수지와의 반응성이 풍부하고 내열성 등이 뛰어나기 때문이다.
에폭시 수지는 공지된 방법에 따라 합성될 수 있거나, 상업적으로 입수가능한 제품을 사용할 수 있다.
또한, 페놀 수지는 에폭시 수지의 경화제로서 작용하며, 그의 예는 노볼락형 페놀 수지, 예컨대 페놀 노볼락 수지, 페놀 아르알킬 수지, 크레졸 노볼락 수지, tert-부틸페놀 노볼락 수지, 및 노닐페놀 노볼락 수지; 레졸형 페놀 수지; 및 폴리옥시스타이렌, 예컨대 폴리-p-옥시스타이렌을 포함한다. 페놀 수지는 단독으로 또는 2종 이상의 조합물로 사용될 수 있다. 상기 페놀 수지 중에서, 페놀 노볼락 수지 및 페놀 아르알킬 수지가 바람직하다. 이는 반도체 디바이스의 접속 신뢰성이 향상될 수 있기 때문이다.
페놀 수지는 공지된 방법에 따라 합성될 수 있거나 상업적으로 입수가능한 제품을 사용할 수 있다.
에폭시 수지 대 페놀 수지의 혼합 비율은 바람직하게는 에폭시 수지 성분 중의 에폭시기 1당량당 페놀 수지 중의 하이드록실기가 0.5 내지 2.0당량이 되도록 한다. 보다 바람직하게는 0.8 내지 1.2당량이다. 즉, 혼합 비율이 상기 범위 밖이 될 경우, 경화 반응이 충분히 진행되지 않고, 에폭시 수지 경화된 제품의 특성이 열화되는 경향이 있다.
에폭시 수지와 페놀 수지를 위한 열경화-촉진 촉매는 특별히 한정되지 않으며 공지된 열경화-촉진 촉매로부터 적합하게 선택되어 사용될 수 있다. 열경화-촉진 촉매는 단독으로 또는 2종 이상의 조합물로 사용될 수 있다. 열경화-촉진 촉매로서, 예를 들어, 아민계 경화-촉진 촉매, 인계 경화-촉진 촉매, 이미다졸계 경화-촉진 촉매, 붕소계 경화-촉진 촉매, 또는 인-붕소계 경화-촉진 촉매를 사용할 수 있다.
(가교제)
웨이퍼 부착층용 수지 조성물 및 레이저 마킹층용 수지 조성물에 사용되는 가교제는 특별히 한정되지 않으며 공지된 가교제로부터 적당히 선택될 수 있다. 구체적으로는, 가교제의 예는 아이소사이아네이트계 가교제, 에폭시계 가교제, 멜라민계 가교제, 및 퍼옥사이드계 가교제 뿐만 아니라 요소계 가교제, 금속 알콕사이드계 가교제, 금속 킬레이트계 가교제, 금속 염계 가교제, 카보다이이미드계 가교제, 옥사졸린계 가교제, 아지리딘계 가교제, 및 아민계 가교제를 포함한다. 가교제로서, 아이소사이아네이트계 가교제 또는 에폭시계 가교제가 적합하다. 가교제는 단독으로 또는 2종 이상의 조합물로 사용될 수 있다.
아이소아이아네이트계 가교제의 예는 저급 지방족 폴리아이소사이아네이트, 예컨대 1,2-에틸렌 다이아이소사이아네이트, 1,4-부틸렌 다이아이소사이아네이트, 및 1,6-헥사메틸렌 다이아이소사이아네이트; 지환족 폴리아이소사이아네이트, 예컨대 사이클로펜틸렌 다이아이소사이아네이트, 사이클로헥실렌 다이아이소사이아네이트, 아이소포론 다이아이소사이아네이트, 수소첨가 톨릴렌 다이아이소사이아네이트, 및 수소첨가 자일릴렌 다이아이소사이아네이트; 및 방향족 폴리아이소사이아네이트, 예컨대 2,4-톨릴렌 다이아이소사이아네이트, 2,6-톨릴렌 다이아이소사이아네이트, 4,4'-다이페닐메탄 다이아이소사이아네이트, 및 자일릴렌 다이아이소사이아네이트를 포함한다. 또한, 트라이메틸올프로판/톨릴렌 다이아이소사이아네이트 삼량체 부가물[상품명 "콜로네이트(COLONATE) L" 니폰 폴리우레탄 공업 주식회사(Nippon Polyurethane Industry Co., Ltd.) 제조], 트라이메틸올프로판/헥사메틸렌 다이아이소사이아네이트 삼량체 부가물[상품명 "콜로네이트 HL" 니폰 폴리우레탄 공업 주식회사 제조] 등도 사용할 수 있다. 또한, 에폭시계 가교제의 예는 N,N,N',N'-테트라글리시딜-m-자일렌다이아민, 다이글리시딜아닐린, 1,3-비스(N,N-글리시딜아미노메틸)사이클로헥산, 1,6-헥산다이올 다이글리시딜 에터, 네오펜틸 글리콜 다이글리시딜 에터, 에틸렌 글리콜 다이글리시딜 에터, 프로필렌 글리콜 다이글리시딜 에터, 폴리에틸렌 글리콜 다이글리시딜 에터, 폴리프로필렌 글리콜 다이글리시딜 에터, 소르비톨 폴리글리시딜 에터, 글리세롤 폴리글리시딜 에터, 펜타에리트리톨 폴리글리시딜 에터, 폴리글리세롤 폴리글리시딜 에터, 소르비탄 폴리글리시딜 에터, 트라이메틸올프로프난 폴리글리시딜 에터, 아디프산 다이글리시딜 에스터, o-프탈산 다이글리시딜 에스터, 트라이글리시딜-트리스(2-하이드록시에틸)아이소사이아누레이트, 레소르신 다이글리시딜 에터, 및 비스페놀-S-다이글리시딜 에터 뿐만 아니라 분자 중에 둘 이상의 에폭시기를 갖는 에폭시계 수지를 포함한다.
가교제의 사용량은 특별히 한정되지 않으며 가교 정도에 따라 적절히 선택될 수 있다. 구체적으로는, 가교제의 사용량이 예를 들어 수지 성분(중합체 성분)(특히, 분자쇄 말단에 작용기를 갖는 중합체) 100중량부를 기준으로 0.05 내지 7중량부인 것이 바람직하다. 가교제의 양이 중합체 성분 100중량부를 기준으로 0.05 내지 7중량부이면, 밀착 접착성 및 응집(cohesion) 특성이 높은 수준으로 나타날 수 있다.
본 발명에서, 가교제를 사용하는 대신 또는 가교제의 사용과 더불어, 전자 빔, 자외선광 등으로 조사함에 의해 가교 처리를 실시하는 것도 가능하다.
(착색제)
본 발명에서, 반도체 후면용 필름은 바람직하게는 착색된다. 구체적으로는, 웨이퍼 부착층 및 레이저 마킹층 중 적어도 하나는 바람직하게는 착색된다. 특히, 적어도 레이저 마킹층이 착색되는 것이 보다 바람직하고, 더욱더 바람직하게는 웨이퍼 부착층 및 레이저 마킹층 둘 모두 착색된다.
본 발명에서, 웨이퍼 부착층 및 레이저 마킹층의 두 층 모두가 착색되는 경우, 웨이퍼 부착층 및 레이저 마킹층은 동일한 색상으로 착색되거나 또는 상이한 색상으로 착색될 수 있다.
이상과 같이, 반도체 후면용 필름이 착색되는 경우(필름이 무색도 아니고 투명도 아닌 경우), 착색에 의해 나타나는 색상은 특별히 한정되지 않으나, 예를 들어 흑색, 청색 또는 적색과 같은 어두운 색상이며, 흑색이 더욱 바람직하다.
본 발명에서, 어두운 색상이란 기본적으로 L*a*b 색공간에서 정의되는 L*가, 60 이하(0 내지 60), 바람직하게는 50 이하(0 내지 50), 보다 바람직하게는 40 이하(0 내지 40)인 어두운 색상을 의미한다.
또한, 흑색이란 기본적으로 L*a*b 색공간에서 정의되는 L*가 35 이하(0 내지 35), 바람직하게는 30 이하(0 내지 30), 보다 바람직하게는 25 이하(0 내지 25)인 흑색계 색상을 의미한다. 이와 관련하여, 흑색에서, L*a*b 색공간에서 정의되는 a* 및 b* 각각은 L*의 값에 따라 적합하게 선택될 수 있다. 예를 들어, a* 및 b* 둘 모두는 바람직하게는 -10 내지 10, 보다 바람직하게는 -5 내지 5, 더욱 바람직하게는 -3 내지 3(특히 0 또는 약 0)의 범위 내에 있다.
본 발명에서, L*a*b 색공간에서 정의되는 L*, a*, 및 b*는 색차계(상표명 "CR-200" 미놀타사(Minolta Ltd)에 의해 제조; 색차계)로 측정하여 결정될 수 있다. L*a*b 색공간은 1976년에 국제 조명 위원회(Commission Internationale de l'Eclairage; CIE)에 의해 제안된 색공간이며, CIE1976(L*a*b) 색공간이라 불리는 색공간을 의미한다. 또한, L*a*b 색공간은 일본 공업규격의 JIS Z8729에 정의되어 있다.
웨이퍼 부착층 또는 레이저 마킹층의 착색시에, 목적하는 색상에 따라, 착색제를 사용할 수 있다. 이러한 착색제로서, 흑색 착색제, 청색 착색제, 및 적색 착색제와 같은 다양한 어두운 색상 착색제를 적합하게 사용할 수 있고 흑색 착색제가 더욱 적합하다. 착색제는 임의의 안료 및 염료일 수 있다. 착색제는 단독으로 또는 2종 이상의 조합물로 사용할 수 있다. 이와 관련하여, 염료로서, 임의의 형태의 염료, 예컨대 산 염료, 반응성 염료, 직접 염료, 분산 염료, 및 양이온성 염료를 사용할 수 있다. 또한, 안료에 관해서는, 그 형태는 특별히 한정되지 않으며 공지된 안료 중에서 적합하게 선택되어 사용될 수 있다.
특히, 착색제로서 염료를 사용할 경우, 염료는 반도체 후면용 필름 중에 용해됨으로써 균질하게 또는 거의 균질하게 분산된 상태로 되어, 균질하거나 거의 균질한 색 밀도를 갖는 반도체 후면용 필름(결과적으로, 다이싱 테이프-일체화된 반도체 후면용 필름)을 용이하게 제조할 수 있다. 따라서, 염료가 착색제로서 사용될 경우, 다이싱 테이프-일체화된 반도체 후면용 필름 중의 반도체 후면용 필름은 균질하거나 거의 균질한 색 밀도를 가질 수 있으며 마킹 특성 및 외관 특성이 향상될 수 있다.
흑색 착색제는 특별히 한정되지 않으며 예를 들어 무기 흑색 안료 및 흑색 염료로부터 적합하게 선택될 수 있다. 또한, 흑색 착색제는 시안색 착색제(청록색 착색제), 마젠타색 착색제(자홍색 착색제), 및 황색 착색제(황색 착색제)가 혼합된 착색제 혼합물일 수 있다. 흑색 착색제는 단독으로 또는 2종 이상의 조합물로 사용될 수 있다. 물론, 흑색 착색제는 흑색 이외의 색상의 착색제와 조합하여 사용할 수 있다.
흑색 착색제의 구체적인 예는 카본 블랙(예컨대 퍼너스 블랙, 채널 블랙, 아세틸렌 블랙, 써멀 블랙, 또는 램프 블랙), 그래파이트(흑연), 산화구리, 이산화 망간, 아조형 안료(예컨대 아조메틴 아조 블랙), 아닐린 블랙, 페릴렌 블랙, 티타늄 블랙, 사이아닌 블랙, 활성탄, 페라이트(예컨대 비자성 페라이트 또는 자성 페라이트), 마그네타이트, 산화크로뮴, 산화철, 이황화 몰리브덴, 크로뮴 착물, 복합 산화물형 흑색 안료, 및 안트라퀴논형 유기 흑색 안료를 포함한다.
흑색 착색제로서, 흑색 염료, 예컨대 C.I. 솔벤트 블랙 3, 7, 22, 27, 29, 34, 43, 70, C.I. 다이렉트 블랙 17, 19, 22, 32, 38, 51, 71, C.I. 애시드 블랙 1, 2, 24, 26, 31, 48, 52, 107, 109, 110, 119, 154, 및 C.I. 디스퍼스 블랙 1, 3, 10, 24; 흑색 안료, 예컨대 C.I. 피그먼트 블랙 1, 7 등을 사용할 수 있다.
이러한 흑색 착색제로서, 예를 들어, 상표명 "오일 블랙(Oil Black) BY", 상표명 "오일 블랙 BS", 상표명 "오일 블랙 HBB", 상표명 "오일 블랙 803", 상표명 "오일 블랙 860", 상표명 "오일 블랙 5970", 상표명 "오일 블랙 5906", 상표명 "오일 블랙 5905"(오리엔트 화학 공업 주식회사(Orient Chemical Industries Co., Ltd.) 제조) 등이 상업적으로 입수가능하다.
흑색 착색제 이외의 착색제의 예는 시안색 착색제, 마젠타색 착색제, 및 황색 착색제를 포함한다.
시안색 착색제의 예는 시안색 염료, 예컨대 C.I. 솔벤트 블루 25, 36, 60, 70, 93, 95; C.I. 애시드 블루 6 및 45; 시안색 안료, 예컨대 C.I. 피그먼트 블루 1, 2, 3, 15, 15:1, 15:2, 15:3, 15:4, 15:5, 15:6, 16, 17, 17:1, 18, 22, 25, 56, 60, 63, 65, 66; C.I. 배트 블루 4, 60; 및 C.I. 피그먼트 그린 7을 포함한다.
또한, 마젠타 착색제 중에서, 마젠타색 염료의 예는 C.I. 솔벤트 레드 1, 3, 8, 23, 24, 25, 27, 30, 49, 52, 58, 63, 81, 82, 83, 84, 100, 109, 111, 121, 122; C.I. 디스퍼스 레드 9; C.I. 솔벤트 바이올렛 8, 13, 14, 21, 27; C.I. 디스퍼스 바이올렛 1; C.I. 베이직 레드 1, 2, 9, 12, 13, 14, 15, 17, 18, 22, 23, 24, 27, 29, 32, 34, 35, 36, 37, 38, 39, 40; C.I. 베이직 바이올렛 1, 3, 7, 10, 14, 15, 21, 25, 26, 27 및 28을 포함한다.
마젠타색 착색제 중에서, 마젠타색 안료의 예는 C.I. 피그먼트 레드 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 21, 22, 23, 30, 31, 32, 37, 38, 39, 40, 41, 42, 48:1, 48:2, 48:3, 48:4, 49, 49:1, 50, 51, 52, 52:2, 53:1, 54, 55, 56, 57:1, 58, 60, 60:1, 63, 63:1, 63:2, 64, 64:1, 67, 68, 81, 83, 87, 88, 89, 90, 92, 101, 104, 105, 106, 108, 112, 114, 122, 123, 139, 144, 146, 147, 149, 150, 151, 163, 166, 168, 170, 171, 172, 175, 176, 177, 178, 179, 184, 185, 187, 190, 193, 202, 206, 207, 209, 219, 222, 224, 238, 245; C.I. 피그먼트 바이올렛 3, 9, 19, 23, 31, 32, 33, 36, 38, 43, 50; C.I. 배트 레드 1, 2, 10, 13, 15, 23, 29 및 35를 포함한다.
또한, 황색 착색제의 예는 황색 염료, 예컨대 C.I. 솔벤트 옐로 19, 44, 77, 79, 81, 82, 93, 98, 103, 104, 112 및 162; 황색 안료, 예컨대 C.I. 피그먼트 오렌지 31, 43; C.I. 피그먼트 옐로 1, 2, 3, 4, 5, 6, 7, 10, 11, 12, 13, 14, 15, 16, 17, 23, 24, 34, 35, 37, 42, 53, 55, 65, 73, 74, 75, 81, 83, 93, 94, 95, 97, 98, 100, 101, 104, 108, 109, 110, 113, 114, 116, 117, 120, 128, 129, 133, 138, 139, 147, 150, 151, 153, 154, 155, 156, 167, 172, 173, 180, 185, 195; C.I. 배트 옐로 1, 3 및 20을 포함한다.
시안색 착색제, 마젠타색 착색제 및 황색 착색제와 같은 다양한 착색제는 각각 단독으로 또는 2종 이상을 조합하여 사용될 수 있다. 이와 관련하여, 2종 이상의 시안색 착색제, 마젠타색 착색제 및 황색 착색제와 같은 다양한 착색제를 사용할 경우, 상기 착색제의 혼합 비율(또는 블렌딩 비율)은 특별히 한정되지 않으며 각 착색제의 종류, 목적 색상 등에 따라 적합하게 선택될 수 있다.
한편, 흑색 착색제로서 시안색 착색제, 마젠타색 착색제 및 황색 착색제를 혼합함으로써 형성된 착색제를 사용할 경우, 상기 착색제들은 단독으로 또는 2종 이상의 혼합물로 사용될 수 있다. 혼합된 잉크 조성물 중의 시안색 착색제, 마젠타색 착색제 및 황색 착색제의 혼합 비율(또는 블렌딩 비율)은 흑색계 색상(예컨대 L*a*b 색공간에서 정의되는 L*, a* 및 b*이 상기 범위에 있는 흑색계 색상)이 나타날 수 있는 한 특별히 한정되지 않으며, 각 착색제의 유형 등에 따라 적합하게 선택될 수 있다. 혼합된 잉크 조성물 중의 시안색 착색제, 마젠타색 착색제 및 황색 착색제의 함량은 예를 들어 착색제의 전체량에 대하여 시안색 착색제/마젠타색 착색제/황색 착색제=10중량% 내지 50중량%/10중량% 내지 50중량%/10중량% 내지 50중량%(바람직하게는 20중량% 내지 40중량%/20중량% 내지 40중량%/20중량% 내지 40중량%)의 범위 내에서 적합하게 선택될 수 있다.
착색제의 함량은 웨이퍼 부착층 또는 레이저 마킹층을 형성하는 수지 조성물 중의 0.1 내지 10중량%(용매(들)는 제외한 값, 바람직하게는 0.5 내지 8중량%이고 보다 바람직하게는 1 내지 5중량%)의 범위로부터 적합하게 선택될 수 있다.
(다른 첨가제)
본 발명에서, 전술한 바와 같이, 웨이퍼 부착층용 수지 조성물 및 레이저 마킹층용 수지 조성물 중에, 다른 첨가제가 필요에 따라 적절히 블렌딩될 수 있다. 다른 첨가제로서, 충전제, 난연제, 실레인커플링제, 및 이온포착제에 더하여, 증량제, 노화방지제, 산화방지제, 및 계면활성제와 같은 첨가제를 사용할 수 있다.
충전제는 무기 충전제 및 유기 충전제 중 임의의 것일 수 있으나 무기 충전제가 적합하다. 무기 충전제와 같은 충전제를 블렌딩함으로써, 반도체 후면용 필름에 도전성 부여, 반도체 후면용 필름의 열전도성 개선, 반도체 후면용 필름의 탄성률 제어 등이 달성될 수 있다. 이와 관련하여, 반도체 후면용 필름은 도전성이거나 비도전성일 수 있다. 무기 충전제의 예는 실리카, 점토, 석고, 탄산칼슘, 황산바륨, 알루미나 옥사이드, 산화베릴륨, 세라믹, 예컨대 탄화규소 및 질화규소, 금속 또는 합금, 예컨대 알루미늄, 구리, 은, 금, 니켈, 크로뮴, 납, 주석, 아연, 팔라듐, 및 땜납, 카본 등으로 구성되는 다양한 무기 분말을 포함한다. 충전제는 단독으로 또는 2종 이상의 조합물로 사용될 수 있다. 특히, 충전제는 적합하게는 실리카이고 보다 적합하게는 융합된 실리카이다. 무기 충전제의 평균 입경은 바람직하게는 0.1 내지 80㎛의 범위 내에 있다. 무기 충전제의 평균 입경은 레이저 회절형 입경 분포 측정 장치에 의해 측정할 수 있다.
충전제(예컨대 무기 충전제)의 블렌딩량은 유기 수지 성분의 전체량의 100중량부 기준으로 바람직하게는 80중량부 이하(0 내지 80중량부)이고 보다 바람직하게는 0 내지 70중량부이다.
난연제의 예는 삼산화안티몬, 오산화안티몬, 및 브롬화 에폭시 수지를 포함한다. 난연제는 단독으로 또는 2종 이상의 조합물로 사용될 수 있다. 실레인커플링제의 예는 β-(3,4-에폭시사이클로헥실)에틸트라이메톡시실레인, γ-글리시독시프로필트라이메톡시실레인, 및 γ-글리시독시프로필메틸다이에톡시실레인을 포함한다. 실레인커플링제는 단독으로 또는 2종 이상의 조합물로 사용될 수 있다. 이온포착제의 예는 하이드로탈사이트 및 수산화비스무트를 포함한다. 이온포착제는 단독으로 또는 2종 이상의 조합물로 사용될 수 있다.
반도체 후면용 필름의 두께(웨이퍼 부착층 및 레이저 마킹층을 포함하는 전체 필름 두께)는 특별히 한정되지 않으나 예를 들어 약 2 내지 200㎛의 범위로부터 적절하게 선택될 수 있다. 본 발명에서, 반도체 후면용 필름의 두께는 바람직하게는 약 4 내지 160㎛, 보다 바람직하게는 약 6 내지 100㎛, 더욱 바람직하게는 10 내지 80㎛이다. 한편, 반도체 후면용 필름은 웨이퍼 부착층과 레이저 마킹층 사이에 층(들)으로서 다른 층(들)을 가질 수 있다.
이와 관련하여, 반도체 후면용 필름에서, 웨이퍼 부착층 및/또는 레이저 마킹층이 에폭시 수지와 같은 열경화성 수지를 함유하는 수지 조성물로 형성될 경우, 반도체 후면용 필름은 반도체 웨이퍼에 적용되기 전 단계에서는 열경화성 수지가 미경화되거나 부분 경화된 상태에 있다. 이러한 경우, 상기 필름이 반도체 웨이퍼에 적용된 후(구체적으로는, 통상, 플립 칩 본딩 공정에서 봉지재가 경화될 때), 반도체 후면용 필름의 웨이퍼 부착층 및/또는 레이저 마킹층 중의 열경화성 수지는 완전히 또는 거의 완전히 경화된다.
이상과 같이, 반도체 후면용 필름 중의 웨이퍼 부착층 및/또는 레이저 마킹층은 열경화성 수지를 함유할 경우에도 열경화성 수지가 미경화되거나 부분 경화된 상태에 있기 때문에, 반도체 후면용 필름 중의 웨이퍼 부착층의 겔 분율 및/또는 레이저 마킹층의 겔 분율은 특별히 한정되지 않으나 예를 들어 50중량% 이하(0 내지 50중량%)의 범위로부터 적합하게 선택될 수 있고, 바람직하게는 30중량% 이하(0 내지 30중량%)이고 보다 바람직하게는 10중량% 이하(0 내지 10중량%)이다. 반도체 후면용 필름 중의 웨이퍼 부착층의 겔 분율 및 레이저 마킹층의 겔 분율은 하기 측정 방법에 의해 측정될 수 있다.
<겔 분율 측정 방법>
샘플 약 0.1g을 반도체 후면용 필름 중의 웨이퍼 부착층 또는 레이저 마킹층으로부터 샘플링하여 정밀하게 칭량(샘플 중량)하고, 샘플을 메쉬형 시트로 싼 후, 실온에서 톨루엔 약 50mL에 1주일 동안 침지시킨다. 이후, 용매불용성 물질(메쉬형 시트의 내용물)을 톨루엔으로부터 빼내고 130℃에서 약 2시간 동안 건조시키고, 건조후의 용매불용성 물질을 칭량하고(침지 및 건조후의 중량), 하기 수학식 a에 따라 겔 분율(중량%)을 계산한다.
[수학식 a]
겔 분율(중량%)=[(침지 및 건조후의 중량)/(샘플 중량)]×100
한편, 반도체 후면용 필름 중의 웨이퍼 부착층의 겔 분율 및 레이저 마킹층의 겔 분율은 수지 성분의 종류 및 함량, 가교제의 종류 및 함량, 가열 온도 및 가열 시간 등에 의해 제어될 수 있다.
본 발명에 따른 반도체 후면용 필름(웨이퍼 부착층 및 레이저 마킹층, 특히 레이저 마킹층을 갖는 반도체 후면용 필름)에서, 23℃에서의 탄성률(인장 저장 탄성률 E')은 바람직하게는 1GPa 이상이고, 보다 바람직하게는 2GPa 이상이고, 더욱 바람직하게는 3GPa 이상이다. 반도체 후면용 필름의 탄성률(특히 레이저 마킹층의 탄성률)이 1GPa 이상인 경우, 칩상 작업편을 다이싱 테이프의 점착제층으로부터 반도체 후면용 필름과 함께 박리한 후 상기 반도체 후면용 필름을 지지체(예컨대 캐리어 테이프) 상에 위치시켜 수송(transportation) 등을 수행할 때, 지지체(예컨대 캐리어 테이프의 상부 테이프 또는 저부 테이프)에 대한 반도체 후면용 필름의 부착이 억제 또는 예방될 수 있다. 이와 관련하여, 반도체 후면용 필름 중의 웨이퍼 부착층 및/또는 레이저 마킹층이 열경화성 수지를 함유하는 수지 조성물로 형성되어 있는 경우, 전술한 바와 같이, 열경화성 수지는 통상적으로 미경화되거나 부분 경화된 상태여서, 23℃에서의 반도체 후면용 필름의 탄성률(웨이퍼 부착층 및 레이저 마킹층을 갖는 반도체 후면용 필름의 탄성률, 특히 레이저 마킹층의 탄성률)은 열경화성 수지가 미경화 또는 부분 경화된 상태에서의 23℃에서의 탄성률이다.
23℃에서의 반도체 후면용 필름의 탄성률(인장 저장 탄성률 E')은 웨이퍼 부착층 및 레이저 마킹층으로 형성된 반도체 후면용 필름을 다이싱 테이프에 적층하지 않고 제조하고 레오메트릭스사(Rheometrics Co. Ltd.)에서 제조된 동적 점탄성 측정 장치 "솔리드 애널라이저(Solid Analyzer) RS A2"를 사용하여 질소 분위기하에서 소정의 온도(23℃)에서 샘플 폭 10mm, 샘플 길이 22.5mm, 샘플 두께 0.2mm, 진동수 1Hz, 및 승온 속도 10℃/분의 조건하에 인장 모드에서 탄성률을 측정함으로써 결정되며 측정된 탄성률을 수득된 인장 저장 탄성률 E'의 값으로 간주한다.
반도체 후면용 필름의 탄성률은 웨이퍼 부착층의 수지 조성물(열가소성 수지 및/또는 열경화성 수지)의 종류 및 함량 및 레이저 마킹층의 수지 조성물의 그것, 실리카 충전제와 같은 충전제의 종류 및 함량 등에 의해 제어될 수 있다.
가시광 영역(파장: 400nm 내지 800nm)에서의 반도체 후면용 필름의 광투과율(가시광 투과율)은 특별히 한정되지 않으나, 예를 들어 20% 이하의 범위(0% 내지 20%), 보다 바람직하게는 10% 이하의 범위(0% 내지 10%), 특히 바람직하게는 5% 이하의 범위(0% 내지 5%)이다. 가시광 영역에서의 반도체 후면용 필름의 광투과율이 20% 이하이면, 가시광은 반도체 후면용 필름을 투과하여 반도체 칩에 도달하며, 이로써 반도체 칩에 악영향을 미치는 것을 감소시킬 수 있다.
반도체 후면용 필름의 가시광 투과율(%)은 반도체 후면용 필름을 구성하는 수지 성분의 종류 및 함량, 착색제(예컨대 안료 및 염료)의 종류 및 함량, 충전제의 종류 및 함량 등에 의해 제어될 수 있다.
가시광 투과율(%)은 예를 들어 하기 방법으로 계산할 수 있다. 즉, 다이싱 테이프에 적층되지 않은 두께(평균 두께) 20㎛의 반도체 후면용 필름을 제조한다. 다음으로, 반도체 후면용 필름을 "업솝션 스펙트로 포토미터(ABSORPTION SPECTRO PHOTOMETER)"(시마즈사의 상표명)를 사용하여 조사한다. 가시광은 400nm 내지 800nm의 파장을 갖는다. 상기 조사에 의해 반도체 후면용 필름을 투과한 가시광의 광 강도를 하기 공식에 따라 계산할 수 있다.
가시광 투과율(%)=[(반도체 후면용 필름을 투과한 후의 가시광의 광 강도)/(가시광의 초기 광 강도)]×100
광투과율(%)을 계산하는 전술한 방법이 또한 두께가 20㎛가 아닌 반도체 후면용 필름의 광투과율(%)을 계산하는 데 적용될 수 있다. 구체적으로는, 램버트-비어 법칙에 따라, 두께 20㎛인 경우의 흡광도 A20을 다음과 같이 계산할 수 있다.
[수학식 1]
A20=α×L20×C
(식중, L20은 광로의 길이이고, α는 흡광도 지수이고, C는 샘플의 농도이다.)
또한, 두께 X(㎛)인 경우의 흡광도 AX는 다음과 같이 계산할 수 있다.
[수학식 2]
AX=α×LX×C
또한, 두께 20㎛인 경우의 흡광도 A20은 다음과 같이 계산할 수 있다.
[수학식 3]
A20=-log10T20
(식중, T20은 두께 20㎛인 경우의 광투과율이다.)
상기 수학식 1 내지 3으로부터, 흡광도 AX는 하기 식으로 나타낼 수 있다.
AX=A20×(LX/L20)=-[log10(T20)]×(LX/L20)
따라서, 두께 X㎛인 경우의 광 투과율 TX(%)은 다음과 같이 계산될 수 있다:
TX=10-Ax
여기서 Ax=-[log10(T20)]×(LX/L20)이다.
또한, 상기 광투과율(%) 계산 방법에서 반도체 후면용 필름의 두께를 20㎛로 규제한다는 사실은 반도체 후면용 필름의 두께를 특별히 한정하는 것이 아니다. "20㎛"의 값은 측정시의 편의를 위해 적용되는 두께이다.
본 발명에서, 반도체 후면용 필름은 바람직하게는 낮은 흡습률을 갖는다. 구체적으로는, 반도체 후면용 필름으로서, 상기 필름이 온도 85℃ 및 습도 85%RH의 분위기하에 168시간 동안 방치되었을 때의 흡습률은 1중량% 이하이고 더 바람직하게는 0.8중량% 이하이다. 반도체 후면용 필름의 흡습률(온도 85℃ 및 습도 85%RH의 분위기하에 168시간 동안 방치된 후)를 1중량% 이하로 규제함으로써, 레이저 마킹 특성이 향상될 수 있다. 게다가, 예를 들어, 재유동(reflow) 공정에서 보이드(void)의 발생이 억제 또는 예방될 수 있다. 반도체 후면용 필름의 흡습률은 예를 들어 무기 충전제의 첨가량을 변화시킴으로써 규제될 수 있다. 반도체 후면용 필름의 흡습률(%)는 필름을 온도 85℃ 및 습도 85%RH의 분위기하에 168시간 동안 방치했을 때의 중량 변화로부터 계산되는 값이다(하기 공식 참조). 반도체 후면용 필름 중의 웨이퍼 부착층 및/또는 레이저 마킹층이 열경화성 수지를 함유하는 수지 조성물로 형성되는 경우, 반도체 후면용 필름의 흡습률은 열 경화 후에 필름을 온도 85℃ 및 습도 85%RH의 분위기하에 168시간 동안 방치했을 때의 중량 변화로부터 계산되는 값이다.
흡습률(중량%)=[{(반도체 후면용 착색된 필름을 방치한 후의 중량)-(반도체 후면용 착색된 필름을 방치하기 전의 중량)}/(반도체 후면용 착색된 필름을 방치하기 전의 중량)]×100
또한, 본 발명에서, 반도체 후면용 필름은 바람직하게는 작은 비율의 휘발물질을 갖는다. 구체적으로는, 반도체 후면용 필름에서, 250℃의 온도에서 1시간 동안 가열한 후의 중량 감소의 비율(중량 감소 비율)은 바람직하게는 2중량% 이하, 보다 바람직하게는 1중량% 이하 및 더 바람직하게는 0.8중량% 이하이다. 반도체 후면용 필름의 중량 감소 비율(250℃ 온도에서 1시간 동안 가열한 후)을 2중량% 이하로 규제함으로써, 레이저 마킹 특성이 향상될 수 있다. 게다가, 예를 들어, 재유동 공정에서 패키지의 균열 발생이 억제 또는 예방될 수 있다. 반도체 후면용 필름의 중량 감소 비율은 예를 들어 무연(lead-free) 땜납 재유동시에 균열 발생을 감소시킬 수 있는 무기 물질, 예컨대 실리카 또는 알루미나와 같은 무기 충전제를 첨가함으로써 규제될 수 있다. 반도체 후면용 필름의 중량 감소 비율(중량%)은 필름이 250℃에서 1시간 동안 가열되었을 때의 중량 변화로부터 계산되는 값이다(하기 공식 참조). 반도체 후면용 필름 중의 웨이퍼 부착층 및/또는 레이저 마킹층이 열경화성 수지를 함유하는 수지 조성물로 형성될 경우, 반도체 후면용 필름의 중량 감소 비율은 열 경화 후에 250℃의 온도에서 1시간 동안 가열했을 때의 중량 변화로부터 계산되는 값이다.
중량 감소 비율(중량%)=[{(반도체 후면용 필름을 방치하기 전의 중량)-(반도체 후면용 필름을 방치한 후의 중량)}/(반도체 후면용 필름을 방치하기 전의 중량)]×100
반도체 후면용 필름(바람직하게는 웨이퍼 부착층)은 바람직하게는 세퍼레이터(박리 라이너, 도시되지 않음)에 의해 보호된다. 세퍼레이터는 반도체 후면용 필름(바람직하게는 웨이퍼 부착층)을 실제로 사용되기 전까지 보호하기 위한 보호재로서의 기능을 갖는다. 또한, 세퍼레이터는 반도체 후면용 필름이 다이싱 테이프의 기재 상의 점착제층에 이착될 때 지지 기재로서 사용될 수도 있다. 세퍼레이터는 다이싱 테이프-일체화된 반도체 후면용 필름의 반도체 후면용 필름 상에 작업편을 부착시킬 때 박리된다. 세퍼레이터로서, 폴리에틸렌 또는 폴리프로필렌제 필름뿐만 아니라, 그 표면이 불소계 이형제 또는 장쇄 알킬 아크릴레이트계 이형제와 같은 이형제로 코팅된 플라스틱 필름(예컨대 폴리에틸렌 테레프탈레이트), 종이 등도 사용할 수 있다. 세퍼레이터는 통상적인 공지된 방법에 의해 형성될 수 있다. 또한, 세퍼레이터의 두께 등은 특별히 한정되지 않는다.
또한, 본 발명에 따른 반도체 후면용 필름은 웨이퍼 부착층 및 레이저 마킹층을 포함하는 다층 구조를 갖지만, 웨이퍼 부착층이 웨이퍼 후면과 접촉하게 되고 레이저 마킹층이 다이싱 테이프-일체화된 반도체 후면용 필름 중의 다이싱 테이프의 점착제층에 부착되어 다이싱 공정 후 픽업된 반도체 칩 중의 반도체 칩의 후면측에서 최외층이 되는 한, 상기 웨이퍼 부착층과 레이저 마킹층 사이에 다른 층들(예컨대, 중간층, 광차폐층, 강화층, 착색된 층, 기재층, 전자파-차폐층, 열전도층, 점착제층 등)을 함유할 수 있다.
다이싱 테이프
다이싱 테이프는 기재 및 상기 기재 상에 형성된 점착제층을 포함한다. 따라서, 다이싱 테이프는 충분히 기재와 점착제층이 적층된 구조를 갖는다. 기재(지지 기재)는 점착제층 등을 위한 지지재로서 사용될 수 있다. 기재로서, 예를 들어, 적당한 얇은 재료, 예컨대 종이계 기재, 예컨대 종이; 섬유계 기재, 예컨대 직물, 부직포, 펠트, 및 네트; 금속계 기재, 예컨대 금속 박 및 금속 플레이트; 플라스틱 기재, 예컨대 플라스틱 필름 및 시트; 고무계 기재, 예컨대 고무 시트; 발포체, 예컨대 발포 시트; 및 이들의 적층체[플라스틱계 재료와 다른 기재의 적층체, 플라스틱 필름(또는 필름) 각각의 적층체 등]을 사용할 수 있다. 본 발명에서, 기재로서, 플라스틱 필름 및 시트와 같은 플라스틱 기재가 적합하게 사용될 수 있다. 이러한 플라스틱 재료의 원료의 예는 올레핀계 수지, 예컨대 폴리에틸렌(PE), 폴리프로필렌(PP), 및 에틸렌-프로필렌 공중합체; 에틸렌을 단량체 성분으로서 사용하는 공중합체, 예컨대 에틸렌-바이닐 아세테이트 공중합체(EVA), 아이오노머 수지, 에틸렌-(메트)아크릴산 공중합체, 및 에틸렌-(메트)아크릴산 에스터 (랜덤, 교대) 공중합체); 폴리에스터, 예컨대 폴리에틸렌 테레프탈레이트(PET), 폴리에틸렌 나프탈레이트(PEN), 및 폴리부틸렌 테레프탈레이트(PBT); 아크릴계 수지; 폴리바이닐 클로라이드(PVC); 폴리우레탄; 폴리카보네이트; 폴리페닐렌 설파이드(PPS); 아마이드계 수지, 예컨대 폴리아마이드(나일론) 및 전 방향족 폴리아마이드(아라미드); 폴리에터 에터 케톤(PEEK); 폴리이미드; 폴리에터이미드; 폴리바이닐리덴 클로라이드; ABS(아크릴로나이트릴-부타다이엔-스티렌 공중합체); 셀룰로스계 수지; 실리콘 수지; 및 불화 수지를 포함한다. 또한, 기재의 재료로서, 상기 수지 각각의 가교체와 같은 중합체도 사용할 수 있다. 상기 원료는 단독으로 또는 2종 이상의 조합물로 사용될 수 있다.
플라스틱 기재가 기재로서 사용될 경우, 신장도(elongation degree)와 같은 변형 특성은 연신 처리 등에 의해 제어될 수 있다.
기재의 두께는 특별히 한정되지 않으며 강도, 가요성, 의도하는 사용 목적 등에 따라 적절히 선택될 수 있다. 예를 들어, 두께는 일반적으로 1000㎛ 이하(예컨대 1 내지 1000㎛), 바람직하게는 10 내지 500㎛, 보다 바람직하게는 20 내지 300㎛이고, 더 바람직하게는 약 30 내지 200㎛이지만 그에 한정되는 것은 아니다. 이와 관련하여, 기재는 단일층 형태 및 적층된 층 형태 중 임의의 형태를 가질 수 있다.
통상적으로 사용되는 표면 처리, 예컨대 화학적 또는 물리적 처리에 의한 산화 처리, 예를 들어 크로메이트 처리, 오존 노출, 화염 노출, 고압 전기 쇼크 노출, 또는 이온화된 복사 처리, 또는 언더코팅제를 사용한 코팅 처리가 인접층과의 밀착 접착성, 유지 특성 등의 향상을 위해 기재 표면에 적용될 수 있다.
한편, 기재는 본 발명의 이점 등이 손상되지 않는 범위 내에서 다양한 첨가제(착색제, 충전제, 가소제, 노화방지제, 산화방지제, 계면활성제, 난연제 등)를 함유할 수 있다.
점착제층은 점착제로 형성되며 점착성을 갖는다. 상기 점착제는 특별히 한정되지 않으며 공지된 점착제 중에서 적합하게 선택될 수 있다. 구체적으로는, 점착제로서, 공지된 점착제, 예컨대 아크릴계 점착제, 고무계 점착제, 바이닐 알킬 에터계 점착제, 실리콘계 점착제, 폴리에스터계 점착제, 폴리아마이드계 점착제, 우레탄계 점착제, 불소계 점착제, 스타이렌-다이엔 블록 공중합체계 점착제, 및 상기 점착제에 융점 약 200℃ 이하의 열-용융성 수지가 혼합된 크립(creep)성-개선 점착제 중에서 상기한 특성을 갖는 점착제를 적합하게 선택하여 사용할 수 있다(예를 들어, 각각이 본원에 참고로 인용되는 일본 특허공개 1981-61468호, 일본 특허공개 1986-174857호, 일본 특허공개 1988-17981호, 일본 특허공개 1981-13040호 등 참조). 또한, 점착제로서, 방사선경화성 점착제(또는 에너지선경화성 점착제) 또는 열팽창성 점착제도 사용할 수 있다. 점착제는 단독으로 또는 2종 이상의 조합물로 사용될 수 있다.
본 발명에서, 점착제로서, 아크릴계 점착제 및 고무계 점착제가 적합하게 사용될 수 있고, 특히 아크릴계 점착제가 적합하다. 아크릴계 점착제로서, 1종 또는 2종 이상의 알킬 (메트)아크릴레이트를 단량체 성분으로서 사용하는 아크릴계 중합체(단독중합체 또는 공중합체)가 베이스 중합체로서 사용되는 아크릴계 점착제를 들 수 있다.
아크릴계 점착제 중의 알킬 (메트)아크릴레이트의 예는 알킬 (메트)아크릴레이트, 예컨대 메틸 (메트)아크릴레이트, 에틸 (메트)아크릴레이트, 프로필 (메트)아크릴레이트, 아이소프로필 (메트)아크릴레이트, 부틸 (메트)아크릴레이트, 아이소부틸 (메트)아크릴레이트, s-부틸 (메트)아크릴레이트, t-부틸 (메트)아크릴레이트, 펜틸 (메트)아크릴레이트, 헥실 (메트)아크릴레이트, 헵틸 (메트)아크릴레이트, 옥틸 (메트)아크릴레이트, 2-에틸헥실 (메트)아크릴레이트, 아이소옥틸 (메트)아크릴레이트, 노닐 (메트)아크릴레이트, 아이소노닐 (메트)아크릴레이트, 데실 (메트)아크릴레이트, 아이소데실 (메트)아크릴레이트, 운데실 (메트)아크릴레이트, 도데실 (메트)아크릴레이트, 트라이데실 (메트)아크릴레이트, 테트라데실 (메트)아크릴레이트, 펜타데실 (메트)아크릴레이트, 헥사데실 (메트)아크릴레이트, 헵타데실 (메트)아크릴레이트, 옥타데실 (메트)아크릴레이트, 노나데실 (메트)아크릴레이트, 및 에이코실 (메트)아크릴레이트를 포함한다. 알킬 (메트)아크릴레이트로서, 탄소수 4 내지 18의 알킬기를 갖는 알킬 (메트)아크릴레이트가 적합하다. 한편, 알킬 (메트)아크릴레이트의 알킬기는 선형이거나 분지형일 수 있다.
전술한 아크릴계 중합체는 응집력, 내열성, 가교 능력 등을 변경할 목적으로 알킬 (메트)아크릴레이트와 중합가능한 다른 단량체 성분(공중합성 단량체 성분)에 대응하는 단위를 함유할 수 있다. 이러한 공중합성 단량체 성분의 예는 카보닐기-함유 단량체, 예컨대 (메트)아크릴산(아크릴산 또는 메타크릴산), 카복시에틸 아크릴레이트, 카복시펜틸 아크릴레이트, 이타콘산, 말레산, 퓨마르산, 및 크로톤산; 산 무수물기-함유 단량체, 예컨대 말레산 무수물 및 이타콘산 무수물; 하이드록실기-함유 단량체, 예컨대 하이드록시에틸 (메트)아크릴레이트, 하이드록시프로필 (메트)아크릴레이트, 하이드록시부틸 (메트)아크릴레이트, 하이드록시헥실 (메트)아크릴레이트, 하이드록시옥틸 (메트)아크릴레이트, 하이드록시데실 (메트)아크릴레이트, 하이드록시라우릴 (메트)아크릴레이트, 및 (4-하이드록시메틸사이클로헥실)메틸 메타크릴레이트; 설폰산기-함유 단량체, 예컨대 스타이렌설폰산, 알릴설폰산, 2-(메트)아크릴아마이드-2-메틸프로판설폰산, (메트)아크릴아마이드프로판설폰산, 설포프로필 (메트)아크릴레이트, 및 (메트)아크릴로일옥시나프탈렌설폰산; 인산기-함유 단량체, 예컨대 2-하이드록시에틸아크릴로일 포스페이트; (N-치환)아마이드계 단량체, 예컨대 (메트)아크릴아마이드, N,N-다이메틸(메트)아크릴아마이드, N-부틸(메트)아크릴아마이드, N-메틸올(메트)아크릴아마이드, 및 N-메틸올프로판(메트)아크릴아마이드; 아미노알킬 (메트)아크릴레이트계 단량체, 예컨대 아미노에틸 (메트)아크릴레이트, N,N-다이메틸아미노에틸 (메트)아크릴레이트, 및 t-부틸아미노에틸 (메트)아크릴레이트; 알콕시알킬 (메트)아크릴레이트계 단량체, 예컨대 메톡시에틸 (메트)아크릴레이트 및 에톡시에틸 (메트)아크릴레이트; 사이아노아크릴레이트 단량체, 예컨대 아크릴로나이트릴 및 메타크릴로나이트릴; 에폭시기-함유 아크릴계 단량체, 예컨대 글리시딜 (메트)아크릴레이트; 스타이렌계 단량체, 예컨대 스타이렌 및 α-메틸스타이렌; 바이닐 에스터계 단량체, 예컨대 바이닐 아세테이트 및 바이닐 프로피오네이트; 올레핀계 단량체, 예컨대 아이소프렌, 부타다이엔, 및 아이소부틸렌; 바이닐 에터계 단량체, 예컨대 바이닐 에터; 질소-함유 단량체, 예컨대 N-바이닐피롤리돈, 메틸바이닐피롤리돈, 바이닐피리딘, 바이닐피페리돈, 바이닐피리미딘, 바이닐피페라진, 바이닐피라진, 바이닐피롤, 바이닐이미다졸, 바이닐옥사졸, 바이닐모폴린, N-바이닐카복실산 아마이드, 및 N-바이닐카프로락탐; 말레이미드계 단량체, 예컨대 N-사이클로헥실말레이미드, N-아이소프로필말레이미드, N-라우릴말레이미드, 및 N-페닐말레이미드; 이타콘이미드계 단량체, 예컨대 N-메틸이타콘이미드, N-에틸이타콘이미드, N-부틸이타콘이미드, N-옥틸이타콘이미드, N-2-에틸헥실이타콘이미드, N-사이클로헥실이타콘이미드, 및 N-라우릴이타콘이미드; 석신이미드계 단량체, 예컨대 N-(메트)아크릴로일옥시메틸렌석신이미드, N-(메트)아크릴로일-6-옥시헥사메틸렌석신이미드, 및 N-(메트)아크릴로일-8-옥시옥타메틸렌석신이미드; 글리콜계 아크릴산 에스터 단량체, 예컨대 폴리에틸렌 글리콜 (메트)아크릴레이트, 폴리프로필렌 글리콜 (메트)아크릴레이트, 메톡시에틸렌 글리콜 (메트)아크릴레이트, 및 메톡시폴리프로필렌 글리콜 (메트)아크릴레이트; 헤테로환, 할로젠 원자, 규소 원자 등을 갖는 아크릴산 에스터계 단량체, 예컨대 테트라하이드로퍼퓨릴 (메트)아크릴레이트, 불소 (메트)아크릴레이트, 및 규소 (메트)아크릴레이트; 다작용 단량체, 예컨대 헥산다이올 다이(메트)아크릴레이트, (폴리)에틸렌 글리콜 다이(메트)아크릴레이트, (폴리)프로필렌 글리콜 다이(메트)아크릴레이트, 네오펜틸 글리콜 다이(메트)아크릴레이트, 펜타에리트리톨 다이(메트)아크릴레이트, 트라이메틸올프로판 트라이(메트)아크릴레이트, 펜타에리트리톨 트라이(메트)아크릴레이트, 다이펜타에리트리톨 헥사(메트)아크릴레이트, 에폭시 아크릴레이트, 폴리에스터 아크릴레이트, 우레탄 아크릴레이트, 다이바이닐벤젠, 부틸 다이(메트)아크릴레이트, 및 헥실 다이(메트)아크릴레이트 등을 포함한다. 상기 공중합성 단량체 성분은 단독으로 또는 2종 이상의 조합물로 사용될 수 있다.
방사선경화성 점착제(또는 에너지선경화성 점착제)를 점착제로서 사용할 경우, 방사선경화성 점착제(조성물)의 예는 라디칼 반응성 탄소-탄소 2중 결합을 중합체 측쇄 또는 주쇄에 갖는 중합체를 베이스 중합체로서 사용하는 내부형 방사선경화성 점착제, UV 경화성 단량체 성분 또는 올리고머 성분이 점착제에 블렌딩된 방사선경화성 점착제 등을 포함한다. 또한, 열팽창성 점착제를 점착제로서 사용할 경우, 점착제 및 발포제(특히, 열팽창성 미소구)를 함유하는 열팽창성 점착제 등을 열팽창성 점착제로서 들 수 있다.
본 발명에서, 점착제층은 본 발명의 이점이 손상되지 않는 범위 내에서 다양한 첨가제(예컨대 점성부여제, 착색제, 증점제, 증량제, 충전제, 가소제, 노화방지제, 산화방지제, 계면활성제, 가교제 등)를 함유할 수 있다.
가교제는 특별히 한정되지 않으며 공지된 가교제를 사용할 수 있다. 구체적으로는, 가교제로서, 아이소사이아네이트계 가교제, 에폭시계 가교제, 멜라민계 가교제, 및 퍼옥사이드계 가교제 뿐만 아니라, 요소계 가교제, 금속 알콕사이드계 가교제, 금속 킬레이트계 가교제, 금속 염계 가교제, 카보다이이미드계 가교제, 옥사졸린계 가교제, 아지리딘계 가교제, 아민계 가교제 등을 들 수 있고, 아이소사이아네이트계 가교제 및 에폭시계 가교제가 적합하다. 아이소사이아네이트계 가교제 및 에폭시계 가교제의 구체적인 예는 반도체 후면용 필름에 관한 단락에서 구체적으로 예시된 화합물들(구체예)을 포함한다. 가교제는 단독으로 또는 2종 이상의 조합물로 사용될 수 있다. 한편, 가교제의 양은 특별히 한정되지 않는다.
본 발명에서, 가교제를 사용하는 대신에, 또는 가교제의 사용과 함께, 전자빔 또는 자외선 광으로 조사함에 의한 가교 처리를 실시할 수도 있다.
점착제층은 예를 들어 점착제 및 임의적인 용매 및 다른 첨가제를 혼합한 후 혼합물을 시트상 층으로 성형하는 것을 포함하는 통상적으로 사용되는 방법을 이용하여 형성될 수 있다. 구체적으로는, 점착제층은 예를 들어 점착제 및 임의적인 용매 및 다른 첨가제를 함유하는 혼합물을 기재 상에 도포하는 것을 포함하는 방법; 상기 혼합물을 적당한 세퍼레이터(예컨대 박리지)에 도포하여 점착제층을 형성한 후 그것을 기재 상에 이착(전사)하는 것을 포함하는 방법 등에 의해 형성될 수 있다.
점착제층의 두께는 특별히 한정되지 않으며, 예를 들어 바람직하게는 약 5 내지 300㎛, 보다 바람직하게는 5 내지 200㎛, 더 바람직하게는 5 내지 100㎛, 더욱 바람직하게는 7 내지 50㎛이다. 점착제층의 두께가 상기 범위 내에 있으면, 적당한 점착력이 나타날 수 있다. 점착제층은 단일층이거나 다층일 수 있다.
또한, 다이싱 테이프의 두께(기재 및 점착제층을 포함하는 전체 테이프 두께)는 예를 들어 6 내지 1300㎛의 범위로부터 선택될 수 있고, 바람직하게는 15 내지 700㎛, 보다 바람직하게는 25 내지 400㎛, 더 바람직하게는 37 내지 250㎛이다.
한편, 본 발명에서, 다이싱 테이프-일체화된 반도체 후면용 필름은 대전방지 기능을 갖도록 만들어질 수 있다. 이 구성으로 인해, 회로는 밀착 접착시(접착시) 및 그의 박리시에 정전 에너지의 발생으로 인한, 또는 정전 에너지에 의한 작업편(반도체 웨이퍼 등)의 대전으로 인한 파손이 예방될 수 있다. 대전방지 기능의 부여는 대전방지제 또는 도전성 물질을 기재, 점착제층, 및 반도체 후면용 필름에 첨가하는 방법 또는 전하 이동 착물, 금속 필름 등으로 구성된 도전성 층을 기재 상에 제공하는 방법과 같은 적절한 방법에 의해 수행될 수 있다. 상기 방법으로서, 반도체 웨이퍼의 품질을 변화시킬 우려가 있는 불순물 이온이 발생하기 어려운 방법이 바람직하다. 도전성을 부여하고, 열전도성을 향상시키는 등의 목적을 위해 블렌딩되는 도전성 물질(도전성 충전제)의 예는 은, 알루미늄, 금, 구리, 니켈, 도전성 합금 등의 구상, 침상, 또는 플레이크상 금속 분말; 금속 산화물, 예컨대 알루미나; 비정질 카본 블랙, 및 흑연을 포함한다. 그러나, 반도체 후면용 필름은 바람직하게는 전기 누출이 없다는 관점에서 비도전성이다.
본 발명에서, 다이싱 테이프는 전술한 바와 같이 제조되고 사용될 수 있거나 상업적으로 입수가능한 제품이 사용될 수 있다.
또한, 다이싱 테이프-일체화된 반도체 후면용 필름은 롤로서 권취된 형태로 형성될 수 있거나 시트(필름)가 적층된 형태로 형성될 수 있다. 예를 들어, 필름이 롤로서 권취된 형태를 갖는 경우, 반도체 후면용 필름은 필요에 따라 세퍼레이터에 의해 보호된 상태로 롤로서 권취될 수 있고, 이로써 필름은 롤로서 권취된 상태 또는 형태로 다이싱 테이프-일체화된 반도체 후면용 필름으로서 제조될 수 있다. 이와 관련하여, 롤로서 권취된 상태 또는 형태의 다이싱 테이프-일체화된 반도체 후면용 필름은 기재, 상기 기재의 한쪽 면 상에 형성된 점착제층, 상기 점착제층 상에 형성된 반도체 후면용 필름, 및 상기 기재의 다른쪽 면 상에 형성된 박리가능하게 처리된 층(이면 처리된 층)으로 구성될 수 있다.
한편, 다이싱 테이프-일체화된 반도체 후면용 필름의 두께(웨이퍼 부착층 및 레이저 마킹층을 포함하는 반도체 후면용 필름의 두께 및 기재 및 점착제층을 포함하는 다이싱 테이프의 두께의 전체 두께)는, 예를 들어 8 내지 1500㎛의 범위로부터 선택될 수 있고, 바람직하게는 20 내지 850㎛이고, 보다 바람직하게는 31 내지 500㎛이고, 더 바람직하게는 47㎛ 내지 330㎛이다.
다이싱 테이프-일체화된 반도체 후면용 필름에서, 반도체 후면용 필름의 두께 대 다이싱 테이프의 점착제층의 두께의 비율은 특별히 한정되지 않으나, 예를 들어 (반도체 후면용 필름의 두께)/(다이싱 테이프의 점착제층의 두께)의 비율로 150/5 내지 3/100의 범위로부터 적합하게 선택될 수 있다. 상기 비율은 바람직하게는 100/5 내지 3/50이고 보다 바람직하게는 60/5 내지 3/40이다. 반도체 후면용 필름의 두께 대 다이싱 테이프의 점착제층의 두께의 비율이 상기한 범위 내에 있을 경우, 적절한 점착력이 나타날 수 있고, 우수한 다이싱 특성 및 픽업 특성이 나타날 수 있다.
또한, 다이싱 테이프-일체화된 반도체 후면용 필름에서, 반도체 후면용 필름의 두께 대 다이싱 테이프의 두께(기재 및 점착제층의 전체 두께)의 비율은 특별히 한정되지 않으나, 예를 들어 (반도체 후면용 필름의 두께)/(다이싱 테이프의 두께)로 150/50 내지 3/500의 범위로부터 적절히 선택될 수 있고, 바람직하게는 100/50 내지 3/300이고 보다 바람직하게는 60/50 내지 3/150이다. 반도체 후면용 필름의 두께 대 다이싱 테이프의 두께의 비율이 150/50 내지 3/500의 범위 내에 있을 경우, 픽업 특성이 양호하고 다이싱시의 측면 잔사의 발생이 억제되거나 예방될 수 있다.
이상과 같이, 다이싱 테이프-일체화된 반도체 후면용 필름에서 반도체 후면용 필름의 두께 대 다이싱 테이프의 점착제층의 두께의 비율 또는 반도체 후면용 필름의 두께 대 다이싱 테이프의 두께(기재 및 점착제층의 전체 두께)의 비율을 제어함에 의해, 다이싱 공정에서의 다이싱 특성, 픽업 공정에서의 픽업 특성 등이 개선될 수 있고 다이싱 테이프-일체화된 반도체 후면용 필름이 반도체 웨이퍼의 다이싱 공정부터 반도체 칩의 플립 칩 본딩 공정까지 효과적으로 이용될 수 있다.
(다이싱 테이프-일체화된 반도체 후면용 필름의 제조 방법)
다이싱 테이프-일체화된 반도체 후면용 필름의 제조 방법은 예로서 다이싱 테이프-일체화된 반도체 후면용 필름(1)을 이용하여 설명한다. 먼저, 기재(31)는 통상적으로 공지된 성막 방법에 의해 형성될 수 있다. 성막 방법의 예는 캘린더 성막 방법, 유기 용매 중의 캐스팅 방법, 밀폐된 시스템에서의 인플레이션 압출 방법, T 다이 압출 방법, 공압출 방법, 및 건조 적층 방법을 포함한다.
다음으로, 점착제 조성물을 기재(31) 상에 도포한 후 건조시킴으로써(필요에 따라 가열하에 가교시킴으로써) 점착제층(32)을 형성한다. 도포 방법의 예는 롤 코팅, 스크린 코팅, 및 그라비어 코팅을 포함한다. 이와 관련하여, 점착제 조성물을 기재(31)에 직접 도포하여 기재(31) 상에 점착제층(32)을 형성할 수 있거나, 점착제 조성물을 그 표면이 박리 가능하게 처리된 박리지 등의 위에 도포하여 점착제층을 형성한 후, 이를 기재(31)에 이착하여 기재(31) 상에 점착제층을 형성할 수도 있다. 이와 같이, 다이싱 테이프(3)는 기재(31) 상에 점착제층(32)을 형성함으로써 제조된다.
다른 한편으로, 웨이퍼 부착층(22)을 형성하기 위한 형성 재료인 수지 조성물(웨이퍼 부착층용 수지 조성물)을 박리지 상에 건조 후에 소정의 두께를 갖도록 도포하고 소정의 조건하에 추가로 건조시킴으로써(열 경화가 필요한 경우, 필요에 따라 열 처리 및 건조를 수행함으로써) 웨이퍼 부착층(22)을 형성한다. 이어서, 웨이퍼 부착층(22) 상에 레이저 마킹층(21)을 형성하기 위한 형성 물질인 수지 조성물(레이저 마킹층용 수지 조성물)을 건조 후에 소정의 두께를 갖도록 도포하고 소정의 조건하에 추가로 건조시킴으로써(열 경화가 필요한 경우, 필요에 따라 열 처리 및 건조를 수행함으로써) 레이저 마킹층(21)을 형성하고, 이로써 레이저 마킹층(21) 및 웨이퍼 부착층(22)의 적층 구조를 갖는 반도체 후면용 필름(2)을 제조한다. 반도체 후면용 필름(2)은 상기 반도체 후면용 필름(2)을 레이저 마킹층(21)이 점착제층(32)과 접촉하는 형태로 점착제층(32) 상에 이착시킴으로써 점착제층(32) 상에 형성된다. 이와 관련하여, 레이저 마킹층용 수지 조성물을 점착제층(32) 상에 도포하여 레이저 마킹층(21)을 형성하고 추가로 웨이퍼 부착층용 수지 조성물을 레이저 마킹층(21) 상에 도포하여 웨이퍼 부착층(22)을 형성함으로써 점착제층(32) 상에 반도체 후면용 필름(2)을 형성할 수도 있다. 결과적으로, 본 발명에 따른 다이싱 테이프-일체화된 반도체 후면용 필름(1)이 수득될 수 있다. 한편, 반도체 후면용 필름(2)의 형성에서 열 경화가 수행될 경우, 상기 열 경화를 부분 경화가 달성되도록 하는 정도로 수행하는 것이 중요하지만, 바람직하게는, 열 경화는 수행하지 않는다.
본 발명의 다이싱 테이프-일체화된 반도체 후면용 필름은 플립 칩 본딩 공정을 포함하는 반도체 디바이스의 제조에서 적합하게 사용될 수 있다. 즉, 다이싱 테이프-일체화된 반도체 후면용 필름은 플립 칩-탑재된 반도체 디바이스의 제조에 사용되며 따라서 플립 칩-탑재된 반도체 디바이스는 다이싱 테이프-일체화된 반도체 후면용 필름의 반도체 후면용 필름이 반도체 칩의 후면에 부착된 조건 또는 형태로 제조된다. 따라서, 본 발명의 다이싱 테이프-일체화된 반도체 후면용 필름은 플립 칩-탑재된 반도체 디바이스(반도체 칩이 플립 칩 본딩 방법에 의해 기판과 같은 피착체에 고정된 상태 또는 형태의 반도체 디바이스)를 위해 사용될 수 있다.
(반도체 웨이퍼)
작업편(반도체 웨이퍼)는 공지되거나 통상적으로 사용되는 반도체 웨이퍼인 한 특별히 한정되지 않으며 다양한 물질로 이루어진 반도체 웨이퍼 중에서 적절히 선택되어 사용될 수 있다. 본 발명에서, 반도체 웨이퍼로서, 실리콘 웨이퍼가 적합하게 사용된다.
(반도체 디바이스의 제조 방법)
본 발명에 따른 반도체 디바이스를 제조하는 방법은 상술한 다이싱 테이프-일체화된 반도체 후면용 필름을 사용하여 반도체 디바이스를 제조하는 방법인 한 특별히 한정되지 않는다. 예를 들어, 하기 공정을 포함하는 제조 방법 등을 들 수 있다:
다이싱 테이프-일체화된 반도체 후면용 필름의 반도체 후면용 필름 상에(즉, 반도체 후면용 필름의 웨이퍼 부착층 상에) 작업편을 부착하는 공정(탑재 공정);
상기 작업편을 다이싱하여 칩상 작업편을 형성하는 공정(다이싱 공정);
상기 칩상 작업편을 반도체 후면용 필름과 함께 다이싱 테이프의 점착제층으로부터 박리하는 공정(픽업 공정); 및
상기 칩상 작업편을 플립 칩 본딩에 의해 피착체에 고정하는 공정(플립 칩 본딩 공정).
더욱 구체적으로는, 반도체 디바이스의 제조 방법으로서, 예를 들어, 반도체 디바이스는 반도체 후면용 필름에 임의적으로 제공된 세퍼레이터가 적절히 박리된 후에 본 발명에 따른 다이싱 테이프-일체화된 반도체 후면용 필름을 사용하여 다음과 같이 제조될 수 있다. 이후, 도 2A 내지 2D를 참고하여, 예로서 다이싱 테이프-일체화된 반도체 후면용 필름(1)이 사용될 경우를 이용하여 제조 방법을 설명한다.
도 2A 내지 2D는 본 발명에 따른 다이싱 테이프-일체화된 반도체 후면용 필름을 사용한 반도체 디바이스 제조 방법의 한 실시양태를 나타내는 단면 모식도이다. 도 2A 내지 2D에서, 4는 작업편(반도체 웨이퍼), 5는 칩상 작업편(반도체 칩), 51은 반도체 칩(5)의 회로면 측에 형성된 범프(bump), 6은 피착체, 61은 피착체(6)의 접속 패드에 부착된 접합용 도전성 물질이고, 1, 2, 21, 22, 3, 31, 및 32는 상기한 바와 같이 각각 다이싱 테이프-일체화된 반도체 후면용 필름, 반도체 후면용 필름, 레이저 마킹층, 웨이퍼 부착층, 다이싱 테이프, 기재, 및 점착제층이다.
(탑재 공정)
먼저, 도 2A에 도시된 바와 같이, 반도체 웨이퍼(작업편)(4)을 다이싱 테이프-일체화된 반도체 후면용 필름(1) 중의 반도체 후면용 필름(2)의 웨이퍼 부착층 상에 부착(프레스-본딩)하여 밀착 접착 및 유지에 의해 반도체 웨이퍼를 고정시킨다(탑재 단계). 이 공정은 통상 프레스 롤과 같은 압착 수단으로 압착하면서 수행된다.
(다이싱 공정)
다음으로, 도 2B에 도시된 바와 같이, 반도체 웨이퍼(4)를 다이싱한다. 그 결과, 반도체 웨이퍼(4)는 소정의 크기로 절단되어 개별화되어(작은 단편이 됨) 반도체 칩(칩상 작업편)(5)을 생성한다. 다이싱은 예를 들어 반도체 웨이퍼(4)의 회로면측으로부터 정규적인 방법에 따라 수행된다. 또한, 이 공정은 예를 들어 다이싱 테이프-일체화된 반도체 후면용 필름(1)에 도달하는 슬릿을 형성하는 풀-컷(full-cut)이라 불리는 절단 방법을 채용할 수 있다. 본 발명에서, 작업편이 다이싱 공정에서 충분히 절단(완전히 절단)되는 것이 중요하다. 이러한 경우, 작업편을 반도체 후면용 필름과 함께 다이싱하여 반도체 후면용 필름을 완전히 절단하는 것이 중요하다. 즉, 이 공정은 작업편을 반도체 후면용 필름과 함께 다이싱함으로써 칩상 작업편을 형성하는 공정이라는 것이 중요하다. 이와 관련하여, 작업편을 반도체 후면용 필름과 함께 다이싱할 때에, 다이싱은 슬릿이 다이싱 테이프에는 형성되지 않는 형태로 또는 슬릿이 다이싱 테이프에도 적어도 부분적으로(바람직하게는 다이싱 테이프가 절단되지 않도록 부분적으로) 형성되는 형태로 수행될 수 있다. 이 공정에 사용되는 다이싱 장치는 특별히 한정되지 않으며, 통상적으로 공지된 장치를 사용할 수 있다. 또한, 반도체 웨이퍼(4)가 다이싱 테이프-일체화된 반도체 후면용 필름(1)에 의해 부착 고정되어 있기 때문에, 칩 균열 및 칩 비산이 억제될 수 있을 뿐만 아니라, 반도체 웨이퍼(4)의 손상도 억제될 수 있다. 이와 관련하여, 반도체 후면용 필름(2)(레이저 마킹층 및 웨이퍼 부착층)이 에폭시 수지를 함유하는 수지 조성물로 형성되어 있을 경우, 다이싱에 의해 절단될 경우에도 절단면에서 반도체 후면용 필름으로부터의 접착제 압출의 발생이 억제되거나 예방될 수 있다. 그 결과, 절단면끼리의 재부착(블로킹)이 억제 또는 예방될 수 있어 이하에 언급할 픽업이 더욱 편리하게 수행될 수 있다.
다이싱 테이프-일체화된 반도체 후면용 필름이 팽창될 경우, 팽창은 통상적으로 공지된 팽창 장치를 사용하여 수행될 수 있다. 팽창 장치는 다이싱 테이프-일체화된 반도체 후면용 필름을 직경이 더 작은 다이싱 링 및 내부 링을 통해 아래로 밀 수 있는 도넛형 외부 링을 가지며 다이싱 테이프-일체화된 반도체 후면용 필름을 지지한다. 팽창 공정 덕분에, 후기하는 픽업 공정에서 인접하는 반도체 칩들이 서로 접촉함으로 인해 손상되는 것을 예방할 수 있다.
(픽업 공정)
다이싱 테이프-일체화된 반도체 후면용 필름(1)에 부착 고정된 반도체 칩(5)을 채집하기 위해, 반도체 칩(5)의 픽업을 도 2C에 도시된 바와 같이 수행하여 반도체 칩(5)을 반도체 후면용 필름(2)과 함께 다이싱 테이프(3)로부터 박리한다. 픽업 방법은 특별히 한정되지 않으며, 통상적으로 공지된 다양한 방법을 채용할 수 있다. 예를 들어, 각 반도체 칩(5)을 다이싱 테이프-일체화된 반도체 후면용 필름(1)의 기재(31)측으로부터 니들(needle)로 밀어 올리고 밀어올려진 반도체 칩(5)을 픽업 장치로 픽업하는 것을 포함하는 방법을 들 수 있다. 이와 관련하여, 픽업된 반도체 칩(5)은 후면(비회로면, 비전극형성면 등으로도 지칭됨)에서 레이저 마킹층(21) 및 웨이퍼 부착층(22)을 포함하는 반도체 후면용 필름(2)으로 보호되었다.
(플립 칩 본딩 공정)
도 2D에 도시된 바와 같이, 픽업된 반도체 칩(5)을 기판과 같은 피착체에 플립 칩 본딩법(플립 칩 탑재법)에 의해 고정시킨다. 구체적으로는, 반도체 칩(5)을 통상적인 방식에 따라 피착체(6)에 반도체 칩(5)의 회로면(전면, 회로 패턴형성면, 전극형성면 등으로도 지칭됨)이 피착체(6)와 마주하는 형태로 고정시킨다. 예를 들어, 반도체 칩(5)의 회로면에 형성된 범프(51)는 피착체(6)의 접속 패드에 부착된 접합용 도전성 물질(61)(예컨대 땜납)과 접촉하게 되고, 상기 도전성 물질이 가압하에 용융되며, 이로써 반도체 칩(5)과 피착체(6) 사이의 전기 접속이 보장될 수 있고 반도체 칩(5)이 피착체(6)에 고정될 수 있다. 이와 관련하여, 반도체 칩(5)을 피착체(6)에 고정시킬 때, 반도체 칩(5)과 피착체(6)의 마주하는 면 및 간극(gap)을 미리 세척한 후 봉지재(예컨대 봉지 수지)를 상기 간극에 충전하는 것이 중요하다.
피착체로서, 리드 프레임 및 회로 기판(예컨대 배선 회로 기판)과 같은 다양한 기판을 사용할 수 있다. 기판의 재료는 특별히 한정되지 않으며 세라믹 기판 및 플라스틱 기판을 들 수 있다. 플라스틱 기판의 예는 에폭시 기판, 비스말레이미드 트라이아진 기판, 및 폴리이미드 기판을 포함한다.
플립 칩 본딩에서, 범프 및 도전성 물질의 재료는 특별히 한정되지 않으며 그의 예는 땜납(합금), 예컨대 주석-납계 금속 물질, 주석-은계 금속 물질, 주석-은-구리계 금속 물질, 주석-아연계 금속 물질, 및 주석-아연-비스무트계 금속 물질, 및 금계 금속 물질 및 구리계 금속 물질을 포함한다.
한편, 이 공정에서, 도전성 물질은 용융되어 반도체 칩(5)의 회로면측에서의 범프와 피착체(6) 표면의 도전성 물질을 연결한다. 도전성 물질의 용융시의 온도는 통상 약 260℃(예컨대 250℃ 내지 300℃)이다. 본 발명의 다이싱 테이프-일체화된 반도체 후면용 필름은 반도체 후면용 필름을 에폭시 수지 등으로 형성함으로써 플립 칩 본딩 공정에서 고온을 견딜 수 있는 내열성을 갖도록 만들 수 있다.
또한, 플립 칩 본딩에서 반도체 칩(5)과 피착체(6) 사이의 마주하는 면(전극형성면) 및 간극을 세척할 때 사용되는 세척액은 특별히 한정되지 않으며 유기 세척액이거나 또는 수성 세척액일 수 있다. 본 발명의 다이싱 테이프-일체화된 반도체 후면용 필름 중의 반도체 후면용 필름은 세척액에 대하여 내용매성을 가지며 상기 세척액에 대하여 실질적으로 용해성을 갖지 않는다. 따라서, 전술한 바와 같이, 다양한 세척액이 세척액으로서 사용될 수 있고 세척은 특별한 세척액을 필요로 하지 않는 임의의 통상적인 방법에 의해 이루어질 수 있다.
본 발명에서, 반도체 칩(5)과 피착체(6) 사이의 간극을 봉지할 때 사용되는 봉지재는 그 물질이 절연 특성을 갖는 수지(절연 수지)인 한 특별히 한정되지 않으며 봉지 수지와 같은 공지된 봉지재 중에서 적합하게 선택되어 사용될 수 있다. 봉지 수지는 바람직하게는 탄력성을 갖는 절연 수지이다. 봉지 수지의 예는 에폭시 수지를 함유하는 수지 조성물을 포함한다. 에폭시 수지로서, 위에서 예시된 에폭시 수지를 들 수 있다. 또한, 에폭시 수지를 함유하는 수지 조성물로 이루어진 봉지 수지는 에폭시 수지에 더하여 에폭시 수지 외의 열경화성 수지(예컨대 페놀 수지) 또는 열가소성 수지를 함유할 수 있다. 한편, 페놀 수지는 에폭시 수지를 위한 경화제로서 사용될 수 있고, 위에서 예시된 페놀 수지를 들 수 있다.
봉지 수지를 사용한 봉지 공정에서, 봉지 수지는 통상 가열에 의해 경화되어 봉지를 달성한다. 봉지 수지의 경화는 통상 많은 경우 175℃에서 60 내지 90초 동안 수행된다. 그러나, 본 발명에서, 한정하는 것은 아니지만, 경화는 예를 들어 165 내지 185℃의 온도에서 수분 동안 수행될 수 있다. 반도체 후면용 필름(웨이퍼 부착층 및/또는 레이저 마킹층)이 열경화성 수지를 함유하는 수지 조성물로 형성되어 있는 경우, 반도체 후면용 필름을 구성하는 열경화성 수지는 봉지 수지의 경화시에 완전히 또는 거의 완전히 경화될 수 있다.
한편, 반도체 칩(5)과 피착체(6) 사이의 간극의 거리는 일반적으로 약 30 내지 약 300㎛이다.
본 발명에 따른 다이싱 테이프-일체화된 반도체 후면용 필름을 사용하여 제조된 반도체 디바이스(플립 칩-탑재된 반도체 디바이스)에서, 특정 광투과율을 갖는 웨이퍼 부착층 및 특정 광투과율을 갖는 레이저 마킹층을 포함하는 반도체 후면용 필름이 칩상 작업편의 후면에 레이저 마킹층이 최외측이 되는 형태로 부착되어 있기 때문에, 레이저 마킹은 우수한 시인성으로 적용될 수 있다. 특히, 레이저 마킹은 우수한 콘트라스트비로 적용될 수 있고 따라서 레이저 마킹에 의해 적용된 다양한 종류의 정보(문자 정보, 그림 정보 등)를 양호한 시인성으로 관찰할 수 있다. 레이저 마킹시에, 공지된 레이저 마킹 장치를 이용할 수 있다. 또한, 레이저로서, 가스 레이저, 고체상태 레이저, 및 액체 레이저와 같은 다양한 레이저를 이용할 수 있다. 구체적으로, 가스 레이저로서, 임의의 공지된 가스 레이저를 특별한 제한 없이 이용할 수 있으나 이산화탄소 레이저(CO2 레이저) 및 엑시머 레이저(ArF 레이저, KrF 레이저, XeCl 레이저, XeF 레이저 등)가 적합하다. 고체상태 레이저로서, 임의의 공지된 고체상태 레이저를 특별한 제한 없이 이용할 수 있으나 YAG 레이저(예컨대 Nd:YAG 레이저) 및 YVO4 레이저가 적합하다.
본 발명의 다이싱 테이프-일체화된 반도체 후면용 필름을 사용하여 제조된 플립 칩-탑재된 반도체 디바이스가 플립 칩 탑재 방법에 의해 탑재된 반도체 디바이스이기 때문에, 상기 장치는 다이-본딩 탑재 방법에 의해 탑재된 반도체 디바이스에 비해 박육 소형화된 형태를 갖는다. 따라서, 플립 칩-탑재된 반도체 디바이스는 다양한 전자 장치 및 전자 부품 또는 재료 및 그 소자로서 적합하게 사용될 수 있다. 구체적으로는, 본 발명의 플립 칩-탑재된 반도체 디바이스가 사용되는 전자 장치로서, 소위 "휴대폰(mobile phone)" 및 "PHS", 소형 컴퓨터[예컨대, 소위 "PDA"(handheld terminals), 소위 "노트북 크기 개인 컴퓨터", 소위 "넷북(Net Book)(상표명)", 및 소위 "입을 수 있는(wearable) 컴퓨터" 등], "휴대폰" 및 컴퓨터가 일체화된 형태를 갖는 소형 전자 장치, 소위 "디지털 카메라(상표명)", 소위 "디지털 비디오 카메라", 소형 텔레비전 세트, 소형 게임기, 소형 디지털 오디오 플레이어, 소위 "전자 노트패드", 소위 "전자 사전", 소위 "전자책"을 위한 전자 장치 터미널, 소형 디지털형 시계와 같은 이동 전자 장치(휴대용 전자 장치) 등을 들 수 있다. 물론, 이동식이 아닌 전자 장치(고정형 등), 예컨대 소위 "데스크탑 개인 컴퓨터", 박형 텔레비전 세트, 기록 및 재생용 전자 장치(하드 디스크 레코더, DVD 플레이어 등), 프로젝터, 마이크로머신 등도 들 수 있다. 또한, 전자 부품 또는 재료 및 전자 장치 및 전자 부품용 소자는 특별히 한정되지 않으며 그 예는 소위 "CPU"용 부품 및 다양한 기억 장치(소위 "메모리", 하드 디스크 등)용 소자를 포함한다.
실시예
이하에서는 본 발명의 바람직한 실시예를 상세히 설명할 것이다. 그러나, 이들 실시예에 기술되는 재료, 블렌딩량 등은 달리 말하지 않는 한 본 발명의 범위를 한정하고자 하는 것이 아니며, 이들은 단지 예시적인 실시예이다. 또한, 각 실시예에서 부는 달리 말하지 않는 한 중량 기준이다.
(제조예 1)
주성분으로서 에틸 아크릴레이트 및 메틸 메타크릴레이트를 갖는 아크릴산 에스터계 중합체(상표명 "파라크론(PARACRON) W-197CM" 네가미 화학 공업 주식회사(Negami Chemical Industrial Co., Ltd.) 제조) 100부 기준으로 에폭시 수지(상표명 "에피코트(EPICOAT) 1004" 재팬 에폭시 레진 주식회사(JER Co., Ltd.) 제조) 21부, 페놀 수지(상표명 "밀렉스(MILEX) XLC-4L" 미쓰이 화학 주식회사 제조) 22부, 및 구상 실리카(상표명 "SO-25R" 주식회사 아드마텍스(Admatechs Co., Ltd.) 제조, 평균 입경: 0.5㎛) 77부를 메틸 에틸 케톤에 용해시켜 고형분 농도 23.6중량%의 수지 조성물 용액(종종 "수지 조성물 용액 A"로 지칭함)을 제조했다.
(제조예 2)
주성분으로서 에틸 아크릴레이트 및 메틸 메타크릴레이트를 갖는 아크릴산 에스터계 중합체(상표명 "파라크론 W-197CM" 네가미 화학 공업 주식회사 제조) 100부 기준으로 에폭시 수지(상표명 "에피코트(EPICOAT) 1004" 재팬 에폭시 레진 주식회사 제조) 113부, 페놀 수지(상표명 "밀렉스 XLC-4L" 미쓰이 화학 주식회사 제조) 121부, 구상 실리카(상표명 "SO-25R" 주식회사 아드마텍스 제조, 평균 입경: 0.5㎛) 246부, 염료 1(상표명 "오일 그린 502" 오리엔트 화학 공업 주식회사 제조) 5부, 및 염료 2(상표명 "오일 블랙 BS" 오리엔트 화학 공업 주식회사 제조) 5부를 메틸 에틸 케톤에 용해시켜 고형분 농도 23.6중량%의 수지 조성물 용액(종종 "수지 조성물 용액 B"로 지칭함)을 제조했다.
(웨이퍼에 대한 접착성 평가)
제조예 1 및 2에서 제조된 수지 조성물 용액 A 및 수지 조성물 용액 B로부터 유도된 수지층에 대하여, 웨이퍼에 대한 접착력을 하기 접착력 측정 방법에 의해 측정하고 각 수지층이 웨이퍼 부착층으로서 적합한 접착력을 갖는지 여부를 접착력에 대한 하기 평가 기준에 따라 평가한다. 평가 또는 측정 결과를 도 1에 나타낸다.
<접착력 측정 방법>
폴리에틸렌 테레프탈레이트 필름(두께: 38㎛; 종종 "PET 필름"이라 지칭함)을 제조예 1 및 2에서 제조된 수지 조성물 용액 A 및 수지 조성물 용액 B로부터 유도된 각 수지층의 한쪽 면에 부착시켜 수지층 부착된 PET 필름을 수득했다. 웨이퍼로서 실리콘 웨이퍼(두께: 0.6mm)를 핫 플레이트에 놓고, 수지층-부착된 PET 필름이 웨이퍼와 접촉하도록 하는 형태로 필름을 소정의 온도(50℃)에서 2kg의 롤러로 1회 왕복시켜 그 위에 부착시켰다. 이후, 적층체를 핫 플레이트(50℃)에 2분 동안 방치한 후 상온(약 23℃)에서 20분 동안 방지했다. 방치 후, 수지층-부착된 PET 필름을 23℃의 온도에서 박리 각도 180° 및 인장 속도 300mm/분의 조건하에 박리 테스터(상표명 "오토그래프(AUTOGRAPH) AGS-J" 시마즈사 제조)를 사용하여 박리했다(수지층과 웨이퍼 사이의 계면에서 박리했다). 박리 시에 있어서의 부하의 최대 부하(측정 시작에서의 피크 정상이 제거된 부하의 최대값)를 측정하고, 이 최대 부하를 수지층과 웨이퍼 사이의 접착력(웨이퍼에 대한 수지층의 접착력)으로 간주하여 수지의 접착력(N/10mm폭)을 결정했다.
(접착력 평가 기준)
양호: 웨이퍼에 대한 접착력이 1N/10mm폭 이상;
불량: 웨이퍼에 대한 접착력이 1N/10mm폭 미만.
접착력 측정 방법에서, 수지층은 PET 필름에 의해 강화되지만, PET 필름 대신 점착제 테이프(상표명 "BT315" 닛토덴코사 제조)를 사용한 경우에도 유사한 값의 접착력이 얻어진다.
제조예 접착력
1 양호
2 불량
표 1로부터, 제조예 1의 수지 조성물 용액 A로부터 유도된 수지층이 웨이퍼에 대해 양호한 접착력을 가지며 따라서 웨이퍼 부착층으로서 적합하다. 따라서, 상기 수지층은 웨이퍼 부착층으로서 사용할 수 있다. 한편, 제조예 2의 수지 조성물 용액 B로부터 유도된 수지층은 웨이퍼에 대해 낮은 접착력을 가지며 따라서 웨이퍼 부착층으로서 적합하지 않다. 따라서 상기 수지층은 웨이퍼 부착층으로서 사용할 수 없다.
<레이저 마킹 특성 평가 방법>
제조예 1 및 2에서 제조된 수지 조성물 용액 A 및 수지 조성물 용액 B로부터 유도된 수지층에 대해서, 레이저 마킹 특성을 하기의 레이저 가공성의 평가 또는 측정 방법에 의해 평가 또는 측정하였고 수지층이 레이저 마킹층으로서 적합한 레이저 마킹 특성을 가졌는지 여부를 하기 레이저 가공성 평가 기준에 따라 평가했다. 평가 또는 측정 결과를 도 2에 나타낸다.
<레이저 가공성 평가 및 측정 방법>
제조예 1 및 2에서 제조된 수지 조성물 용액 A 및 수지 조성물 용액 B로부터 유도된 각 수지층을 강도 1.0W의 조건하에 레이저[파장: 532nm, 레이저 발생 장치(상표명 "MD-S9900" 키엔스 코포레이션 제조)]로 조사하고 레이저 조사에 의해 가공된 가공 깊이를 레이저 현미경으로 측정했다.
(레이저 가공성 평가 기준)
양호: 레이저 가공 깊이가 2㎛ 이상;
불량: 레이저 가공 깊이가 2㎛ 미만.
제조예 레이저 가공성
1 불량
2 양호
표 2로부터, 제조예 2의 수지 조성물 용액 B로부터 유도된 수지층은 양호한 레이저 가공성을 갖고 따라서 레이저 마킹층으로서 적합하다. 따라서, 상기 수지층은 레이저 마킹층으로서 사용될 수 있다. 한편, 제조예 1의 수지 조성물 용액 A로부터 유도된 수지층은 낮은 레이저 가공성을 가졌고 따라서 레이저 마킹층으로서 적합하지 않다. 따라서, 상기 수지층은 레이저 마킹층으로서 사용될 수 없다.
(광투과율의 측정)
제조예 1 및 2에서 제조된 수지 조성물 용액 A 및 수지 조성물 용액 B로부터 유도된 수지층에 대하여, 파장 532nm 및 1064nm의 광에 대한 광투과율을 하기의 광투과율 측정 방법에 의해 측정했다. 측정 결과를 표 3에 나타낸다.
<광투과율 측정 방법>
제조예 1 및 2에서 제조된 수지 조성물 용액 A 및 수지 조성물 용액 B로부터 유도된 각 수지층(평균 두께: 10㎛)을 상표명 "UV-2550"(시마즈사 제조)을 사용하여 파장 400 내지 1100nm의 가시광으로 소정 강도로 조사하고, 투과된 가시광의 강도를 측정했다. 이와 같이, 각 파장의 가시광에서 레이저 마킹층을 통한 투과 전후의 강도 변화로부터 광투과율을 결정할 수 있었다.
제조예 광투과율(%)
파장: 532nm 파장: 1064nm
1 40% 80%
2 1% 이하 1% 이하
(물성의 측정)
제조예 1 및 2에서 제조된 수지 조성물 용액 A 및 수지 조성물 용액 B로부터 유도된 각 수지층에 대하여, 흡습률(중량%) 및 중량 감소 비율(중량%)을 각각 하기 방식으로 측정했다. 측정 결과를 하기 표 4에 나타낸다.
<흡습률의 측정 방법>
제조예 1 및 2에서 제조된 수지 조성물 용액 A 및 수지 조성물 용액 B로부터 유도된 각 수지층을 항온 항습 챔버에서 온도 85℃ 및 습도 85% RH로 168시간 동안 방치했다. 방치 전후의 중량을 측정하고, 하기 공식에 따라 흡습률(중량%)를 계산했다.
흡습률(중량%)=[{(수지층 방치 후의 중량)-(수지층 방치 전의 중량)}/(수지층 방치 전의 중량)]×100
<중량 감소 비율의 측정 방법>
제조예 1 및 2에서 제조된 수지 조성물 용액 A 및 수지 조성물 용액 B로부터 유도된 각 수지층을 건조기에서 온도 250℃로 1시간 동안 방치했다. 방치 전후의 중량을 측정하고, 하기 공식에 따라 중량 감소 비율(중량%)을 계산했다.
중량 감소 비율(중량%)=[{(수지층 방치 전의 중량)-(수지층 방치 후의 중량)}/(수지층 방치 전의 중량)]×100
흡습률
(중량%)		 중량 감소 비율
(중량%)
제조예 1 0.5 1.1
제조예 2 0.3 0.9
실시예 1
<반도체 후면용 필름의 제조>
제조예 1에서 제조된 수지 조성물 용액 A를 박리 라이너(세퍼레이터)로서 두께 50㎛의 폴리에틸렌 테레프탈레이트 필름으로 구성되고 실리콘-이형 처리된 박리가능 처리된 필름 상에 도포한 후, 130℃에서 2분 동안 건조시켜 두께(평균 두께) 10㎛의 웨이퍼측 수지층(웨이퍼 부착층)을 형성했다. 이후, 제조예 2에서 제조된 수지 조성물 용액 B를 웨이퍼측 수지층(웨이퍼 부착층) 상에 도포한 후 130℃에서 2분 동안 건조시켜 두께(평균 두께) 10㎛의 외부 수지층(레이저 마킹층)을 형성함으로써, 두께(평균 두께) 20㎛의 반도체 후면용 필름(종종 "반도체 후면용 필름 A"로 지칭함)을 제조했다.
<다이싱 테이프-일체화된 반도체 후면용 필름의 제조>
상기 반도체 후면용 필름 A를 다이싱 테이프(상표명 "V-8-T" 닛토덴코사 제조; 기재 평균 두께: 65㎛, 점착제층 평균 두께: 10㎛)의 점착제층 상에 핸드 롤러를 사용하여 외부 수지층이 다이싱 테이프의 점착제층과 접촉하는 형태로 부착시켜, 다이싱 테이프-일체화된 반도체 후면용 필름을 제조했다.
비교예 1
<반도체 후면용 필름의 제조>
제조예 2에서 제조된 수지 조성물 용액 B를 박리 라이너(세퍼레이터)로서 두께 50㎛의 폴리에틸렌 테레프탈레이트 필름으로 구성되고 실리콘-이형 처리된 박리가능 처리된 필름 상에 도포한 후, 130℃에서 2분 동안 건조시켜 두께(평균 두께) 10㎛의 웨이퍼측 수지층(웨이퍼 부착층)을 형성했다. 이후, 제조예 1에서 제조된 수지 조성물 용액 A를 웨이퍼측 수지층(웨이퍼 부착층) 상에 도포한 후 130℃에서 2분 동안 건조시켜 두께(평균 두께) 10㎛의 외부 수지층(레이저 마킹층)을 형성함으로써, 두께(평균 두께) 20㎛의 반도체 후면용 필름(종종 "반도체 후면용 필름 B"로 지칭함)을 제조했다.
<다이싱 테이프-일체화된 반도체 후면용 필름의 제조>
상기 반도체 후면용 필름 B를 다이싱 테이프(상표명 "V-8-T" 닛토덴코사 제조; 기재 평균 두께: 65㎛, 점착제층 평균 두께: 10㎛)의 점착제층 상에 핸드 롤러를 사용하여 외부 수지층이 다이싱 테이프의 점착제층과 접촉하는 형태로 부착시켜, 다이싱 테이프-일체화된 반도체 후면용 필름을 제조했다.
비교예 2
<반도체 후면용 필름의 제조>
제조예 1에서 제조된 수지 조성물 용액 A를 박리 라이너(세퍼레이터)로서 두께 50㎛의 폴리에틸렌 테레프탈레이트 필름으로 구성되고 실리콘-이형 처리된 박리가능 처리된 필름 상에 도포한 후, 130℃에서 2분 동안 건조시켜 두께(평균 두께) 20㎛의 반도체 후면용 필름(종종 "반도체 후면용 필름 C"로 지칭함)을 제조했다. 따라서, 반도체 후면용 필름 C는 단일층 구조를 갖는다. 즉, 단일층 구조를 갖는 반도체 후면용 필름(즉, 수지층)은 웨이퍼측 수지층으로서도 외부 수지층으로서도 작용한다.
<다이싱 테이프-일체화된 반도체 후면용 필름의 제조>
상기 반도체 후면용 필름 C를 다이싱 테이프(상표명 "V-8-T" 닛토덴코사 제조; 기재 평균 두께: 65㎛, 점착제층 평균 두께: 10㎛)의 점착제층 상에 핸드 롤러를 사용하여 부착시켜 다이싱 테이프-일체화된 반도체 후면용 필름을 제조했다.
비교예 3
<반도체 후면용 필름의 제조>
제조예 2에서 제조된 수지 조성물 용액 B를 박리 라이너(세퍼레이터)로서 두께 50㎛의 폴리에틸렌 테레프탈레이트 필름으로 구성되고 실리콘-이형 처리된 박리가능 처리된 필름 상에 도포한 후, 130℃에서 2분 동안 건조시켜 두께(평균 두께) 20㎛의 반도체 후면용 필름(종종 "반도체 후면용 필름 D"로 지칭함)을 제조했다. 따라서, 반도체 후면용 필름 D는 단일층 구조를 갖는다. 즉, 단일층 구조를 갖는 반도체 후면용 필름(즉, 수지층)은 웨이퍼측 수지층으로서도 외부 수지층으로서도 작용한다.
<다이싱 테이프-일체화된 반도체 후면용 필름의 제조>
상기 반도체 후면용 필름 D를 다이싱 테이프(상표명 "V-8-T" 닛토덴코사 제조; 기재 평균 두께: 65㎛, 점착제층 평균 두께: 10㎛)의 점착제층 상에 핸드 롤러를 사용하여 부착시켜 다이싱 테이프-일체화된 반도체 후면용 필름을 제조했다.
한편, 실시예 1에 따른 다이싱 테이프-일체화된 반도체 후면용 필름에서, 반도체 후면용 필름의 두께(평균 두께)는 20㎛이다. 또한, 다이싱 테이프(상표명 "V-8-T" 닛토덴코사 제조)에 대해서는, 기재의 두께(평균 두께)는 65㎛이고, 점착제층의 두께(평균 두께)는 10㎛이고, 전체 두께는 75㎛이다. 따라서, 실시예 1에 따른 다이싱 테이프-일체화된 반도체 후면용 필름에서, 반도체 후면용 필름의 두께 대 다이싱 테이프의 점착제층의 두께의 비율(반도체 후면용 필름의 두께/다이싱 테이프의 점착제층의 두께; 평균 두께의 비율)은 20/10이며 반도체 후면용 필름의 두께 대 다이싱 테이프의 두께(기재 및 점착제층의 전체 두께)의 비율(반도체 후면용 필름의 두께/다이싱 테이프의 두께; 평균 두께의 비율)은 20/75이다.
(평가)
실시예 1 및 비교예 1 내지 3에서 제조된 다이싱 테이프-일체화된 반도체 후면용 필름에 대하여, 다이싱 특성, 픽업 특성, 플립 칩 본딩 특성, 웨이퍼 후면의 마킹 특성, 및 웨이퍼 후면의 외관 특성을 하기 평가 또는 측정 방법에 의해 평가 또는 측정했다. 평가 또는 측정 결과를 표 5에 나타낸다.
<다이싱 특성/픽업 특성의 평가 방법>
실시예 1 및 비교예 1 내지 3의 다이싱 테이프-일체화된 반도체 후면용 필름을 각각 사용하여, 실제로 반도체 웨이퍼를 다이싱함에 의해 다이싱 특성을 평가한 후 박리 능력을 평가했고, 이와 같이 다이싱 테이프-일체화된 반도체 후면용 필름의 다이싱 성능 또는 픽업 성능을 평가했다.
반도체 웨이퍼(직경: 8인치, 두께: 0.6mm; 실리콘 경면 웨이퍼)를 후면 폴리싱 처리하여 두께 0.2mm의 경면 웨이퍼를 작업편으로서 사용했다. 다이싱 테이프-일체화된 반도체 후면용 필름으로부터 세퍼레이터를 박리시킨 후, 경면 웨이퍼(작업편)를 70℃에서 롤러 프레스-본딩으로 반도체 후면용 필름 상에(즉, 반도체 후면용 필름의 웨이퍼측 수지층 상에) 부착하고 추가로 다이싱을 수행했다. 여기서, 다이싱은 칩 크기가 10mm각(角)이 되도록 풀 컷으로 수행했다. 이와 관련하여, 반도체 웨이퍼 연마 조건, 부착 조건, 및 다이싱 조건은 다음과 같다.
(반도체 웨이퍼 연마 조건)
연마 장치: 상표명 "DFG-8560" 디스코사(DISCO Corporation) 제조
반도체 웨이퍼: 8인치 직경(후면을 0.6mm 두께로부터 0.2mm 두께가 될 때까지 연마함)
(부착 조건)
부착 장치: 상표명 "MA-3000III" 닛토 세이키사(Nitto Seiki Co., Ltd.) 제조
부착 속도: 10mm/분
부착 압력: 0.15MPa
부착시 스테이지 온도: 70℃
(다이싱 조건)
다이싱 장치: 상표명 "DFD-6361" 디스코사 제조
다이싱 링: "2-8-1"(디스코사 제조)
다이싱 속도: 30mm/sec
다이싱 블레이드:
Z1; "203O-SE 27HCDD" 디스코사 제조
Z2; "203O-SE 27HCBB" 디스코사 제조
다이싱 블레이드 회전 속도:
Z1; 40,000r/min
Z2; 45,000r/min
절단 방법: 스텝 커팅
웨이퍼 칩 크기: 10.0mm각
다이싱시에, 경면 웨이퍼(작업편)가 박리 없이 다이싱 테이프-일체화된 반도체 후면용 필름 상에 확고하게 유지되어 다이싱이 만족스럽게 실시되는지 여부를 확인했다. 다이싱이 잘 수행된 경우를 "양호"로 판정했고 다이싱이 잘 수행되지 않은 경우를 "불량"으로 판정했으며, 이와 같이 다이싱 능력을 평가했다.
다음으로, 상기 작업편을 다이싱 테이프-일체화된 반도체 후면용 필름의 다이싱 테이프측으로부터 니들로 밀어 올림에 의해 다이싱에 의해 수득된 칩상 작업편을 반도체 후면용 필름과 함께 다이싱 테이프의 점착제층으로부터 박리했고, 이로써 후면이 반도체 후면용 필름으로 보호된 상태의 칩상 작업편이 픽업되었다. 이러한 경우의 칩들(전체 400개)의 픽업 비율(%)을 결정하여 픽업 특성을 평가했다. 따라서, 픽업 특성은 픽업 비율이 100%에 가까우면 더 양호하다.
여기서, 픽업 조건은 다음과 같다.
(반도체 웨이퍼의 픽업 조건)
픽업 장치: 상표명 "SPA-300" 신카와사(Shinkawa Co., Ltd.) 제조
픽업 니들 개수: 9개
니들의 밀어올림 속도: 20mm/s
니들의 밀어올림 거리: 500㎛
픽업 시간: 1초
다이싱 테이프-팽창량: 3mm
<플립 칩 본딩 특성의 평가 방법>
각 실시예 또는 비교예에 따른 다이싱 테이프-일체화된 반도체 후면용 필름을 사용하여 상기 <다이싱 특성/픽업 특성 평가 방법>에 의해 수득된 각 실시예 또는 비교예에 따른 칩상 작업편 상에, 칩상 작업편의 표면(회로면)이 회로면에 상응하는 배선을 갖는 회로 기판의 표면과 대향하는 형태로, 칩상 작업편의 회로면에 형성된 범프가 회로 기판의 접속 패드에 부착된 접합용 도전성 물질(땜납)과 접촉되도록 하고, 상기 도전성 물질을 압착하에 온도를 260℃로 상승시켜 용융시킨 후 실온으로 냉각하여, 칩상 작업편이 회로 기판에 고정되게 하여 반도체 디바이스를 제조했다. 이 경우의 플립 칩 본딩 특성을 하기 평가 기준에 따라 평가했다.
(플립 칩 본딩 특성 평가 기준)
양호: 플립 칩 본딩 방법에 의해 지장 없이 탑재가 이루어질 수 있음;
불량: 플립 칩 본딩 방법에 의해 탑재가 이루어질 수 없음.
<웨이퍼 후면의 마킹 특성 평가 방법>
상기 <플립 칩 본딩 특성 평가 방법>에 의해 수득된 반도체 디바이스 중의 칩상 작업편의 후면에(즉, 반도체 후면용 필름의 최외층 표면에) YAG 레이저로 레이저 마킹을 적용했다. 레이저 마킹에 의해 얻어진 정보(바코드 정보)에 대해, 각 실시예 또는 비교예에 따른 다이싱 테이프-일체화된 반도체 후면용 필름을 사용하여 수득된 반도체 디바이스의 마킹 특성(레이저 마킹 특성)을 하기 평가 기준에 따라 평가했다.
(마킹 특성 평가 기준)
양호: 무작위로 선정된 10명의 성인 중 레이저 마킹에 의해 얻어진 정보의 시인성이 만족스럽다고 판정한 사람이 8명 이상;
불량: 무작위로 선정된 10명의 성인 중 레이저 마킹에 의해 얻어진 정보의 시인성이 만족스럽다고 판정한 사람이 7명 이하.
<웨이퍼 후면의 외관 특성 평가 방법>
각 실시예 및 비교예에 따른 다이싱 테이프-일체화된 반도체 후면용 필름을 사용하여 상기 <다이싱 특성/픽업 특성 평가 방법>에 의해 수득된 각 실시예 및 비교예에 따른 칩상 작업편에 대해, 칩상 작업편의 후면의 외관 특성을 하기 평가 기준에 따라 시각적으로 평가했다.
<외관 특성의 평가 기준>
양호: 칩상 작업편에서 웨이퍼(실리콘 웨이퍼)의 후면과 반도체 후면용 필름 사이에 박리(들뜸)가 관찰되지 않음;
불량: 칩상 작업편에서 웨이퍼(실리콘 웨이퍼)의 후면과 반도체 후면용 필름 사이에 박리(들뜸)가 관찰됨.
웨이퍼측 수지층 웨이퍼 반대측 수지층 다이싱 특성 픽업 특성
(%)		 플립 칩 본딩
특성		 마킹 특성 외관 특성
실시예 1 제조예 1 제조예 2 양호 100 양호 양호 양호
비교예 1 제조예 2 제조예 1 양호 100 양호 불량 양호
비교예 2 제조예 1 제조예 1 양호 100 양호 불량 양호
비교예 3 제조예 2 제조예 2 양호 100 양호 양호 불량
주) 비교예 2 및 3에 따른 각 다이싱 테이프-일체화된 반도체 후면용 필름에서, 반도체 후면용 필름은 단일층 구조를 가졌다.
표 5로부터, 실시예 1에 따른 다이싱 테이프-일체화된 반도체 후면용 필름이 다이싱 테이프로서의 기능 및 반도체 후면용 필름으로서의 기능(예컨대 웨이퍼에 대한 밀착 접착력 및 레이저 마킹 특성)을 우수한 수준으로 가지고 있음이 확인되었다.
본 발명에 따른 다이싱 테이프-일체화된 반도체 후면용 필름에서 다이싱 테이프 및 반도체 후면용 필름이 일체화된 방식으로 형성될 뿐만 아니라 반도체 후면용 필름이 특정한 광투과율(광 파장: 532nm 또는 1064nm)을 갖는 웨이퍼 부착층 및 특정한 광투과율(광 파장: 532nm 또는 1064nm)을 갖는 레이저 마킹층을 포함하기 때문에, 다이싱 테이프-일체화된 반도체 후면용 필름은 반도체 웨이퍼의 다이싱 공정부터 반도체 칩의 플립 칩 본딩 공정까지 사용될 수 있다. 즉, 본 발명에 따른 다이싱 테이프-일체화된 반도체 후면용 필름은 다이싱 테이프의 기능 및 플립 칩 본딩 방법에 의한 반도체 디바이스의 제조에서 반도체 후면용 필름의 기능 둘 모두를 갖는 다이싱 테이프-일체화된 반도체 후면용 필름으로서 적합하게 사용될 수 있다.
본 발명이 그의 특정한 실시양태를 참조하여 상세히 설명되었으나, 본 발명의 범위로부터 벗어나지 않고 다양한 변화 및 변경이 이루어질 수 있음이 당업자에게 명백할 것이다.
본 출원은 2009년 12월 24일자로 출원된 일본 특허출원 2009-292767호 및 2010년 11월 11일자로 출원된 일본 특허출원 2010-253031호를 기본으로 하며, 이들의 전체 내용은 본원에 참고로 인용된다.
1: 다이싱 테이프-일체화된 반도체 후면용 필름
2: 플립 칩형 반도체 후면용 필름
21: 레이저 마킹층
22: 웨이퍼 부착층
3: 다이싱 테이프
31: 기재
32: 점착제층
4: 반도체 웨이퍼(작업편)
5: 반도체 칩(칩상 작업편)
51: 반도체 칩(5)의 회로면에 형성된 범프
6: 피착체
61: 피착체(6)의 접속 패드에 부착된 접합용 도전성 물질

Claims (7)

  1. 피착체에 플립-칩 접속된 반도체 소자의 후면에 형성되는 플립 칩형 반도체 후면용 필름으로서,
    상기 필름이 웨이퍼 부착층 및 레이저 마킹층을 포함하고;
    상기 웨이퍼 부착층은 파장 532nm의 광에 대한 광투과율이 40% 이상이고 상기 레이저 마킹층은 파장 532nm의 광에 대한 광투과율이 40% 미만인 것을 특징으로 하는 플립 칩형 반도체 후면용 필름.
  2. 피착체에 플립-칩 접속된 반도체 소자의 후면에 형성되는 플립 칩형 반도체 후면용 필름으로서,
    상기 필름이 웨이퍼 부착층 및 레이저 마킹층을 포함하고;
    상기 웨이퍼 부착층은 파장 1064nm의 광에 대한 광투과율이 40% 이상이고 상기 레이저 마킹층은 파장 1064nm의 광에 대한 광투과율이 40% 미만인 것을 특징으로 하는 플립 칩형 반도체 후면용 필름.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 웨이퍼 부착층 및 레이저 마킹층이 둘 모두 착색되어 있는 플립 칩형 반도체 후면용 필름.
  4. 기재 및 상기 기재 상에 형성된 점착제층을 포함하는 다이싱 테이프; 및
    제 1 항 내지 제 3 항 중 어느 한 항에 따른 플립 칩형 반도체 후면용 필름을 포함하되, 상기 플립 칩형 반도체 후면용 필름은 상기 레이저 마킹층이 상기 다이싱 테이프의 점착제층 상에 적층되는 방식으로 상기 다이싱 테이프의 점착제층 상에 형성되어 있는 것을 특징으로 하는 다이싱 테이프-일체화된 반도체 후면용 필름.
  5. 제 4 항에 있어서,
    플립 칩-탑재된 반도체 디바이스에 사용되는 다이싱 테이프-일체화된 반도체 후면용 필름.
  6. 제 4 항 또는 제 5 항에 따른 다이싱 테이프-일체화된 반도체 후면용 필름의 플립 칩형 반도체 후면용 필름 중의 웨이퍼 부착층 상에 작업편을 부착하는 공정,
    상기 작업편을 다이싱하여 칩상 작업편을 형성하는 공정,
    상기 칩상 작업편을 플립 칩형 반도체 후면용 필름과 함께 다이싱 테이프의 점착제층으로부터 박리하는 공정, 및
    상기 칩상 작업편을 플립 칩 본딩에 의해 피착체에 고정하는 공정을 포함하는 반도체 디바이스의 제조 방법.
  7. 제 4 항 또는 제 5 항에 따른 다이싱 테이프-일체화된 반도체 후면용 필름을 사용하여 제조된 플립 칩-탑재된 반도체 디바이스로서, 상기 플립 칩형 반도체 후면용 필름이 칩상 작업편의 후면에 부착되어 이루어지는 플립 칩-탑재된 반도체 디바이스.
KR1020100133448A 2009-12-24 2010-12-23 플립 칩형 반도체 이면용 필름 KR101516028B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009292767 2009-12-24
JPJP-P-2009-292767 2009-12-24
JP2010253031A JP5501938B2 (ja) 2009-12-24 2010-11-11 フリップチップ型半導体裏面用フィルム
JPJP-P-2010-253031 2010-11-11

Publications (2)

Publication Number Publication Date
KR20110074469A true KR20110074469A (ko) 2011-06-30
KR101516028B1 KR101516028B1 (ko) 2015-04-29

Family

ID=44186475

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100133448A KR101516028B1 (ko) 2009-12-24 2010-12-23 플립 칩형 반도체 이면용 필름

Country Status (5)

Country Link
US (1) US8704382B2 (ko)
JP (1) JP5501938B2 (ko)
KR (1) KR101516028B1 (ko)
CN (1) CN102153960B (ko)
TW (1) TWI479557B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130027358A (ko) * 2011-09-07 2013-03-15 엘지디스플레이 주식회사 드라이버ｉｃ 및 이의 제조방법
US9917063B2 (en) 2013-07-31 2018-03-13 Amkor Technology, Inc. Semiconductor package structure for improving die warpage and manufacturing method thereof
KR20180060648A (ko) * 2016-11-29 2018-06-07 주식회사 엘지화학 반도체용 접착 필름 및 반도체 장치

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100963675B1 (ko) * 2008-03-14 2010-06-15 제일모직주식회사 반도체 패키징용 복합기능 테이프 및 이를 이용한 반도체소자의 제조방법
JP5249290B2 (ja) * 2010-07-20 2013-07-31 日東電工株式会社 フリップチップ型半導体裏面用フィルム、ダイシングテープ一体型半導体裏面用フィルム、半導体装置の製造方法、及び、フリップチップ型半導体装置
JP5419226B2 (ja) * 2010-07-29 2014-02-19 日東電工株式会社 フリップチップ型半導体裏面用フィルム及びその用途
JP6144868B2 (ja) * 2010-11-18 2017-06-07 日東電工株式会社 フリップチップ型半導体裏面用フィルム、ダイシングテープ一体型半導体裏面用フィルム、及び、フリップチップ型半導体裏面用フィルムの製造方法
US9786541B2 (en) * 2011-09-30 2017-10-10 Lintec Corporation Dicing sheet with protective film forming layer and chip fabrication method
TWI484546B (zh) * 2012-11-19 2015-05-11 Powertech Technology Inc 補償晶粒厚度之覆晶接合製程
JP6453773B2 (ja) * 2014-01-22 2019-01-16 リンテック株式会社 保護膜形成フィルム、保護膜形成用シート、保護膜形成用複合シートおよび検査方法
KR101756767B1 (ko) * 2014-01-22 2017-07-12 린텍 가부시키가이샤 보호막 형성 필름, 보호막 형성용 시트, 보호막 형성용 복합 시트 및 가공물의 제조 방법
KR102356171B1 (ko) * 2014-03-24 2022-01-26 린텍 가부시키가이샤 보호막 형성 필름, 보호막 형성용 시트, 워크 또는 가공물의 제조 방법, 검사 방법, 양품으로 판단된 워크 및 양품으로 판단된 가공물
KR101602782B1 (ko) * 2014-07-03 2016-03-11 주식회사 이오테크닉스 웨이퍼 마킹 방법
JP6078581B2 (ja) * 2015-04-30 2017-02-08 日東電工株式会社 一体型フィルム、フィルム、半導体装置の製造方法および保護チップの製造方法
JP6506118B2 (ja) * 2015-06-25 2019-04-24 リンテック株式会社 保護膜形成用フィルム、保護膜形成用シート、ワーク又は加工物の製造方法、検査方法、良品と判断されたワーク、及び良品と判断された加工物
JP6812212B2 (ja) 2016-11-14 2021-01-13 日東電工株式会社 シート、テープおよび半導体装置の製造方法
JP6890050B2 (ja) * 2017-06-23 2021-06-18 日東電工株式会社 ダイシングテープ一体型接着性シート
WO2019131850A1 (ja) * 2017-12-28 2019-07-04 日東電工株式会社 半導体背面密着フィルム
JP2020102553A (ja) * 2018-12-21 2020-07-02 日東電工株式会社 半導体背面密着フィルム
JP7264593B2 (ja) 2018-01-30 2023-04-25 日東電工株式会社 半導体背面密着フィルム及びダイシングテープ一体型半導体背面密着フィルム
KR101936873B1 (ko) * 2018-03-23 2019-01-11 (주)엠티아이 웨이퍼 레벨용 백사이드 점착테이프 및 이의 제조방법
JP2019197784A (ja) * 2018-05-08 2019-11-14 株式会社ディスコ レーザー加工装置
US11488841B2 (en) * 2019-02-20 2022-11-01 Electronics And Telecommunications Research Institute Method for manufacturing semiconductor package
JP7160739B2 (ja) 2019-03-25 2022-10-25 日東電工株式会社 ダイシングテープ一体型半導体背面密着フィルム
WO2021079955A1 (ja) 2019-10-23 2021-04-29 リンテック株式会社 保護膜形成用フィルム、保護膜形成用複合シートおよび保護膜付き小片の製造方法
JP7451150B2 (ja) * 2019-11-20 2024-03-18 日東電工株式会社 ダイシングテープ一体型半導体背面密着フィルム
WO2022208686A1 (ja) * 2021-03-30 2022-10-06 昭和電工マテリアルズ株式会社 半導体封止用マーキングフィルム、半導体封止用離型フィルム、及び半導体パッケージ並びに半導体パッケージの製造方法
US20230064066A1 (en) * 2021-08-27 2023-03-02 Texas Instruments Incorporated Wafer-level backside layer for semiconductor apparatus
KR20230049869A (ko) * 2021-10-07 2023-04-14 (주)이녹스첨단소재 웨이퍼 보호 테이프

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004063551A (ja) 2002-07-25 2004-02-26 Hitachi Chem Co Ltd 半導体素子表面保護用フィルム及び半導体素子ユニット
DE10235482B3 (de) 2002-08-02 2004-01-22 Süss Microtec Lithography Gmbh Vorrichtung zum Fixieren dünner und flexibler Substrate
TWI222172B (en) * 2002-08-21 2004-10-11 Taiwan Semiconductor Mfg Semiconductor wafer dividing method and semiconductor chip without edge cracking produced by the method thereof
JP4341343B2 (ja) 2002-10-04 2009-10-07 日立化成工業株式会社 表面保護フィルム及びその製造方法
JP4364508B2 (ja) 2002-12-27 2009-11-18 リンテック株式会社 チップ裏面用保護膜形成用シートおよび保護膜付きチップの製造方法
JP2004221169A (ja) 2003-01-10 2004-08-05 Hitachi Chem Co Ltd 半導体素子保護材、及び半導体装置
US20040145060A1 (en) 2003-01-23 2004-07-29 Dominic Christopher J Laser marking passivation film for semiconductor package
KR100737610B1 (ko) * 2005-04-28 2007-07-10 엘에스전선 주식회사 반도체용 다이싱 다이 접착필름
CN100397564C (zh) 2005-08-26 2008-06-25 南茂科技股份有限公司 晶圆的激光标示方法
JP4865312B2 (ja) 2005-12-05 2012-02-01 古河電気工業株式会社 チップ用保護膜形成用シート
JP2007250970A (ja) 2006-03-17 2007-09-27 Hitachi Chem Co Ltd 半導体素子裏面保護用フィルム及びそれを用いた半導体装置とその製造法
JP4846406B2 (ja) 2006-03-28 2011-12-28 リンテック株式会社 チップ用保護膜形成用シート
JP4769975B2 (ja) 2006-03-29 2011-09-07 オンセミコンダクター・トレーディング・リミテッド 半導体装置の製造方法
JP2008006386A (ja) * 2006-06-29 2008-01-17 Furukawa Electric Co Ltd:The チップ用保護膜形成用シートによる保護膜形成方法。
JP2008166451A (ja) 2006-12-27 2008-07-17 Furukawa Electric Co Ltd:The チップ保護用フィルム
JP2010129699A (ja) * 2008-11-26 2010-06-10 Nitto Denko Corp ダイシング・ダイボンドフィルム及び半導体装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130027358A (ko) * 2011-09-07 2013-03-15 엘지디스플레이 주식회사 드라이버ｉｃ 및 이의 제조방법
US9917063B2 (en) 2013-07-31 2018-03-13 Amkor Technology, Inc. Semiconductor package structure for improving die warpage and manufacturing method thereof
US10504857B2 (en) 2013-07-31 2019-12-10 Amkor Technology, Inc. Semiconductor package structure for improving die warpage and manufacturing method thereof
US11031356B2 (en) 2013-07-31 2021-06-08 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor package structure for improving die warpage and manufacturing method thereof
KR20180060648A (ko) * 2016-11-29 2018-06-07 주식회사 엘지화학 반도체용 접착 필름 및 반도체 장치
US10818610B2 (en) 2016-11-29 2020-10-27 Lg Chem, Ltd. Adhesive film for semiconductor, and semiconductor device

Also Published As

Publication number Publication date
US8704382B2 (en) 2014-04-22
JP2011151360A (ja) 2011-08-04
TW201133599A (en) 2011-10-01
CN102153960B (zh) 2014-12-10
CN102153960A (zh) 2011-08-17
KR101516028B1 (ko) 2015-04-29
JP5501938B2 (ja) 2014-05-28
TWI479557B (zh) 2015-04-01
US20110156279A1 (en) 2011-06-30

Similar Documents

Publication Publication Date Title
KR101516028B1 (ko) 플립 칩형 반도체 이면용 필름
KR101312188B1 (ko) 다이싱 테이프 일체형 웨이퍼 이면 보호필름
KR101321663B1 (ko) 다이싱 테이프 일체형 웨이퍼 이면 보호필름
KR101823676B1 (ko) 다이싱 테이프 일체형 반도체 이면용 필름
KR101563846B1 (ko) 다이싱 테이프 일체형 웨이퍼 이면 보호필름
KR101596199B1 (ko) 반도체 장치 제조용 필름, 반도체 장치 제조용 필름의 제조 방법, 및 반도체 장치의 제조 방법
US8703584B2 (en) Dicing tape-integrated film for semiconductor back surface
US8420509B2 (en) Film for flip chip type semiconductor back surface
KR101539471B1 (ko) 다이싱 테이프 일체형 반도체 이면용 필름
KR101688237B1 (ko) 다이싱 테이프 일체형 반도체 이면용 필름, 및 반도체 장치의 제조 방법
KR20120024386A (ko) 플립 칩형 반도체 이면용 필름 및 그의 용도
KR20120011802A (ko) 플립 칩형 반도체 이면용 필름, 다이싱 테이프 일체형 반도체 이면용 필름, 반도체 장치의 제조 방법 및 플립 칩형 반도체 장치
KR20150097446A (ko) 플립 칩형 반도체 이면용 필름, 다이싱 테이프 일체형 반도체 이면용 필름, 반도체 장치의 제조 방법 및 플립 칩형 반도체 장치

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180418

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190418

Year of fee payment: 5