JP4769975B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4769975B2
JP4769975B2 JP2006091171A JP2006091171A JP4769975B2 JP 4769975 B2 JP4769975 B2 JP 4769975B2 JP 2006091171 A JP2006091171 A JP 2006091171A JP 2006091171 A JP2006091171 A JP 2006091171A JP 4769975 B2 JP4769975 B2 JP 4769975B2
Authority
JP
Japan
Prior art keywords
semiconductor device
protective film
dicing sheet
semiconductor
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006091171A
Other languages
English (en)
Other versions
JP2007266420A5 (ja
JP2007266420A (ja
Inventor
光雄 梅本
英章 吉見
和美 恩田
和己 堀中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
On Semiconductor Trading Ltd
Original Assignee
On Semiconductor Trading Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by On Semiconductor Trading Ltd filed Critical On Semiconductor Trading Ltd
Priority to JP2006091171A priority Critical patent/JP4769975B2/ja
Publication of JP2007266420A publication Critical patent/JP2007266420A/ja
Publication of JP2007266420A5 publication Critical patent/JP2007266420A5/ja
Application granted granted Critical
Publication of JP4769975B2 publication Critical patent/JP4769975B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)

Description

本発明は半導体装置の製造方法に関し、特に、半導体素子と同等の大きさの小型な半導体装置の製造方法に関する。
従来、電子機器にセットされる回路装置は、携帯電話、携帯用のコンピューター等に採用されるため、小型化、薄型化、軽量化が求められている。これらの条件を満たすために、CSP(Chip Scale Package)と呼ばれる、内蔵される半導体素子と同等のサイズを有する半導体装置が開発されている。
これらのCSPの中でも、特に小型化なものとしてWLP(Wefer Level Package)がある。このWLPの製造方法の概略を、図6を参照して説明する(例えば下記特許文献1を参照。)。
図6(A)を参照して、先ず、半導体ウェハ100には、多数の半導体装置部102が形成されている。各半導体装置部102には、拡散工程によりトランジスタ等が形成されている。更に、半導体装置部102の上面は、基板内部の素子と接続された電極103が形成され、この電極103の上部を露出させた状態で絶縁層101が形成されている。この絶縁層101の上面には配線104がパターニングされる。また、配線104の上面には、例えば半田等から成る外部電極105が溶着されている。このような構成の半導体ウェハ100の裏面は、ダイシングシート106の上面に貼着される。
図6(B)を参照して、次に、高速で回転するブレード107を用いてウェハ100を切断して各半導体装置部102を分離する。ブレード107により半導体ウェハ100および絶縁層101が完全に切断される。分離された半導体装置部102が半導体装置と成る。
図6(C)を参照して、次に、半導体装置108をダイシングシート106から剥離して、半導体基板109の上面にレーザー110を用いてマークを捺印する。レーザー110により捺印されるマークは、半導体装置108を製造したメーカー名、製造時期、特性等を表している。上記工程によりWLPである半導体装置108が製造される。
特開2004−172542号公報
しかしながら、上述した半導体装置の製造方法では、個々の半導体装置108をダイシングシート106から分離した後に、レーザー110による捺印を行っていた。従って、この捺印を行うためには、個別に半導体装置108の表裏や平面的な位置を検出する必要があり、このことが半導体装置の製造コストを高くしていた。更に、半導体基板109は硬い材料(例えばシリコン)から成るので、明瞭なマークをレーザーにより捺印することが困難であった。
この問題を解決する方法として、例えば、図6(B)を参照して、ダイシングシート106の裏面から、ダイシングシート106を透過してレーザー110を照射する方法がある。しかしながら、この方法を用いると、レーザーによりダイシングシートが溶けて破損してしまう問題が発生する。この理由は、硬い半導体ウェハ100の裏面にマークを捺印するために、レーザーの出力が大きく設定してあるからである。
他の方法として、個々の半導体装置部102が分離されていない半導体ウェハ100の裏面に(即ちダイシングシートを用いる前に)、レーザーを用いてマークを捺印する方法もある。この方法では、ダイシングシート106が破損する問題が発生しない。しかしながら、半導体ウェハ100の裏面には位置を検出するマークが存在しないので、半導体ウェハ100の表面に形成された配線104等を視覚的に確認しつつ、裏面からレーザーを照射する必要がある。このことから、レーザー照射装置の構成が複雑になり、製造コストが高くなってしまう問題があった。
本発明は、上述した問題を鑑みてなされ、本発明の主な目的は、明瞭な認識マークを低コストに捺印できる半導体装置の製造方法を提供することにある。
本発明の半導体装置の製造方法は、第1主面と、前記第1主面に対向する第2主面とを具備し、複数の半導体装置部が形成された半導体ウェハを用意する第1工程と、前記半導体ウェハの前記第1主面を、保護膜を介してダイシングシートに貼着する第2工程と、前記半導体ウェハおよび前記保護膜をダイシングして前記半導体装置部を互いに分離する第3工程と、前記ダイシングシートを透過して前記保護膜に光線を照射することにより、前記保護膜の表面に認識マークを形成する第4工程と、前記ダイシングシートから前記半導体装置部を剥離させる第5工程とを具備することを特徴とする。
更に、本発明の半導体装置の製造方法は、前記第4工程では、個別に分離された前記半導体装置部の周辺部を位置認識して、前記光線を照射する照射装置と前記半導体装置部とを相対的に位置合わせすることを特徴とする。
更に、本発明の半導体装置の製造方法は、前記保護膜は、前記ダイシングシートよりも前記光線の吸収率が高いことを特徴とする。
更に、本発明の半導体装置の製造方法は、前記保護膜は、前記ダイシングシートよりも硬い材料から成ることを特徴とする。
更に、本発明の半導体装置の製造方法は、前記光線は、赤外線レーザーであることを特徴とする。
更に、本発明の半導体装置の製造方法は、前記ダイシングシートは、紫外線照射により粘着力が低下する接着材をその表面に有することを特徴とする。
本発明の半導体装置の製造方法に依れば、半導体ウェハの第1主面を被覆する保護膜に光線を照射して認識マークを捺印している。従って、半導体基板の表面に直に捺印を行っていた背景技術と比較すると、明瞭な認識マークを形成することができる。
更に、この保護膜は半導体基板よりも光線により捺印されやすい材料から成る。従って、ダイシングシートを透過して捺印を行っても、エネルギーの比較的小さい光線が使用できるので、光線によるダイシングシートの破損が抑制できる。
更にまた、本発明では、半導体ウェハをダイシングして半導体装置部を小片化した後に、認識マークを捺印している。従って、ダイシングシートを透過して、分離された半導体装置部の周縁部を視覚的に認識することができる。このことから、半導体装置部の位置認識および光線の照射を、ダイシングシートを透過して同時に行うことができるので、認識マークの捺印を容易に行うことができる。
以下、本実施の形態を図を参照して詳述する。
<第1の実施の形態>
先ず、図1を参照して本形態の製造方法により製造される半導体装置10の構成を説明する。図1(A)は半導体装置10の断面図であり、図1(B)はその斜視図である。
図1(A)を参照して、半導体装置10は、半導体基板11と、半導体基板11の上面を被覆する保護膜17と、半導体基板11の下面に形成された配線14等を具備している。
半導体基板11は、例えばシリコン等の半導体材料から成り、その内部には拡散工程により素子が形成されている。例えば、バイポーラトランジスタ、MOSFET、ダイオード、メモリ等が半導体基板11に形成される。半導体基板11の厚みは、例えば50μm〜500μm程度である。
保護膜17は、半導体基板11の上面の全域を被覆するように形成される。保護膜17の材料としては、少なくとも半導体基板11よりもレーザーにより捺印されやすい材料から成る。例えば、顔料、染料、シリカ等のフィラーが充填された樹脂は、保護膜17の材料として好適である。これらの材料を保護膜17に混入することにより、保護膜17がレーザーを吸収する効率を高め、その表面に容易に認識マークを捺印することができる。ここで、保護膜17を構成する樹脂としては、エポキシ樹脂等の熱硬化性樹脂や、ポリエチレン等の熱可塑性樹脂を全般的に採用することができる。保護膜17の厚みは、例えば20μm〜50μm程度である。また、保護膜17は、絶縁性接着材を用いて半導体基板11の上面に貼着されても良いし、半導体基板11の上面に直に形成されても良い。
半導体基板11の下面には、内部の素子(活性領域)と電気的に接続された電極13が形成されている。この電極13が形成される部分を除いて、半導体基板11の下面は絶縁層12により被覆されている。絶縁層12は、例えば窒化膜や樹脂膜から成る。更に、電極13の下面は絶縁層12から下方に露出している。
絶縁層12の下面には、電極13とコンタクトした配線14が形成されている。ここで、電極13は半導体装置10の周辺部に設けられ、配線14は周辺部から内部に延在している。配線14の一部分はパッド状に形成され、このパッド状の部分に外部電極15が溶着されている。外部電極15は、半田等の導電性接着材から成る。上記のように配線14を設けることにより、互いに接近して配置された電極13を、外部電極15として再配置することができる。更に、外部電極15が形成される領域を除外して、樹脂等の絶縁性材料から成る被覆層16により配線14は被覆される。
図1(B)を参照して、保護膜17の上面には認識マーク20が捺印(印刷)されている。ここでは、認識マーク20は位置マーク19と記号マーク18とから成る。位置マーク19は、半導体装置10の平面的な位置(角度)を検出するために設けられている。ここでは、位置マーク19は、半導体装置10の左下の角部に設けられている。一方、記号マーク18は文字や数字等から成り、製造会社名、製造時期、製品名、ロット番号、内蔵される素子の特性等で構成されている。本形態では、これらの認識マーク20は、光線であるレーザーを照射することにより、保護膜17の上面を10μm程度除去して設けられる。認識マーク20の具体的な形成方法は後述する。
本形態では、保護膜17を設けることにより、レーザーによる認識マークの刻印を容易にし、更に、半導体基板11の機械的強度を補強している。半導体基板11は例えば50μm程度に極めて薄い場合があり、実装の工程等にて半導体基板11が割れてしまう恐れがある。樹脂から成る保護膜17を半導体基板11の上面に設けることにより、この割れの危険性を低減することができる。
<第2の実施の形態>
本形態では、図2から図5を参照して、第1の実施の形態にて構成を説明した半導体装置の製造方法を説明する。
図2を参照して、先ず、半導体ウェハ22を、ダイシングシート21に貼り付ける。図2(A)は本工程を示す斜視図であり、図2(B)は図2(A)のB−B’線での断面図である。
図2(A)を参照して、ダイシングシート21はロール状に巻かれて用意され、必要とされる長さ分だけ引き出して使用することができる。
ダイシングシート21の上面には、半導体ウェハ22およびウェハリング23が貼着される。シリコン等の半導体材料から成る半導体ウェハ22には、予め拡散工程により多数の素子(半導体装置部)が形成されている。ウェハリング23は、例えばステンレス等の金属板をリング状に加工したものであり、その内径は半導体ウェハ22の直径よりも大きい。
半導体ウェハ22およびウェハリング23をダイシングシート21の上面に貼着した後に、ウェハリング23の周辺部にてダイシングシート21を切り取る。ここでは、切除する部分を点線にて示している。これらの作業により、半導体ウェハ22が貼着されたダイシングシート21がウェハリング23により周囲から支持される構造が得られる。
図2(B)を参照して、ダイシングシート21上には、接着層25および保護膜17が順次コーティングされている。ダイシングシート21は、柔らかく且つ伸縮可能な樹脂材料から成りその厚さは例えば50μm〜100μm程度である。また、ダイシングシート21は、少なくとも可視光、赤外線、紫外線を良好に透過させる材料から成る。ダイシングシート21が可視光線を良好に透過させることにより、後の工程にてダイシングシート21を透過する可視光線を用いて、分離された半導体装置部24の位置を認識することができる。また、ダイシングシート21が赤外線を良好に透過させることにより、ダイシングシート21を透過する赤外線レーザーにより、保護膜17の表面に認識マークを刻印することができる。更に、ダイシングシート21が紫外線を透過させることにより、後の工程にて、ダイシングシート21の下方から紫外線を照射して、接着層25の接着力を低減させて、半導体装置部24を容易に剥離させることができる。
接着層25は、ダイシングシート21の上面全域を被覆するように形成され、半導体ウェハ22(または保護膜17)をダイシングシート21に貼着させる機能を有する。接着層25の厚さは、例えば20μm〜40μm程度である。また、接着層25としては、外力が加わると硬化して粘着力が低減するものが好ましい。この外力としては、例えば熱や所定の波長の光線がある。例えば、紫外線が照射されると硬化して粘着力が低減する樹脂材料は、接着層25の材料として好適である。このようなタイプの接着層25が表面に塗布されたダイシングシート21は、一般的にUVシートと称されている。
保護膜17は、接着層25の上面に形成されて半導体ウェハ22の裏面を被覆する層となる。保護膜17の厚みは、例えば10μm〜20μm程度であり、染料、顔料またはフィラーが充填された樹脂から成る。顔料等が保護膜17に充填されることにより、保護膜17の赤外線の吸収率が向上され、赤外線等のレーザーを照射してマークを印刷する工程を容易に行える。更に、フィラーが保護膜17に充填されることにより、保護膜17の機械的強度が向上されるので、製造される半導体装置が補強される。
更に、保護膜17は、上述したダイシングシート21や接着層25よりも硬い材料から成る。このことにより、後のダイシングの工程にて半導体ウェハ22の破損を防止することができる。更にまた、保護膜17は、ダイシングシート21や接着層25よりも光線の吸収率が高い材料から成る。このことにより、レーザー等の光線を用いて認識マークの刻印する工程にて、ダイシングシート21および接着層25を透過したレーザーにより、明瞭な刻印を保護膜17に対して行うことができる。
半導体ウェハ22は、外部電極15等が形成された上面(第2主面)と、平坦な半導体から成る下面(第1主面)とを具備し、その下面が保護膜17に貼着されている。ここで、半導体ウェハ22は、保護膜17自体を接着材として貼着されても良いし、絶縁性接着材を介して保護膜17に貼着されても良い。シリコン等の半導体材料から成る半導体ウェハ22の厚みは、例えば50μm〜500μm程度である。
更に、半導体ウェハ22には、マトリックス状に多数個(例えば数百個)の半導体装置部24が形成されている。ここで、半導体装置部24とは、1つの半導体装置となる部位である。各半導体装置部24では、拡散工程によりトランジスタ等の素子が半導体ウェハ22に形成されている。更に、この素子と接続された電極13が半導体ウェハ22の上面に形成される。半導体ウェハ22の上面には、電極13の上面が露出された状態で、樹脂等の絶縁材料から成る絶縁層12が形成されている。また、絶縁層12の上面には、電極を再配置するための配線14が、半導体装置部24の周辺部から中心部に向かって形成されている。パッド状に形成された配線14の裏面には、半田等から成る外部電極15が溶着されている。
図3を参照して、次に、半導体ウェハ22をダイシングして各半導体装置部24を分離する。図3(A)は本工程を示す斜視図であり、図3(B)は断面図である。
図3(A)および図3(B)を参照して、本工程では、半導体ウェハ22が貼着されたダイシングシート21は、ウェハリング23にて機械的に支持された状態となっている。この状態で、高速で回転するブレード26をダイシングライン27に沿って移動させて、半導体ウェハ22を各半導体装置部24に分割する。半導体装置部24はマトリックス状に配置されているので、ブレード26を用いて一方向に多数回のダイシングを行った後に、ウェハリング23を90℃回転させて、再び多数回のダイシングを行う。
図3(B)を参照して、本工程では、少なくとも絶縁層12、半導体ウェハ22、保護膜17が切断されるように、ダイシングを行う。実際は、この切断を確実に行うために、接着層25が切除され、更にダイシングシート21が部分的に切除されるようにダイシングが行われる。
本形態では、半導体ウェハ22とダイシングシート21との間に保護膜17を設けることにより、本工程での半導体ウェハ22の破損が防止されている。具体的には、ダイシングシート21は、柔らかい樹脂材料から成る。従って、ブレード26による押圧力を上方から半導体ウェハ22に加えると、ブレード26が当接する部分の下方のダイシングシート21が沈み込んで、半導体ウェハ22に曲げ応力が作用し破損が生じる恐れがある。本形態では、ダイシングシート21よりも硬く機械的強度に優れる保護膜17を、半導体ウェハ22の下面に設けている。従って、保護膜17により上記した曲げ応力が低減されて、半導体ウェハ22の割れが防止されている。
本工程により、半導体ウェハ22から個別の半導体装置部24が得られる。個々の半導体装置部24は電気的にも分離しているので、プローブを外部電極15に当接させて個々の半導体装置部24の電気的特性等をテストすることができる。このテストの結果は、後の工程にて半導体装置部24に刻印される。
図4を参照して、次に、レーザー(光線)を照射することにより、半導体装置部24に認識マークを刻印する。図4(A)は本工程を示す斜視図であり、図4(B)はカメラに映し出された画像29であり、図4(C)は本工程の断面図である。
図4(A)を参照して、本工程では、先ず、不図示のウェハリングを上下反転させて、ダイシングシート21の下面に半導体装置部24が貼着された状態にする。各半導体装置部24は、上層の保護膜17がダイシングシート21の下面に貼着されている。
ここで、ダイシングシート21の上面に半導体装置部24を貼着して、ダイシングシート21の下方にカメラ32および反射板31等を配置しても良い。
本工程では、ダイシングシート21の上方から、半導体装置部24の位置認識およびレーザー28の照射を行っている。このことにより、レーザーを行う機構(例えば反射板31等)や、位置認識の為のカメラ32を、ダイシングシート21が載置されるステージの上方に設けることができる。従って、レーザー照射装置の構成を簡素化して、製造コストを低減させることができる。
更に、本工程では、先ず、図4(A)を参照して、CCD等の固体撮像素子が内蔵されたカメラ32により、ダイシングシート21の上方から、半導体装置部24を撮影する。上述したように、ダイシングシート21は可視光線を充分に透過させる透明な材料から成る。従って、前工程のダイシングにより分離された各半導体装置部24の外周端部は明瞭に映し出すことができる。
次に、カメラ32により撮影された画像を用いて半導体装置部24の位置を認識する。カメラ32により取得される画像29を図4(B)に示す。ここでは、矩形の半導体装置部24の4隅を画像認識することにより、半導体装置部24の平面的な位置を認識している。従って、ダイシングシート21の上方に設けたカメラ32により、半導体装置部24の平面的な位置は極めて正確に把握できる。ここで、カメラ32は、位置合わせされる半導体装置部24の直上に配置される。
認識された半導体装置部24の位置に基づいて、レーザーを照射する反射板31(照射装置)の位置と、刻印される半導体装置部24との相対的な位置が調整される。例えば、反射板31の直下に半導体装置部24が位置するように、両者の相対的な位置が調整される。この位置合わせは、個別の半導体装置部24に対して行っても良いし、複数個(例えば4個)の半導体装置部24の位置合わせを一括して行っても良い。また、反射板31の位置は、刻印される半導体装置部24の直上以外の場所にセットされても良く、この場合は、レーザー28は半導体装置部24の上面に斜めに照射される。
位置合わせが終了した後は、半導体装置部24の上面に対して、レーザー28を照射し、認識マークを刻印する。不図示の光源から発生したレーザー28は、反射板31により反射されて半導体装置部24の保護膜17に照射される。本形態では、レーザー28として、波長が10.6μm程度の赤外線レーザー(赤外線)を採用している。赤外線レーザーは出力を制御することが容易であり、波長が短いYAGレーザー等と比較すると、ダイシングシート21を破損させる恐れが少ない。
図4(C)を参照して、上方から照射されるレーザー28は、ダイシングシート21および接着層25を透過して、半導体装置部24の保護膜17の上面に到達する。ダイシングシート21および接着層25は、保護膜17と比較すると赤外線に対して透明であるので、その吸収率は低い。
保護膜17に到達したレーザー28により、保護膜17の上面が例えば10μm程度除去されて、認識マーク20が刻印される。ここでは、認識マーク20として、記号マーク18と位置マーク19が刻印されている。上述したように、保護膜17は染料、顔料、フィラー等が混入された樹脂から成る。従って、保護膜17の赤外線(レーザー28)の吸収率は非常に高いので、レーザー28による刻印は短時間で容易に行える。
本工程では、ダイシングシート21の下面に貼着された全ての半導体装置部24に対して、レーザー28を用いた刻印が行われる。
図5を参照して、次に、半導体装置部24をダイシングシート21から分離する。図5(A)は本工程を示す斜視図であり、図5(B)は断面図である。
図5(A)を参照して、認識マークを刻印する前工程が終了した後に、ウェハリング23は反転されて、半導体装置部24は、ダイシングシート21の上面に位置している。このようにすることで、ダイシングシート21から分離された半導体装置部24の落下が防止される。
図5(B)を参照して、本形態では、各半導体装置部24は、接着層25を介してダイシングシート21の上面に接着されている。そして、この接着層25は、紫外線が照射されると硬化して粘着力が低減する性質を有する。従って本工程では、ダイシングシート21の下方から紫外線30を照射して、接着層25を硬化して接着力を低減させ、半導体装置部24の剥離を容易にしている。ここでは、各半導体装置部24の保護膜17が、接着層25の表面から剥離される。
紫外線30が照射された後は、不図示の吸着コレット等により半導体装置部24は搬送されて、外部電極を溶融させるリフローの工程等により実装基板等に実装される。
ここで、接着層25が加熱により硬化して接着力が低減する性質を有する場合は、接着層25を加熱した後に、各半導体装置部24がダイシングシート21から分離される。
上記した工程により、図1に構造を示す半導体装置が製造される。
本発明の半導体装置の製造方法により製造される半導体装置を示す図であり、(A)は断面図であり、(B)は斜視図である。 本発明の半導体装置の製造方法を示す図であり、(A)は斜視図であり、(B)は断面図である。 本発明の半導体装置の製造方法を示す図であり、(A)は斜視図であり、(B)は断面図である。 本発明の半導体装置の製造方法を示す図であり、(A)は斜視図であり、(B)は撮影される画像を示す図であり、(C)は断面図である。 本発明の半導体装置の製造方法を示す図であり、(A)は斜視図であり、(B)は断面図である。 従来の半導体装置の製造方法を示す図であり、(A)−(C)は断面図である。
符号の説明
10 半導体装置
11 半導体基板
12 絶縁層
13 電極
14 配線
15 外部電極
16 被覆層
17 保護膜
18 記号マーク
19 位置マーク
20 認識マーク
21 ダイシングシート
22 半導体ウェハ
23 ウェハリング
24 半導体装置部
25 接着層
26 ブレード
27 ダイシングライン
28 レーザー
29 画像
30 紫外線
31 反射板
32 カメラ

Claims (4)

  1. 樹脂から成り、染料、顔料またはフィラーが充填された保護層が設けられたダイシングシートに、複数の半導体装置部が形成された半導体ウェハの裏面に前記保護膜が付着するように、前記半導体ウェハを貼りあわせ、
    前記半導体ウェハおよび前記保護膜をダイシングして前記半導体装置部を互いに分離し、
    前記ダイシングシートを透過して前記保護膜にレーザー光線を照射することにより、前記保護膜に認識マークを形成し、
    分離された前記半導体装置部の裏面に前記保護膜に設けられた認識マークが残る様に、前記ダイシングシートから前記半導体装置部を剥離させる事を特徴とする半導体装置の製造方法。
  2. 前記保護膜は、前記ダイシングシートよりも前記光線の吸収率が高いことを特徴とする請求項1記載の半導体装置の製造方法。
  3. 前記保護膜は、前記ダイシングシートよりも硬い材料から成ることを特徴とする請求項2記載の半導体装置の製造方法。
  4. 前記顔料を前記保護層に充填して吸収効率を高め、更に前記フィラーを充填して前記硬度を高めた請求項3に記載の半導体装置の製造方法。
JP2006091171A 2006-03-29 2006-03-29 半導体装置の製造方法 Expired - Fee Related JP4769975B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006091171A JP4769975B2 (ja) 2006-03-29 2006-03-29 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006091171A JP4769975B2 (ja) 2006-03-29 2006-03-29 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2007266420A JP2007266420A (ja) 2007-10-11
JP2007266420A5 JP2007266420A5 (ja) 2009-04-09
JP4769975B2 true JP4769975B2 (ja) 2011-09-07

Family

ID=38639097

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006091171A Expired - Fee Related JP4769975B2 (ja) 2006-03-29 2006-03-29 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4769975B2 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010153607A (ja) * 2008-12-25 2010-07-08 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP5456440B2 (ja) * 2009-01-30 2014-03-26 日東電工株式会社 ダイシングテープ一体型ウエハ裏面保護フィルム
JP5640050B2 (ja) * 2009-01-30 2014-12-10 日東電工株式会社 半導体装置の製造方法
JP5805367B2 (ja) * 2009-01-30 2015-11-04 日東電工株式会社 ダイシングテープ一体型ウエハ裏面保護フィルム
JP5976857B2 (ja) * 2009-01-30 2016-08-24 日東電工株式会社 ダイシングテープ一体型ウエハ裏面保護フィルム
JP5506209B2 (ja) * 2009-02-26 2014-05-28 三菱樹脂株式会社 離型フィルム
JP5885325B2 (ja) 2009-05-29 2016-03-15 日東電工株式会社 ダイシングテープ一体型半導体裏面用フィルム
CN101924055A (zh) * 2009-06-15 2010-12-22 日东电工株式会社 半导体背面用切割带集成膜
CN101924056A (zh) 2009-06-15 2010-12-22 日东电工株式会社 半导体背面用切割带集成膜
JP5501938B2 (ja) 2009-12-24 2014-05-28 日東電工株式会社 フリップチップ型半導体裏面用フィルム
JP5681374B2 (ja) 2010-04-19 2015-03-04 日東電工株式会社 ダイシングテープ一体型半導体裏面用フィルム
JP5439264B2 (ja) 2010-04-19 2014-03-12 日東電工株式会社 ダイシングテープ一体型半導体裏面用フィルム
JP2011253879A (ja) * 2010-06-01 2011-12-15 Nec Corp 半導体素子及び半導体内蔵基板
JP5249290B2 (ja) * 2010-07-20 2013-07-31 日東電工株式会社 フリップチップ型半導体裏面用フィルム、ダイシングテープ一体型半導体裏面用フィルム、半導体装置の製造方法、及び、フリップチップ型半導体装置
JP5048815B2 (ja) * 2010-07-20 2012-10-17 日東電工株式会社 フリップチップ型半導体裏面用フィルム、及び、ダイシングテープ一体型半導体裏面用フィルム
JP5641641B2 (ja) * 2010-07-29 2014-12-17 日東電工株式会社 ダイシングテープ一体型半導体裏面用フィルム及び半導体装置の製造方法
JP2012033637A (ja) 2010-07-29 2012-02-16 Nitto Denko Corp ダイシングテープ一体型半導体裏面用フィルム及び半導体装置の製造方法
SG11201503050VA (en) * 2012-08-23 2015-06-29 Lintec Corp Dicing sheet with protective film formation layer and method for producing chip
JP2014123743A (ja) * 2013-12-27 2014-07-03 Nitto Denko Corp ダイシングテープ一体型半導体裏面用フィルム
JP5917577B2 (ja) * 2014-01-22 2016-05-18 日東電工株式会社 ダイシングテープ一体型半導体裏面用フィルム及び半導体装置の製造方法
WO2019131854A1 (ja) * 2017-12-28 2019-07-04 日東電工株式会社 半導体背面密着フィルム
JP2020102553A (ja) * 2018-12-21 2020-07-02 日東電工株式会社 半導体背面密着フィルム
JP2020035820A (ja) * 2018-08-28 2020-03-05 太陽誘電株式会社 モジュールおよびその製造方法
CN113260480A (zh) * 2021-03-31 2021-08-13 长江存储科技有限责任公司 用于切割半导体结构的激光切割系统及方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005505145A (ja) * 2001-10-09 2005-02-17 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 電子コンポーネントの製造方法、及び該方法によって得られる電子コンポーネント
JP3949983B2 (ja) * 2002-03-18 2007-07-25 旭化成ケミカルズ株式会社 樹脂成形品表面への黒色のレーザーマーキング法、及び成形品表面への導電部形成法、並びに該導電部の使用方法
JP2004063551A (ja) * 2002-07-25 2004-02-26 Hitachi Chem Co Ltd 半導体素子表面保護用フィルム及び半導体素子ユニット
JP2005203696A (ja) * 2004-01-19 2005-07-28 Casio Micronics Co Ltd 半導体装置、その製造装置、および半導体装置へのマーキング方法
JP2005310889A (ja) * 2004-04-19 2005-11-04 Seiko Epson Corp 半導体装置の製造方法、半導体装置及び識別情報付きウェハ

Also Published As

Publication number Publication date
JP2007266420A (ja) 2007-10-11

Similar Documents

Publication Publication Date Title
JP4769975B2 (ja) 半導体装置の製造方法
JP4769429B2 (ja) 半導体装置の製造方法
JP5308213B2 (ja) 半導体装置の製造方法
JP6395600B2 (ja) 撮像装置の製造方法および半導体装置の製造方法
CN101297394B (zh) 半导体器件的制造方法以及半导体器件
JP5165207B2 (ja) 半導体装置の製造方法
JP2007048958A (ja) 半導体装置の製造方法および半導体装置
JP2006332078A (ja) 半導体チップの製造方法
JP2012114322A (ja) 半導体ウエハの分割方法
TWI549174B (zh) 製造半導體裝置之方法
CN1826688A (zh) 半导体器件的制造方法
JP2004228152A (ja) ウエハのダイシング方法
KR20100066383A (ko) 반도체 기판의 저면 및 측면을 수지 보호막으로 덮은 반도체 장치의 제조방법
JP2005203695A (ja) 半導体装置およびその製造方法
JP2008108764A (ja) 半導体装置及びその製造方法
JPWO2013179764A1 (ja) 撮像装置の製造方法および半導体装置の製造方法
JP2010258288A (ja) 固定治具およびそれを用いた半導体装置の製造方法
JP5553642B2 (ja) 半導体装置の製造方法及び薄型化基板の製造方法
JP2007266421A (ja) 半導体装置およびその製造方法
KR20100066384A (ko) 반도체 기판의 저면 및 측면을 수지 보호막으로 덮은 반도체 장치의 제조방법
US20200243588A1 (en) Packaging structure and packaging method
JP7096766B2 (ja) 半導体装置の製造方法
JP2005294444A (ja) 半導体装置及びその製造方法、疑似ウェーハ及びその製造方法、並びに半導体装置の実装構造及びその実装方法
JP3727939B2 (ja) 半導体装置の製造方法
JP2006100762A (ja) 固体撮像装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090219

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110513

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110518

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110531

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110602

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140701

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140701

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140701

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140701

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140701

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees