JP2010153607A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2010153607A
JP2010153607A JP2008330475A JP2008330475A JP2010153607A JP 2010153607 A JP2010153607 A JP 2010153607A JP 2008330475 A JP2008330475 A JP 2008330475A JP 2008330475 A JP2008330475 A JP 2008330475A JP 2010153607 A JP2010153607 A JP 2010153607A
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor
main surface
laser
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008330475A
Other languages
English (en)
Inventor
Takanori Kato
隆規 加藤
Daisuke Ikeda
大助 池田
Hideaki Yoshimi
英章 吉見
Isao Nakatsuka
功 中塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
System Solutions Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Sanyo Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sanyo Semiconductor Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2008330475A priority Critical patent/JP2010153607A/ja
Publication of JP2010153607A publication Critical patent/JP2010153607A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)

Abstract

【課題】半導体材料が露出する半導体装置の主面に、レーザー照射による捺印が明瞭に形成された半導体装置およびその製造方法を提供する。
【解決手段】本発明の半導体装置10は、半導体基板11と、半導体基板11の下面に形成された配線14を具備しており、半導体材料が露出する半導体基板11の上面に、レーザーを照射することにより形成された捺印20が設けられた構成となっている。更に、樹脂材料を炭化させた炭化物を半導体基板11の表面に付着させることにより捺印20が形成されるので、捺印20を明瞭なものとすることができる。
【選択図】図1

Description

本発明は半導体装置およびその製造方法に関し、特に、半導体材料が露出する半導体装置の主面に捺印が形成された半導体装置およびその製造方法に関する。
従来から、電子機器にセットされる半導体装置は、携帯電話、携帯用のコンピューター等に採用されるため、小型化、薄型化、軽量化が求められている。これらの条件を満たすために、CSP(Chip Scale Package)と呼ばれる、内蔵される半導体素子と同等のサイズを有する半導体装置が開発されている。
これらのCSPの中でも、特に小型化なものとしてWLP(Wefer Level Package)がある(例えば下記特許文献1を参照)。一般的なWLPの製造方法は、半導体ウェハの表面にマトリックス状に多数の半導体装置部を設け、各半導体装置部の拡散領域と接続された配線および半田電極を半導体ウェハの一主面に形成した後に、半導体ウェハを格子状にダイシングすることにより、各半導体装置部を個別に分離している。
しかしながら、上記した一般的なWLPの製造方法では、形成されるWLPの厚みを例えば100μm以下とするためには、ダイシングを行う前に半導体ウェハの厚みを100μm以下と極めて薄くする必要がある。このことから、半導体ウェハの機械的強度が低下して、搬送の工程等で半導体ウェハが破損してしまう問題が多く発生してしまう。
この様な問題を解決するWLPの製造方法として、先ダイシング(Dicing Bifore Grinding:以下DBGと略称する)が開発されている(特許文献2を参照)。このDBGによる半導体装置の製造方法は、配線等が形成された半導体ウェハを表面側からハーフカットした後に、裏面側から研削することで、ハーフカットされた領域にて半導体ウェハを個々の半導体装置に分割する方法である。このDGBによる半導体ウェハの分割方法を、図9および図10を参照して説明する。
図9(A)を参照して、先ず、半導体装置部108がマトリックス状に形成された半導体ウェハ100を用意する。各半導体装置部108の上面付近には、拡散工程によりトランジスタ等の素子が形成されている。また、半導体ウェハ100の上面は、酸化膜から成る絶縁層102により被覆され、この絶縁膜102の上面には、素子領域と接続された配線104が形成されている。更に、配線104には半田から成る外部電極106が形成されている。この工程に於ける半導体ウェハ100の厚みは例えば280μm程度である。
図9(B)を参照して、次に、半導体ウェハ100の上面からダイシングを行うことにより、各半導体装置部108同士の間に溝110を形成する。ここでのダイシングは半導体ウェハ100を分割するものではなく、ダイシングにより形成される溝110の深さは半導体ウェハ100の厚さよりも浅く形成される。一例として、半導体ウェハ100の厚みが上記したように280μmの場合、溝110の深さは100μm程度に設定される。従って、本工程を経た半導体ウェハ100は分割された状態ではなく、一枚の板状体を呈している。
図9(C)を参照して、半導体ウェハ100の表裏を反転させた後に、配線104が形成された半導体ウェハ100の下面を、粘着テープ112に貼着させる。更に、半導体ウェハ100を上面からグラインドを行い、半導体ウェハ100を全面的に薄くする。
図9(D)を参照して、半導体ウェハ100の上面からグラインドを進行させることにより、溝110が分離された箇所にて各半導体装置部108が個別に分離される。
図10(A)および図10(B)を参照して、次に、各半導体装置部108の裏面側(グライドにより研削された面側)を、例えばダイシングシートから成る粘着テープ114に貼着する。更に、粘着テープ112を剥がすことで、各半導体装置部108は、表面側(回路が形成された面)側からピックアップすることが可能となる。
上記工程が終了した後は、各半導体装置をピックアップして粘着テープ114から離脱させた後に、下面(半導体材料が露出する面)にレーザーを照射して捺印し、テーピング梱包等を行う。
特開2004−172542号公報 特開2005−101290号公報
しかしながら、シリコン等の半導体材料から成る半導体装置の主面に直にレーザーを照射することにより刻印を設けると、レーザー照射により形成された凹凸部のみにより刻印が構成されることとなり、明瞭な刻印を得ることが困難である問題があった。
更に、レーザーの出力を上げることが困難なため、シリコン等の半導体材料が露出する面に、レーザー照射により明瞭な捺印を形成することが困難な問題があった。具体的には、レーザーの波長、出力および照射時間の何れかを大きくすると、レーザー照射により形成される捺印を比較的明瞭なものとすることができる。しかしながら、半導体基板の厚みが100μm以下の薄い半導体装置に対して、波長が1000nm程度に長いYAGレーザーを照射すると、半導体基板の裏面に照射されたレーザーが、半導体基板の表面まで到達して回路に悪影響を及ぼす恐れがある。更に、レーザーの出力を大きくしたり、レーザーの照射時間を長くすると、レーザーが照射される部分が過度に高温となり、この部分にクラックが発生してしまう恐れがある。
本発明は、上述した問題を鑑みてなされ、本発明の主な目的は、半導体材料が露出する半導体装置の主面に、明瞭な捺印がレーザー照射により形成された半導体装置およびその製造方法を提供することにある。
本発明の半導体装置は、素子領域が形成されると共に、互いに対向する第1主面および第2主面を有する半導体基板と、前記半導体基板の前記第1主面側に設けられて前記素子領域と接続された配線層と、前記半導体基板の前記第2主面にレーザーを照射することにより形成された捺印と、を備え、前記半導体基板の前記第2主面において前記捺印が形成された領域には、レーザー照射による樹脂の炭化物が付着されていることを特徴とする。
本発明の半導体装置の製造方法は、互いに対向する第1主面および第2主面を有し、前記第1主面側に形成された配線を含む半導体装置部がマトリックス状に設けられた半導体ウェハを用意する工程と、前記半導体ウェハの前記第1主面側から、前記半導体装置部同士の境界に沿ってダイシングを行い、前記半導体ウェハの厚みよりも浅い溝を形成する工程と、前記半導体ウェハを前記第2主面側から研削し、前記溝が設けられた箇所にて前記半導体装置部を分離する工程と、前記半導体ウェハの前記第2主面であって、前記半導体装置部が備える半導体基板の主面を、接着層を介して支持シートの主面に貼着する工程と、前記半導体装置部の前記半導体基板にレーザーを照射することにより捺印を行う工程と、を備え、前記捺印を行う工程では、前記支持シートおよび前記接着層を透過して、前記半導体装置部の前記半導体基板に前記レーザーを照射し、前記レーザーによる発熱により前記接着層を炭化させた炭化物を、前記捺印が行われた領域に付着させることを特徴とする。
本発明の半導体装置によれば、半導体材料が露出する半導体装置の裏面にレーザー照射により捺印を設け、この捺印が設けられた部分に、樹脂を炭化させた炭化物を付着させている。このことにより、半導体装置の裏面に於いて、捺印が設けられた領域と他の領域とを視覚的に区別することが可能となり、明瞭な捺印が形成される。
更に、本発明の半導体装置の製造方法によれば、各半導体装置部が貼着される支持シートを透過して、半導体材料が露出する半導体装置の裏面にレーザーを照射して捺印を形成している。この様にすることで、支持シートと半導体装置部との間に位置している接着層がレーザー照射により炭化し、この炭化した物質が半導体装置の裏面に付着する。従って、レーザーの出力等が低い状態のままで、炭化した物質を基板の裏面に付着させることで、視認性の高い捺印が形成される。
<第1の実施の形態>
先ず、図1を参照して本形態の半導体装置10を説明する。図1(A)は半導体装置10の断面図であり、図1(B)は断面図であり、図1(C)は捺印が形成される箇所を拡大して示す平面図であり、図1(D)は図1(C)のD−D’線に於ける断面図である。
図1(A)および図1(B)を参照して、半導体装置10は、半導体基板11と、半導体基板11の下面に形成された配線14等を具備しており、半導体材料が露出する半導体基板11の上面に、レーザーを照射することにより捺印20が設けられた構成となっている。更に、本実施の形態の半導体装置10は、上面および側面に半導体材料が露出し、下面に半田から成る外部電極17がグリッド状に形成されたWLPである。
半導体基板11は、シリコン等の半導体材料から成り、その下面付近には拡散工程により素子領域が形成されている。例えば、バイポーラトランジスタ、MOSFET、ダイオード、IC、LSI等が半導体基板11の内部に形成される。半導体基板11の厚みは、例えば50μm〜100μm程度である。また、半導体基板11の上面は、グライド加工により研削処理された粗面を呈している。
図1(B)を参照して半導体基板11の下面には、拡散工程により形成された素子領域(活性領域)と電気的に接続されたパッド13が形成されている。このパッド13が形成される部分を除いて、半導体基板11の下面は絶縁層12により被覆されている。絶縁層12は、例えば窒化膜や樹脂膜から成る。
絶縁層12の下面には、パッド13と接続された配線14が形成されている。ここで、パッド13は半導体装置10の周辺部に設けられ、配線14は周辺部から内部に延在している。配線14の一部分はパッド状に形成され、半田等の導電性接着材から成る外部電極17がこのパッド状の部分に溶着されている。このように配線14を設けることにより、外部電極17同士が離間する距離を、パッド13同士が離間する距離よりも長くして、半田から成る外部電極17が溶融した際にショートすることが防止される。更に、外部電極17が形成される領域を除外して、樹脂等の絶縁性材料から成る被覆層16により、配線14および絶縁層12の下面は被覆される。
図1(A)を参照して、半導体基板11の上面には捺印20が形成されている。ここでは、捺印20は位置マーク19と記号マーク18とから成る。位置マーク19は、半導体装置10の平面的な位置(角度)を検出するために設けられている。ここでは、位置マーク19は、半導体装置10の左下の角部に設けられている。一方、記号マーク18は文字や数字等から成り、製造会社名、製造時期、製品名、ロット番号、内蔵される素子の特性等を示している。本形態では、これらの捺印20は、半導体基板11の上面にレーザーを照射することにより設けられる。
図1(C)および図1(D)を参照して、上記した捺印20の構成を説明する。半導体基板11の上面に形成される捺印20は、描かれる捺印の形状に沿って、半導体基板11の上面に対してレーザーを断続的に照射させることで形成される。従って、捺印20が設けられる領域の半導体基板11の上面では、レーザー照射により掘削された凹状部が等間隔に離間して配置される。ここでは、凹状部38A−38Dが等間隔に一列に配置されている。凹状部38A−38Dの形状は平面視で円形であり、その直径L2は例えば30μm程度である。更に、凹状部38Aと凹状部38Bとが離間する距離L3は、例えば15μm程度である。他の凹状部38B−38Dも等間隔に離間している。
凹状部38A−38Dが形成された領域およびその周辺部の半導体基板11の上面には、炭化領域40A−40Dが形成されている。この炭化領域40A−40Dでは、樹脂材料を炭化させた炭化物が、半導体基板11の表面に付着している。この樹脂材料は、例えば、半導体装置10の上面を樹脂シートに付着させるために使用される接着剤(例えばアクリル樹脂)である。炭化領域40A−40Dの表面部分を採取して分析すると、この表面部分には7重量%以上の炭素(C)が含まれている。
炭化領域40A−40Dでは、炭化した接着材から成る炭化物42が半導体基板11の上面に強固に付着している。従って、炭化物42が形成された炭化領域40A−40Dに、エタノールやブタノン等の薬品を塗布して摩擦しても、大部分の炭化物42は剥がれずに半導体基板11の上面の留まったままの状態である。従って、半導体装置10の上面に摩擦力が作用しても、炭化物42から構成される捺印20の視認性は殆ど劣化しない。
更に、炭化領域40Aは、凹状部38Aと同心円状に配置されており、炭化領域40Aは凹状部38Aよりも大きく形成されている。炭化領域40Aの直径L1は例えば40μm程度である。炭化領域40Aが凹状部38Aによりも大きく形成される理由は次の通りである。即ち、凹状部38Aにレーザーが照射されることにより、凹状部38Aおよびその周辺部の半導体基板11が加熱され、これらの領域に付着する樹脂材料(接着材)が炭化して半導体基板11の表面に付着するからである。
この様に炭化領域40Aは、凹状部38Aと同心円状であり、更に凹状部38Aよりも平面視で大きく形成されている。従って、隣接する凹状部38Aおよび凹状部38Bが離間しても、炭化領域40Aと炭化領域40Bとは一部が重畳することとなる。具体的には、炭化領域40Aの直径L1から凹状部38Aの直径L2を差し引いた長さの2倍の長さが、凹状部38Aと凹状部38Bとの間隔L3よりも長くなると、炭化領域40Aと炭化領域40Bとが一部重畳するようになる。この様に、隣接する炭化領域の一部が重畳することにより、連続して形成される多数の炭化領域40A−40Dが線状を呈して、全体として数字や文字等の記号を示すようになる。
本発明によれば、例えば50μm〜100μm程度に極めて薄い半導体基板11の表面に、明瞭な捺印をレーザー照射により形成すること可能となる。具体的には、半導体材料が露出する半導体装置10の主面にレーザーを照射することにより捺印を形成することは可能である。しかしながら、半導体基板11自体が極めて薄いので、レーザーの出力を高めたり、レーザーの照射時間を長くすると半導体基板11が破損してしまう恐れがある。また、半導体基板11の破損を防止するためにレーザーの出力を低下させると、レーザー照射による半導体基板11表面の掘り込みが浅くなり、明瞭な捺印を形成することが困難となる。このことから、本実施形態では、半導体装置10の主面を被覆する接着樹脂を、レーザー照射により発生する熱により炭化させ、この炭化した炭化物を捺印が形成される領域に付着させている。この炭化物は、半導体基板11の表面とは異なる色を備え、具体的には半導体基板11の表面よりも白色を呈している。このことから、本実施形態によれば、レーザーによる半導体基板11の破損を防止しつつ、明瞭な捺印を得ることができる。
<第2の実施の形態>
本形態では、図2から図8を参照して、第1の実施の形態にて構成を説明した半導体装置の製造方法を説明する。
図2を参照して、先ず、半導体ウェハを用意する。図2(A)は半導体ウェハ22を示す平面図であり、図2(B)は半導体ウェハ22の一部分を示す断面図である。
図2(A)を参照して、半導体ウェハ22には、マトリックス状に多数個(例えば数百個)の半導体装置部24が形成されている。ここで、半導体装置部24とは、1つの半導体装置となる部位である。また、各半導体装置部24同士の間にはダイシングライン27が格子状に規定されており、後の工程にて半導体ウェハ22はダイシングライン27に沿って個別の半導体装置に分離される。
図2(B)を参照して、各半導体装置部24では、拡散工程によりトランジスタ等の素子(拡散領域)が半導体ウェハ22の内部に形成されている。更に、この素子と接続されたパッド13が半導体ウェハ22の上面に形成される。半導体ウェハ22の上面には、パッド13を露出された状態で、酸化膜等から成る絶縁層12が形成されている。また、絶縁層12の上面には、パッド13と接続された配線14が、各半導体装置部24の周辺部から中心部に向かって形成されている。パッド状に形成された配線14の裏面には、半田から成る外部電極17が溶着されている。更に、外部電極17が設けられた領域を除外して、配線14および絶縁層12の上面が被覆されるように、樹脂から成る被覆層16が形成されている。本工程に於ける半導体ウェハ22の厚みは、半導体ウェハの直径により異なる。例えば、直径が50mm(2インチ)の半導体ウェハ22の厚みは280μmであり、直径が200mm(8インチ)の半導体ウェハ22の厚みは725μmである。
図3を参照して、次に、ダイシングを行うことにより、半導体ウェハ22の表面(配線14が形成された面)側から、溝15を形成する。図3(A)は本工程を示す斜視図であり、図3(B)は本工程を経た半導体ウェハ22を示す断面図である。
図3(A)を参照して、本工程では、高速で回転するブレード26を、半導体ウェハ22に規定されたダイシングライン27に沿って移動させることにより、各半導体装置部24同士の間に溝15を形成する。
図3(B)を参照して、本工程では、ダイシングライン27に沿って、被覆層16、絶縁層12および半導体ウェハ22の一部が除去される。即ち、本工程のダイシングは半導体ウェハ22を完全に分割するものではなく、溝15の下端は半導体ウェハ22の内部に位置している。
本工程で形成される溝15の深さT2は、半導体ウェハ22の厚みよりも浅く、且つ、製造される半導体装置が備える半導体基板の厚みよりも深い範囲となる。一例として、半導体ウェハ22の厚みT1が280μmであり、製造される半導体装置が備える半導体基板の厚みが100μmであれば、溝15の深さは110μm程度とされる。溝15の深さT2を半導体ウェハ22の厚みよりも浅くすることにより、溝15が形成された後でも、半導体ウェハ22は個片化されずに一枚の板状体を呈している。溝15の深さT1を、製造される半導体装置が備える半導体基板の厚みよりも深くすることにより、所定の厚みで半導体ウェハ22を個別に後の工程にて分離することができる。
図4を参照して、次に、半導体ウェハを裏面から全体的に研削して、溝15が形成された箇所にて各半導体装置部24を分割する。図4(A)は本工程を示す斜視図であり、図4(B)は研削により分離される前の状態の半導体ウェハ22を示す断面図であり、図4(C)は本工程を経て各半導体装置部24が分離された後の状態を示す断面図である。
図4(A)および図4(B)を参照して、先ず、配線14が形成された半導体ウェハ22の主面に保護シート34を貼着する。保護シート34と半導体ウェハ22とは、保護シート34の上面に設けられた接着層32により接着されている。保護シート34としては、紫外線が照射されると硬化して粘着性が低下する接着剤が接着層32として採用されたUVシートが好適である。本工程にて使用する保護シート34は、半導体ウェハ22の下面を被覆する為に用いられており、分割された半導体ウェハ22の平坦性を維持する程度の剛性は備えていない。また、図4(A)に示すように、保護シート34の平面視での大きさは半導体ウェハ22と同様であり、半導体ウェハ22の外周部と保護シート34の外周部とは一致している。
半導体ウェハ22に貼着された保護シート34の下面は、研削装置(グラインディング装置)のチャックテーブルの上面に、吸引されることにより固定される。そして、砥石が下面に設けられたグラインダ30を高速で回転させ、半導体ウェハ22を上面から研削することにより、半導体ウェハ22を徐々に全面的に薄型化する。
本工程のバックグラインドは、溝15が設けられた箇所にて各半導体装置部24が分離するまで行われる。即ち、半導体ウェハ22の厚みT1(280μm)が、溝15の深さT2(110μm)よりも薄くなるまで、半導体ウェハ22を上面からバックグラインドする。
図4(C)を参照して、グラインダによるバックグラインドを継続すると、溝15が形成された箇所にて各半導体装置部24が分割される。分割された半導体装置部24が備える半導体基板の厚みT3は例えば100μm程度である。各半導体装置部24の上面は、シリコンから成る半導体材料が露出する面であり、グラインダ(砥石)により研削された粗面を呈している。
図5を参照して、次に、半導体ウェハ22から分離された各半導体装置部24を、支持シートとして機能するダイシングシート21に移し替える。
図5(A)を参照して、ダイシングシート21の周囲は、ステンレス等の金属を円環状に成形したウェハリング23により支持されている。分離された各半導体装置部24は、ダイシングシート21の上面に貼着される。
図5(B)を参照して、ダイシングシート21の上面には、通常のアクリル樹脂または紫外線照射硬化型樹脂を含む接着材である接着層36が形成されている。そして、各半導体装置部24が備える半導体基板11の下面は、この接着層36に接触している。各半導体装置部24をダイシングシート21に貼着した後は、保護シート34を各半導体装置部24から剥離する。接着層32がUVシートの場合は、保護シート34を透過して接着層32に紫外線を照射することにより接着層32の接着力を低減させてから、保護シート34を剥離する。
上記工程を経た各半導体装置部24を図5(C)に示す。この状態で半導体ウェハ22を半導体装置部24に分離する工程は終了している。従って、本実施の形態では、ダイシングシート21は、ダイシングを行うために半導体ウェハが貼着されるためのシートとしては用いられない。本実施の形態では、ダイシングシート21は、レーザー捺印を行う工程にて、各半導体装置部24の機械的支持、搬送および位置合わせを行うために用いられる。
図6を参照して、次に、各半導体装置部24の半導体基板11の主面に、レーザー照射により捺印を形成する。図6(A)は本工程を示す断面図であり、図6(B)はレーザーを照射する状況を示す断面図であり、図6(C)はレーザーを照射により捺印が形成された状態を拡大して示す平面図である。
図6(A)を参照して、本工程では、上面に接着層36を介して複数の半導体装置部24が貼着されたダイシングシート21に対して、下方からレーザー28を照射している。レーザー28は、透明なダイシングシート21および接着層36を透過して、半導体装置部24の半導体基板11の下面に到達する。なお、本工程では、ダイシングシート21に貼着される半導体ウェハ22(図5(A)参照)の4隅にアライメントマークが形成されており、このアライメントマークの位置を、レーザー印刷機が備えるCCDカメラ等の撮像手段で認識することで、各半導体装置部24の位置を算出している。
またここでは、ダイシングシート21の上面に半導体装置部24を貼着した状態で、ダイシングシート21の下方からレーザー28を照射しているが、ダイシングシート21の下面に半導体装置部24を貼着した状態で、ダイシングシート21の上方からレーザー28を照射しても良い。
本工程で使用されるレーザー28は、YAG(Yttrium Aluminum Garnet)レーザーであり、特に好ましくは、波長が532nmのYAGレーザーが使用される。YAGレーザーとしては、波長が1064nmのレーザーも使用可能である。しかしながら、この様に波長が長いレーザーを半導体基板11の上面に照射すると、薄い半導体基板11の内部にレーザーが進行して、半導体基板11の上面付近に形成された素子領域の特性が悪化する恐れがある。このことを防止するために、本実施の形態では、波長が532nmと短いYAGレーザーを用いている。この様に波長が短いレーザー28を照射すると、レーザーの大部分は、半導体基板11の上面にて反射されて、半導体基板11の内部には殆どレーザーは進行せず、半導体基板11の上面付近に形成された素子領域にレーザーの悪影響は及ばない。
また、照射されるレーザー28の出力は例えば6W程度であり、レーザー28が照射する照射領域の大きさは、直径が30μm程度の円形である。この照射領域の大きさは、凹状部38Aの平面視での大きさとほぼ等しい。更に、本実施の形態では、レーザー28の出力および照射時間が、発熱により接着層36が気化しない程度に制御されている。従って、レーザー28照射による発熱により接着層36が気化して、半導体装置部24がダイシングシート21から離脱することが防止されている。
図6(B)を参照して、本工程では、レーザー28を繰り返しショット(パルス)照射することにより、刻印を形成している。照射されたレーザー28がダイシングシート21および接着層36を透過して半導体基板11の下面に到達すると、レーザー28が照射された領域は局所的に掘削されて凹状部38Aが形成される。また、レーザー28の照射により、半導体基板11の下面において凹状部38Aおよびその周辺部は高温となり、これらの領域に付着する接着層36が炭化する。そして、炭化した接着層36から成る炭化物42は、凹状部38Aおよびその周辺部(図6(C)に示す炭化領域40A)に付着する。本工程では、形成されるべき捺印の形状に沿って、上記したレーザー28のショット照射が行われる。
図6(C)に、レーザー28により形成された凹状部38A−38Dおよび炭化領域40A−40Dを示す。レーザー28を照射することにより、等間隔に離間して凹状部38A−38Dが形成されており、各凹状部38A−38Dと同心円形状の炭化領域40A−40Dが形成されている。そして、隣接する炭化領域(例えば炭化領域40Aと炭化領域40B)同士は一部が重畳することにより、連続する炭化領域40A−40Dによりライン状の捺印が形成される。
図7(A)に、上記工程により捺印が形成された半導体装置部を撮影した画像を示す。半導体材料が露出する半導体装置部の主面全体は黒色を呈しており、形成される捺印は白色を呈している。この画像からも明らかなように、半導体装置部の表面に形成される捺印の視認性は極めて高い。
図7(B)に、直に照射されるレーザーにより捺印が形成された半導体装置を撮影した画像を示す。この画像からも明らかなように、形成されている捺印の視認性は極めて悪い。この理由は、半導体材料が露出する半導体装置の主面に直にレーザーを照射すると、レーザー照射による凹凸のみにより捺印が形成されるからである。
図8を参照して、次に、ダイシングシート21から各半導体装置部24を分離する。先ず、接着層36が紫外線照射により硬化する接着剤の場合は、ダイシングシート21の下面からダイシングシート21を透過させて、接着層36に紫外線を照射する。次に、吸着コレットを用いて、半導体装置部24をダイシングシート21から分離した後に、収納容器に収納する。
上記工程により、図1に構成を示した半導体装置10が製造される。ここで、上記した捺印の工程が終了した状態で、ダイシングシート21に各半導体装置部24が貼着されたまま、セットメーカーに納品することも可能である。
本発明の半導体装置を示す図であり、(A)は斜視図であり、(B)は断面図であり、(C)拡大された平面図であり、(D)は断面図である。 本発明の半導体装置の製造方法を示す図であり、(A)は平面図であり、(B)は断面図である。 本発明の半導体装置の製造方法を示す図であり、(A)は斜視図であり、(B)は断面図である。 本発明の半導体装置の製造方法を示す図であり、(A)は斜視図であり、(B)および(C)は断面図である。 本発明の半導体装置の製造方法を示す図であり、(A)は斜視図であり、(B)および(C)は断面図である。 本発明の半導体装置の製造方法を示す図であり、(A)は断面図であり、(B)は拡大された断面図であり、(C)は拡大された平面図である。 (A)は本発明の製造方法により形成された捺印を示す画像であり、(B)は直にレーザーを照射する従来の方法により形成された捺印を示す画像である。 本発明の半導体装置の製造方法を示す断面図である。 背景技術の半導体装置の製造方法を示す図であり、(A)−(D)は断面図である。 背景技術の半導体装置の製造方法を示す図であり、(A)および(B)は断面図である。
符号の説明
10 半導体装置
11 半導体基板
12 絶縁層
13 パッド
14 配線
15 溝
16 被覆層
17 外部電極
18 記号マーク
19 位置マーク
20 捺印
21 ダイシングシート
22 半導体ウェハ
24 半導体装置部
26 ブレード
27 ダイシングライン
28 レーザー
30 グラインダ
32 接着層
34 保護シート
36 接着層
38、38A、38B、38C、38D 凹状部
40、40A、40B、40C、40D 炭化領域
42 炭化物

Claims (8)

  1. 素子領域が形成されると共に、互いに対向する第1主面および第2主面を有する半導体基板と、
    前記半導体基板の前記第1主面側に設けられて前記素子領域と接続された配線層と、
    前記半導体基板の前記第2主面にレーザーを照射することにより形成された捺印と、を備え、
    前記半導体基板の前記第2主面において前記捺印が形成された領域には、レーザー照射による樹脂の炭化物が付着されていることを特徴とする半導体装置。
  2. 前記炭化物は、絶縁性接着材が炭化した物質であることを特徴とする請求項1記載の半導体装置。
  3. 前記捺印が形成される前記半導体基板の前記第2主面には、互いに離間した複数の凹状部が設けられ、
    各々の前記凹状部に対して、前記凹状部およびその周辺部に前記炭化物を付着させた炭化領域が設けられ、
    隣接する一方の前記炭化領域と、隣接する他方の前記炭化領域の一部が重畳することを特徴とする請求項2記載の半導体装置。
  4. 前記凹状部は平面視で円形であり、各々の前記凹状部と前記炭化領域とは相互に同心円状に配置されることを特徴とする請求項3記載の半導体装置。
  5. 互いに対向する第1主面および第2主面を有し、前記第1主面側に形成された配線を含む半導体装置部がマトリックス状に設けられた半導体ウェハを用意する工程と、
    前記半導体ウェハの前記第1主面側から、前記半導体装置部同士の境界に沿ってダイシングを行い、前記半導体ウェハの厚みよりも浅い溝を形成する工程と、
    前記半導体ウェハを前記第2主面側から研削し、前記溝が設けられた箇所にて前記半導体装置部を分離する工程と、
    前記半導体ウェハの前記第2主面であって、前記半導体装置部が備える半導体基板の主面を、接着層を介して支持シートの主面に貼着する工程と、
    前記半導体装置部の前記半導体基板にレーザーを照射することにより捺印を行う工程と、を備え、
    前記捺印を行う工程では、前記支持シートおよび前記接着層を透過して、前記半導体装置部の前記半導体基板に前記レーザーを照射し、前記レーザーによる発熱により前記接着層を炭化させた炭化物を、前記捺印が行われた領域に付着させることを特徴とする半導体装置の製造方法。
  6. 前記捺印を行う工程では、
    前記レーザーをショット照射することにより、前記半導体基板の主面を局所的に窪ませた凹状部を、互いに離間した状態で複数個設け、
    各々の前記凹状部に対して、前記凹状部およびその周辺部の前記半導体基板に、前記接着層を炭化させた炭化領域を設け、
    隣接する一方の前記炭化領域と、隣接する他方の前記炭化領域とを一部重畳させることを特徴とする請求項5記載の半導体装置の製造方法。
  7. 前記レーザーの波長は532nmであることを特徴とする請求項6記載の半導体装置の製造方法。
  8. 前記支持シートは、周囲がウェハリングにより支持されたダイシングシートであることを特徴とする請求項7記載の半導体装置の製造方法。
JP2008330475A 2008-12-25 2008-12-25 半導体装置およびその製造方法 Pending JP2010153607A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008330475A JP2010153607A (ja) 2008-12-25 2008-12-25 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008330475A JP2010153607A (ja) 2008-12-25 2008-12-25 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2010153607A true JP2010153607A (ja) 2010-07-08

Family

ID=42572382

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008330475A Pending JP2010153607A (ja) 2008-12-25 2008-12-25 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2010153607A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015233164A (ja) * 2010-07-15 2015-12-24 株式会社東芝 電子部品

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001094005A (ja) * 1999-09-22 2001-04-06 Oki Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
JP2003273258A (ja) * 2002-03-18 2003-09-26 Asahi Kasei Corp 樹脂成形品表面への黒色のレーザーマーキング法、及び成形品表面への導電部形成法
JP2005505145A (ja) * 2001-10-09 2005-02-17 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 電子コンポーネントの製造方法、及び該方法によって得られる電子コンポーネント
JP2006140348A (ja) * 2004-11-12 2006-06-01 Lintec Corp マーキング方法および保護膜形成兼ダイシング用シート
JP2007184658A (ja) * 2007-04-12 2007-07-19 Casio Micronics Co Ltd 半導体装置
JP2007266420A (ja) * 2006-03-29 2007-10-11 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2008251934A (ja) * 2007-03-30 2008-10-16 Lintec Corp 半導体チップの製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001094005A (ja) * 1999-09-22 2001-04-06 Oki Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
JP2005505145A (ja) * 2001-10-09 2005-02-17 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 電子コンポーネントの製造方法、及び該方法によって得られる電子コンポーネント
JP2003273258A (ja) * 2002-03-18 2003-09-26 Asahi Kasei Corp 樹脂成形品表面への黒色のレーザーマーキング法、及び成形品表面への導電部形成法
JP2006140348A (ja) * 2004-11-12 2006-06-01 Lintec Corp マーキング方法および保護膜形成兼ダイシング用シート
JP2007266420A (ja) * 2006-03-29 2007-10-11 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2008251934A (ja) * 2007-03-30 2008-10-16 Lintec Corp 半導体チップの製造方法
JP2007184658A (ja) * 2007-04-12 2007-07-19 Casio Micronics Co Ltd 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015233164A (ja) * 2010-07-15 2015-12-24 株式会社東芝 電子部品
US9721905B2 (en) 2010-07-15 2017-08-01 Kabushiki Kaisha Toshiba Semiconductor package and mobile device using the same

Similar Documents

Publication Publication Date Title
JP5308213B2 (ja) 半導体装置の製造方法
JP4769975B2 (ja) 半導体装置の製造方法
JP5751615B2 (ja) ウエハ加工用粘着シート、該シートを用いたマーキング方法およびマーキングチップの製造方法
JP2017079291A (ja) ウエーハの加工方法
JP5378780B2 (ja) テープ拡張方法およびテープ拡張装置
TWI549174B (zh) 製造半導體裝置之方法
JP2021048407A (ja) ウェハの処理方法
US20100144097A1 (en) Method of manufacturing semiconductor device in which bottom surface and side surface of semiconductor substrate are covered with resin protective film
JP2010258288A (ja) 固定治具およびそれを用いた半導体装置の製造方法
TW201820436A (zh) 晶圓的加工方法
JP2015176950A (ja) ウェーハの加工方法
TWI575591B (zh) Laminated wafer processing methods and adhesive film
KR20180048376A (ko) 웨이퍼의 가공 방법
JP2016100346A (ja) ウェーハの加工方法
TW201528359A (zh) 裝置晶圓之加工方法
JP2010153607A (ja) 半導体装置およびその製造方法
JP2007266421A (ja) 半導体装置およびその製造方法
JP4553878B2 (ja) 半導体装置の製造方法
TWI813624B (zh) 晶圓之加工方法
JP2013243310A (ja) 表面保護テープ及びウエーハの加工方法
JP2017011134A (ja) デバイスチップの製造方法
JP2014033161A (ja) ウエーハの加工方法
JP2010147293A (ja) 半導体装置の製造方法
JP2011171643A (ja) 半導体装置の製造方法
JP6633447B2 (ja) ウエーハの加工方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110602

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130212

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130215

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130405

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130611