TWI549174B - 製造半導體裝置之方法 - Google Patents

製造半導體裝置之方法 Download PDF

Info

Publication number
TWI549174B
TWI549174B TW103145999A TW103145999A TWI549174B TW I549174 B TWI549174 B TW I549174B TW 103145999 A TW103145999 A TW 103145999A TW 103145999 A TW103145999 A TW 103145999A TW I549174 B TWI549174 B TW I549174B
Authority
TW
Taiwan
Prior art keywords
wafer
carrier
die
back side
film
Prior art date
Application number
TW103145999A
Other languages
English (en)
Other versions
TW201533793A (zh
Inventor
蔡再宗
呂文雄
蔡鈺芃
林威宏
鄭明達
劉重希
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201533793A publication Critical patent/TW201533793A/zh
Application granted granted Critical
Publication of TWI549174B publication Critical patent/TWI549174B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68313—Auxiliary support including a cavity for storing a finished device, e.g. IC package, or a partly finished device, e.g. die, during manufacturing or mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Dicing (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Optics & Photonics (AREA)

Description

製造半導體裝置之方法
本申請案係關於製造半導體裝置的方法。
使用半導體裝置的電子設備對於許多現代應用而言是很重要的。隨著電子技術的進步，半導體裝置的尺寸變得越來越小，同時具有越佳之功能以及更多的積體電路。由於半導體裝置的微小化，晶圓級晶片封裝(WLCSP)由於成本低與相對簡單的製造操作而被廣泛使用。在WLCSP操作過程中，在半導體裝置上組合一些半導體組件。再者，在此小的半導體裝置內，執行許多製造操作。
然而，半導體裝置的製造操作係在小且薄的半導體裝置上進行許多步驟與操作。此情況已經造成修飾半導體裝置之結構與改良該製造操作的許多挑戰。在製造操作過程中，該小且薄的半導體裝置具有翹曲問題。因而產生具有不理想架構的半導體裝置。該不理想架構造成半導體裝置的產量損失高。產量損失高進一步加重材料浪費，因而增加製造成本。
因此，為了將翹曲對於製造操作的影響最小化並且將組合半導體裝置的產量損失最小化，持續需要簡化生產步驟以及改良製造半導體裝置的方法。
本申請案揭示內容的一些實施例係提供一種製造半導體裝置的方法，其包括提供晶圓；研磨該晶圓的背側；放置背側膜於該晶圓的該背側上；切割該晶圓，以從該晶圓切單複數個晶粒；以及藉由雷射操作，在該複數個晶粒的各個晶粒上的該背側膜上，形成標記。
本申請案揭示內容的一些實施例係提供一種製造半導體裝置的方法，其包括提供包含背側的晶圓以及提供背側膜於該背側上；藉由切割膠帶，固定該晶圓於第一載體上；從位於該第一載體上的該晶圓，切單複數個晶粒；從該第一載體將該複數個晶粒一個接一個裝載至第二載體；傳送攜載該複數個晶粒的該第二載體；從該第二載體將該複數個晶粒一個接一個裝載至標記平台；以及在該複數個晶粒的各個晶粒之該背側上的該背側膜上，雷射刻標記。
本申請案揭示內容的一些實施例係提供一種一種製造半導體裝置的方法，其包括提供包含背側的晶圓；放置背側膜於該晶圓的該背側上；固化該背側膜；從該晶圓切割複數個晶粒；將該複數個晶粒的第一晶粒置放於雷射標記平台上；雷射標記在該第一晶粒上的該背側膜；從該雷射標記平台卸載該第一晶粒；將該複數個晶粒的第二晶粒置放於該雷射標記平台上；雷射標記在該第二晶粒上的該背側膜；以及從該雷射標記平台卸載該複數個晶粒的該第二晶粒。
201‧‧‧晶圓
202‧‧‧晶粒
203‧‧‧切割線
204‧‧‧背側研磨(BG)膠帶
201a‧‧‧前側
201b‧‧‧背側
201b’‧‧‧新的背側
212‧‧‧背側膜
205‧‧‧第一載體
206‧‧‧切割膠帶
205a‧‧‧底部周圍
207‧‧‧第二載體
207a‧‧‧凹處
208‧‧‧第一支架
210‧‧‧標記平台
210a‧‧‧雷射光束
401‧‧‧傳導晶粒凸塊
211‧‧‧捲盤
209‧‧‧第二支架
402‧‧‧基板
402a‧‧‧第一表面
402b‧‧‧第二表面
404‧‧‧接合墊
403‧‧‧傳導基板凸塊
由以下詳細說明與附隨圖式得以最佳了解本申請案揭示內容之各方面。注意，根據產業之標準實施方式，各種特徵並非依比例繪示。實際上，為了清楚討論，可任意增大或縮小各種特徵的尺寸。
圖1係根據本申請案揭示內容的一些實施例說明製造半導體裝置 的方法。
圖1A係根據本申請案揭示內容的一些實施例說明具有數個部分切割晶粒的晶圓之概示圖。
圖1B係根據本申請案揭示內容的一些實施例說明具有數個部分切割晶粒之晶圓的俯視圖。
圖1C係根據本申請案揭示內容的一些實施例說明具有背側研磨(backside grinding，BG)膠帶的晶圓之概示圖。
圖1D係根據本申請案揭示內容的一些實施例說明從背側研磨晶圓的概示圖。
圖1E係根據本申請案揭示內容的一些實施例說明位於晶圓背側之背側膜的概示圖。
圖1F係根據本申請案揭示內容的一些實施例說明固定於第一載體上的晶圓之概示圖。
圖1G係根據本申請案揭示內容的一些實施例說明固定於第一在體上的晶圓之俯視圖。
圖1H係根據本申請案揭示內容的一些實施例說明在沒有背側研磨(BG)的第一載體上固定的晶圓之概示圖。
圖1I係根據本申請案揭示內容的一些實施例說明具有數個完全切割晶粒之晶圓的概示圖。
圖1J係根據本申請案揭示內容的一些實施例說明自第一載體取出切單晶粒的概示圖。
圖1K係根據本申請案揭示內容的一些實施例說明放置於第二載體凹處內的晶粒之概示圖。
圖1L係根據本申請案揭示內容的一些實施例說明具有數個切單晶粒的第二載體之俯視圖。
圖1M係根據本申請案揭示內容的一些實施例說明從第二載體取 出晶粒的概示圖。
圖1N係根據本申請案揭示內容的一些實施例說明雷射標記操作下的晶粒之概示圖。
圖2係根據本申請案揭示內容的一些實施例說明製造半導體裝置之方法的流程圖。
圖2A係根據本申請案揭示內容的一些實施例說明具有數個晶粒之晶圓的概示圖。
圖2B係根據本申請案揭示內容的一些實施例說明具有背側研磨(BG)膠帶的晶圓之概示圖。
圖2C係根據本申請案揭示內容的一些實施例說明固定於第一載體上的研磨晶圓之概示圖。
圖2D係根據本申請案揭示內容的一些實施例說明具有數個完全切割晶粒之晶圓的概示圖。
圖2E係根據本申請案揭示內容的一些實施例說明置放於第二在體凹處內的晶粒之概示圖。
圖2F係根據本申請案揭示內容的一些實施例說明纏繞在捲盤上的第二載體之概示圖。
圖2G係根據本申請案揭示內容的一些實施例說明從第二載體取出晶粒的概示圖。
圖2H係根據本申請案揭示內容的一些實施例說明雷射標記操作下的晶粒之概示圖。
圖2I係根據本申請案揭示內容的一些實施例說明接合基板之晶粒的概示圖。
以下揭示內容提供許多不同的實施例或範例，用於實施本申請 案之不同特徵。元件與配置的特定範例之描述如下，以簡化本申請案之揭示內容。當然，這些僅為範例，並非用於限制本申請案。例如，以下描述在第二特徵上或上方形成第一特徵可包含形成直接接觸的第一與第二特徵之實施例，亦可包含在該第一與第二特徵之間形成其他特徵的實施例，因而該第一與第二特徵並非直接接觸。此外，本申請案可在不同範例中重複元件符號與/或字母。此重複係為了簡化與清楚之目的，而非支配不同實施例與/或所討論架構之間的關係。
再者，本申請案可使用空間對應語詞，例如「之下」、「低於」、「較低」、「高於」、「較高」等類似語詞之簡單說明，以描述圖式中一元件或特徵與另一元件或特徵的關係。空間對應語詞係用以包括除了圖式中描述的位向之外，裝置於使用或操作中之不同位向。裝置或可被定位(旋轉90度或是其他位向)，並且可相應解釋本申請案使用的空間對應描述。可理解當一特徵係形成於另一特徵或基板上方時，可有其他特徵存在於其間。
晶粒係由一些操作製成。從一片晶圓產生且切割出一些晶粒。在從該晶圓切割晶粒之前，該晶圓必須經過一些製造操作。在晶圓的製造操作過程中，研磨晶圓的背側，以減少其厚度，而後在各晶粒上刻標記。
由於晶圓變薄，此薄晶圓在後續操作過程中容易具有翹曲。因此，晶圓必須披覆背側膜，或是必須藉由切割膠帶而固定於框上，用以在研磨操作之後支撐該薄晶圓。藉由將雷射光束透過切割膠帶而投射在背側膜上，可在各個晶粒的背側上之背側膜上刻標記。
然而，該雷射光束並非直接投射在晶粒上之背側膜上以於晶粒上刻標記。該雷射光束在達到晶粒之背側上的背側膜之前，必須穿透切割膠帶。當該雷射光束投射在切割膠帶上時，部分的切割膠帶會剝落。這些殘留的膠帶會模糊標記，因而無法清楚看見標記。後續製造 操作會排除具有模糊標記的晶粒，因而造成材料浪費。
再者，當在後續操作過程中晶粒上的標記用於對準或是辨識時，在後續操作具有模糊標記的晶粒無法精確對準或是無法被機器正確辨識，因而潛在具有高的產量損失或是不良可信賴度。
本申請案揭示內容係關於製造半導體裝置的方法。在本申請案的揭示內容中，揭示由改良的雷射標記操作所產生的半導體裝置。該製造方法包含從晶圓切單一些晶粒，而後分別在位於各個晶粒的背側上的背側膜上雷射標記。由於雷射光束直接投射在背側膜上以及在個別晶粒上進行該雷射標記，因而在該背側膜上清楚刻標記，並且無殘留物在該標記上或與該標記相鄰。因此，改良雷射標記的效能。
圖1係根據本申請案揭示內容的不同實施例說明製造半導體裝置的方法100之流程圖。方法100包含一些操作(101、102、103、104、105、106、107、108、109與110)。
在操作101中，提供晶圓201，如圖1A所示。在一些實施例中，晶圓201包含半導體材料，例如矽、鍺、鎵、砷、磷化銦或其組合。在一些實施例中，晶圓201係固定於基板上，該基板包含用於支撐晶圓201的犧牲基底材料，例如矽、聚合物或是其他合適的材料。在一些實施例中，黏著膜係位於該基板的表面上方，用於暫時接合基板上的晶圓。在一些實施例中，晶圓201的厚度約為400微米至約800微米。
在一些實施例中，晶圓201係圓形，如圖1B所示，其為圖1A之晶圓的俯視圖。在一些實施例中，晶圓201為四邊形或多邊形。
在一些實施例中，晶圓201包含一些晶粒202。在一些實施例中，晶粒202係置於晶圓201上方的矩陣或是陣列中。在一些實施例中，各個晶粒202為矩形或是四邊形。在一些實施例中，沿著一些切割線203部分切割晶粒202，因而晶粒202仍位於晶圓201上並且置於圖 1B所示的矩形陣列中。
藉由一些前端製造操作，而將各個晶粒202形成於晶圓201的表面上，該前端製造操作為該技藝中的技術人士所通知。在一些實施例中，晶粒202包含一些電路。晶粒202內形成的電路可為適合用於特定應用之任何形式的電路。根據一些實施例，該電路可包含各種n型金屬氧化物半導體(NMOS)以及/或p型金屬氧化物半導體(PMOS)裝置，例如電晶體、電容器、電阻器、二極體、光二極體、熔絲與/或類似物。
在一些實施例中，各個晶粒202包含主動與被動電子元件。該主動與被動電子元件係彼此連接以形成不同的功能性電路。在一些實施例中，晶粒202包含一些主動元件，例如電晶體或二極體，以控制電流的流動。在一些實施例中，晶粒202包含一些被動元件，例如電容器或是電阻器，以提供電壓用於進行特定電性功能。在一些實施例中，藉由各種方法，例如摻雜、光微影蝕刻、蝕刻等，將該主動與被動元件形成於晶圓201上。
在一些實施例中，電路互連以進行一或多種功能。該功能可包含記憶體結構、處理結構、感應器、放大器、功率分布、輸入/輸出電路與/或類似者。該技藝中具有通常技術之人士可理解上述範例係僅用於說明，而非用於將各實施例限制於任何特定應用。
在操作102中，施放背側研磨(BG)膠帶204係位於晶圓201的前側201a上方，如圖1C所示。在一些實施例中，晶圓201的前側201a係晶圓201的主動表面(active surface)，其上具有一些傳導凸塊。在一些實施例中，各個傳導凸塊係位於晶圓201的凸塊墊上。該凸塊墊係位於晶圓201的主動表面201a上。
在一些實施例中，傳導凸塊係用於建立晶圓201與其他外部半導體裝置之間的電互連。在一些實施例中，傳導凸塊係置於晶圓201之 前測201a上的陣列中。在一些實施例中，傳導凸塊包含焊接材料，例如錫、鉛、銀、銅或其組合。在一些實施例中，藉由任何合適的操作，例如植球、電鍍、網印等，於晶圓201的主動表面201a上形成傳導凸塊。
在一些實施例中，BG膠帶204壓層於晶圓201的前側201a上，因而保護主動表面201a或主動表面201a上的傳導凸塊免於受到後續背側研磨操作所造成的破壞與汙染。在一些實施例中，BG膠帶204覆蓋前側201a，並且與晶圓201上相鄰傳導凸塊之間的間隙相符。
在一些實施例中，BG膠帶204在使用之後係強力黏附於晶圓201的前側201a，而在暴露至紫外線(UV)照射之後即容易自晶圓201剝落。在一些實施例中，BG膠帶201係UV或熱可固化的。在一些實施例中，BG膠帶204包含聚對苯二甲酸乙二酯(polyethylene terephthalate，PET)。在一些實施例中，BG膠帶204係光半透明的。
在操作103中，晶圓201的一些背側201b係被研磨，如圖1D所示。在BG膠帶204壓層於晶圓201的前側201a之後，晶圓201翻轉並且從背側201b研磨，將其厚度變薄，如圖1所示。在一些實施例中，將晶圓201的一些背側201b研磨，成為新的背側201b’，因而縮小晶圓201的厚度。
在一些實施例中，藉由電漿蝕刻、化學機械平面化作用(CMP)或機械研磨，移除一些背側201b。在一些實施例中，晶圓201的厚度縮小為約200微米至約300微米。在一些實施例中，晶圓201的厚度縮小為小於約250微米。
在操作104中，背側膜212係位於晶圓201的新背側201b’，如圖1E所示。在一些實施例中，背側膜212係永久位於晶圓201的新背側201b’上。在一些實施例中，在固化操作之後，背側膜212係永久附接至晶圓201的新背側201b’。在一些實施例中，背側膜212係非固化的 背側膜。背側膜212係附接至新背側201b’而不需固化操作。因此，背側膜212不需要固化操作。在一些實施例中，背側膜212係用於保護晶圓201與晶粒202免於破裂與翹曲。
在一些實施例中，背側膜212係聚合複合膜。在一些實施例中，背側膜212包含環氧化合物、聚合物、聚乙醯胺或類似物。在一些實施例中，背側膜212包含色素或著色劑，用以在晶粒202上的標記與晶粒202的背側201b’之間提供足夠對比，因而藉由後續雷射標記操作而在各個晶粒202的背側201b’上形成較清楚的標記。在一些實施例中，背側膜212的表面粗糙度(Ra)係小於約5微米。
在操作105中，晶圓201係位於第一載體205上，如圖1F與圖1G所示。在一些實施例中，晶圓201翻轉，而後藉由切割膠帶206而固定於第一載體205上。在一些實施例中，晶圓201係藉由切割膠帶206而暫時接合在第一載體205上。位於晶圓201的新背側201b’上的背側膜212係與切割膠帶206附接。晶圓201的前側201係面朝上。在一些實施例中，第一載體的底部周圍205a係與切割膠帶206附接。因此，晶圓201係固定於第一載體205上，且由第一載體205支撐。在一些實施例中，切割膠帶206包含環氧化合物。
在一些實施例中，晶圓201係與載體205同中心，如圖1G所示，其係圖1F的俯視圖。在一些實施例中，第一載體205係環形框，如圖1G所示。在一些實施例中，第一載體205係片狀金屬框。在一些實施例中，第一載體205係切割環，其係在後續晶粒切割操作用於支撐晶圓201。在一些實施例中，晶圓201係由第一載體205劃界。
在操作106中，從晶圓201移除BG膠帶204，如圖1H所示。在一些實施例中，在UV光曝照之後，BG膠帶204剝落。在一些實施例中，在熱處理之後，BG膠帶204係可移除的。在移除BG膠帶之後，暴露前側201。
在操作107中，晶圓201被切割，以從晶圓201將一些晶粒202切單，如圖1I所示。在一些實施例中，藉由機械或是雷射刀片沿著相鄰晶粒202之間的切割線203切割晶圓201。在一些實施例中，已經沿著切割線203部分切割晶圓201，如圖1A所示，而後完全切割晶圓201，以從晶圓201分離各個晶粒202，如圖1I所示。在一些實施例中，經由背側膜212將刀片切割為切割膠帶206，因而從晶圓201切單晶粒202，該晶粒202仍藉由切割膠帶206而附接至第一載體205並且維持在切割膠帶206上。
在一些實施例中，排除如圖1A與圖1B所示的部分切割晶圓201之步驟，僅藉由完整切割而從晶圓201切割且切單晶粒202。在晶圓201固定於第一載體205之後，切割晶圓201。在一些實施例中，在藉由切割膠帶206的黏著強度而完整切割之後，晶粒202係附接至第一載體205並且維持在切割膠帶206上。在一些實施例中，藉由機械或雷射刀片，完整切割晶粒202。
在一些實施例中，在切單之後，進行檢查各個晶粒。在切單之後，晶粒202仍附接至第一載體205上，而後置有切單晶粒202的晶圓201係被運送至檢查設備，以於第一載體205上檢查各個晶粒202。
在操作108中，晶粒202個別位於第二載體207上，如圖1J與圖1K所示。在一些實施例中，從第一載體205取出由晶圓202切單的各個晶粒202，並且將其裝載於第二載體207。在一些實施例中，藉由第一支架208升高切單的晶粒202，並且一個接一個從切割膠帶206脫離，如圖1J所示，而後從第一載體205傳送至第二載體207，以使晶粒202分別裝載於第二載體207的凹處207a中，如圖1K所示。
在一些實施例中，藉由自動取放設備，控制第一支架208。在一些實施例中，在將晶粒202置於凹處207a之前，支架208支撐且翻轉晶粒202，因而晶粒202的背側係面朝上。
在一些實施例中，第二載體207的凹處207a係彼此一致，因而晶粒202其中之一可被置放於第二載體207的凹處207a之任一者中並且與其相符。在一些實施例中，第二載體207係載體膠帶。在一些實施例中，第二載體207係矩形的延伸膠帶，如圖1L所示，其為圖1K的俯視圖。在一些實施例中，各個凹處207a係四邊形、圓形或多邊形。在一些實施例中，凹處207a的形狀係與所欲置放的晶粒202之形狀相符。在一些實施例中，第二載體207包含塑膠或抗靜電材料。
在一些實施例中，第二載體207具有可撓性，其可彎曲與纏繞。在一些實施例中，將晶粒202裝載於凹處207a中之後，第二載體207係纏繞在捲盤上。在一些實施例中，覆蓋膠帶係位於第二載體207上，以覆蓋與保護凹處207a內的晶粒202。在一些實施例中，攜載晶粒202的第二載體207係被傳送至後續操作。在一些實施例中，由覆蓋膠帶覆蓋的第二載體207係纏繞在捲盤上並且傳送於後續的標記操作。
在一些操作109中，取出第二載體207的凹處207a中的晶粒202，並且傳送至預定的位置用於標記操作，如圖1M與圖1N所示。在一些實施例中，從第二載體207的凹處207a一個接一個卸載晶粒202，而後將其傳送至標記平台210，以於晶粒202的背側201b’上之背側膜212刻標記。
在一些實施例中，藉由雷射操作，在各個晶粒202的背側201b’上之背側膜212上，形成標記。在一些實施例中，標記平台210包含雷射光束210a，其直接投射在置放於標記平台210上的晶粒202之背側201b'上的背側膜212，以於各個晶粒202的背側201b’上之背側膜212上刻標記。在一些實施例中，背側膜212係暴露於雷射光束210a，用以在背側膜212上雷射雕刻標記。在一些實施例中，藉由波長為約200奈米至約600奈米的雷射光束210a，在背側膜212上形成標記。
在一些實施例中，刻在背側膜212上的標記包含字體、字母、符 號、記號、商標、圖案或其組合。在一些實施例中，在背側膜212中刻入標記，其深度係由背側膜212的頂表面212a至背側201b’。在一些實施例中，在背側膜212中刻入標記，其深度從背側膜212約0.001微米至約50微米。在一些實施例中，背側膜212的標記深度係小於約10微米。
在一些實施例中，背側膜212上刻的標記具有深度均勻性(depth uniformity)，其係刻入背側膜212中的標記至晶粒202之背側201b’的最大深度與最小深度之差。在一些實施例中，刻入背側膜212中的標記之深度均勻性係小於約20微米。在一些實施例中，刻入背側膜212中的標記之深度均勻性係小於約10微米。
在操作110中，藉由設備檢查刻有標記的晶粒202。在一些實施例中，藉由紅外線(IR)檢查晶粒202。在一些實施例中，藉由光學顯微鏡(OM)、掃描式電子顯微鏡(SEM)或是任何其他合適的設備，檢查晶粒202。在一些實施例中，藉由合適的設備依序檢查晶粒202的五側。在一些實施例中，藉由操作者以OM檢查晶粒202之背側201b’上的背側膜212上之標記。
圖2係根據本申請案揭示內容的各種實施例說明製造半導體裝置的方法300之流程圖。方法300包含一些操作(301、302、303、304、305、306、307與308)。
在操作301中，提供晶圓201，如圖2A所示。在一些實施例中，晶圓201包含半導體材料，例如矽。在一些實施例中，晶圓201的厚度約400微米至約800微米。
在操作302中，施放背側研磨(BG)膠帶204於晶圓201的前側201a上方，如圖2B所示。在一些實施例中，晶圓201的前側201a係放置一些傳導晶粒凸塊401。在一些實施例中，傳導晶粒凸塊401係用於電連接待從晶圓201切單的晶粒202與外部裝置，例如基板或是印刷電路板 (PCB)。
在操作303中，晶圓201的一些背側201b係被研磨，研磨的晶圓201係固定於第一載體205上，以及從晶粒201的前側201a移除BG膠帶，如圖2C所示。在一些實施例中，藉由第一機器實施操作303。
在一些實施例中，第一機器包含研磨刀片，用於研磨晶圓201的背側201b。在一些實施例中，研磨晶圓201以縮小厚度至小於約250微米。
在一些實施例中，第一機器包含支架，用於翻轉研磨的晶圓201，因而研磨的晶圓201可固定於第一載體205上。在一些實施例中，背側膜202係位於晶圓201的新背側201b’上。在一些實施例中，背側膜212包含聚合物，並且提供保護晶圓201免於破裂與翹曲。在一些實施粒中，在固化操作之後，背側膜212係永久附接至新背側201b’。在一些實施例中，背側膜212係非固化的背側膜。背側膜212不需要固化操作。
在一些實施例中，晶圓201係藉由切割膠帶206而與第一載體205附接。在一些實施例中，研磨的晶圓201之新的背側201b’上的背側膜212係與切割膠帶206附接。在一些實施例中，第一載體205係切割環，用於支撐待切割之已研磨且薄的晶圓201。在一些實施例中，切割膠帶206包含環氧化合物。
在一些實施例中，第一機器包含UV光。固定於第一載體205上的晶圓201係暴露至UV光，而後前側201a上的BG膠帶204剝落。在一些實施例中，第一機器包含加熱器。藉由加熱器加熱處理晶圓201，以固化BG膠帶204，因而可從晶圓201的前側201a移除BG膠帶204。
在操作304中，切割晶圓201，從晶圓201切單一些晶粒202，如圖2D所示。在一些實施例中，第一機器包含機械或雷射刀片。藉由機械或雷射刀片，沿著相鄰晶粒202之間的切割線203切割固定在第一 載體205上的晶圓201。完全切割晶圓201以從晶圓201分離各個晶粒202。
在一些實施例中，透過背側膜212將刀片切割為切割膠帶，因而晶粒202藉由切割膠帶206而仍附接至第一載體205並且維持在切割膠帶206上用於後續操作。
在操作305中，在切單之後，進行檢查從晶圓201切割的各個晶粒202。在切單之後，晶粒202藉由切割膠帶206仍附接於第一載體205上，而後與切割晶粒202對準的晶圓201係從第一機器傳送至檢查站，用於檢查且測試各個晶粒202，例如晶粒上傳導凸塊上的缺陷、晶粒內的破裂或類似者。
在操作306中，晶粒202係個別位於第二載體207上，如圖2E所示。在一些實施例中，在檢查之後，將各個晶粒202裝載於第二載體207。將各個晶粒202從第一晶粒205傳送至第二載體207，以將晶粒202分別放置與裝載於第二載體207的凹處207a中。在一些實施例中，在晶粒202置於凹處207a中之前，第一支架208支撐與翻轉晶粒202，因此晶粒202的背側201b’係面朝上。
在一些實施例中，如圖2F所示，在晶粒202裝載於凹處207a中之後，第二載體207具可撓性以彎曲與纏繞於捲盤211上。在一些實施例中，覆蓋膠帶係位於第二載體207上，以覆蓋與保護凹處207a內的晶粒202。在一些實施例中，受到覆蓋膠帶覆蓋的第二載體207係纏繞在捲盤211上並且傳送至後續操作。
在操作307中，纏繞在捲盤211上的第二載體207中的晶粒202係被傳送至第二機器，並且從第二載體207的凹處207a卸載，用於個別標記操作，如圖2G與圖2H所示。在一些實施例中，第二機器包含第二支架209，用於從凹處207a一個接一個卸載晶粒202至預定位置。
在一些實施例中，第二機器包含雷射標記平台210。從凹處207a 卸載的晶粒202係被傳送至雷射標記平台210，以於晶粒202的背側201b’上的背側膜212上刻標記。
在一些實施例中，第二機器包含雷射光束210a，用於在背側模212上形成標記。在一些實施例中，晶粒202係置放於雷射標記平台210上，雷射光束210a係直接投射在背側膜212上以於背側摩212中刻標記。在一些實施例中，雷射光束210a或雷射標記平台210係用於在背側膜212上形成標記。在一些實施例中，根據背側膜212上待形成的標記，移動雷射光束210a或雷射標記平台210。
在一些實施例中，藉由雷射光束210a加熱對應於背側膜212上待形成的標記之部分背側膜212，因而在背側膜212上形成標記。由於雷射光束係直接投射在背側膜212上而形成標記，因此可最小化或防止標記上的殘留物或是與標記相鄰的殘留物。
在一些實施例中，從雷射標記平台210，將刻有標記的晶粒202卸載，以及從第二載體207卸載另一晶粒202並且將其置放於雷射標記平台210用於雷射標記操作。
在操作308中，在背側膜212上刻有標記的晶粒202係藉由一些傳導晶粒凸塊401而固定於基板402上，如圖2I所示。在一些實施例中，晶粒202之背側201b’上的背側膜212上所形成的標記附近沒有殘留物。可清楚看見背側膜212上的標記。
在一些實施例中，基板402係印刷電路板(PCB)。在一些實施例中，基板402包含第一表面402a上的一些接合墊404以及位於第二表面402b上且置於球柵陣列中的一些傳導基板凸塊403。
在一些實施例中，藉由回銲操作，將位在晶粒202的前側201上之傳導晶粒凸塊401接合基板402的接合墊404。在一些實施例中，傳導晶粒凸塊401電連接晶粒202與基板402。
在一些實施例中，底膠填充材料係位於傳導凸塊401附近。在一 些實施例中，晶粒202係固定於基板402上，成為半導體封裝，例如覆晶球柵陣列(FCBGA)封裝。在一些實施例中，傳導基板凸塊403係用於固定在另一基板或PCB上且與另一基板或PCB接合。
在本申請案揭示內容中，製造半導體裝置的方法包含在從晶圓切單一些晶粒之後，在晶粒背側上的背側膜上標記。在晶粒切割操作之後，進行標記操作，在晶粒上個別刻標記。藉由雷射光束一個接一個標記晶粒，可在從非常薄與高翹曲晶圓所切單的晶粒上刻標記。本申請案揭示內容的方法可應用於薄且高翹曲晶圓上。
此外，本申請案揭示內容的方法所製造之標記不具有殘留物問題，這是由於雷射光束不經由切割膠帶投射在背側膜上。雷射光束直接投射在背側膜上以刻標記。包含文字或圖案的標記可完好地刻在晶粒背側上的背側膜上，而無任何殘留物在該標記上或在該標記附近。本申請案揭示內容改良標記的品質。
在一些實施例中，製造半導體裝置的方法包含提供晶圓，研磨該晶圓的背側，放置背側模於晶圓的背側上，切割該晶圓以從該晶圓切單複數個晶粒，以及藉由雷射操作，在該複數個晶粒上的背側膜上形成標記。
在一些實施例中，形成標記包含直接投射雷射光束在該背側膜上。在一些實施例中，形成標記包含一個接一個裝載該複數個晶粒於預定位置。
在一些實施例中，形成標記包含從背側膜刻深度約0.001微米至約50微米的標記。在一些實施例中，該方法進一步包含藉由切割膠帶而暫時接合該晶圓於第一載體上。在一些實施例中，放置背側膜包含將該背側膜永久置於該晶粒的背側上。
在一些實施例中，放置背側膜包含固化該背側膜。在一些實施例中，在背側膜上所形成的標記之深度均勻性係小於20微米。
在一些實施例中，該標記從背側模之深度係小於約10微米。在一些實施例中，背側膜的表面粗糙度係小於約5微米。在一些實施例中，背側膜包含環氧化合物、聚合物或聚亞醯胺。
在一些實施例中，製造半導體裝置的方法包含提供晶圓，其包含背側以及位於該背側上的背側膜，藉由切割膠帶將該晶圓固定於第一載體上，從位於該第一載體上的該晶圓切單複數個晶粒，將該複數個晶粒一個接一個從該第一載體裝載至第二載體，傳送攜載該複數個晶粒的該第二載體，將該複數個晶粒一個接一個從該第二載體裝載至標記平台，以及在該複數個晶粒的各個晶粒上的背側膜上雷射刻標記。
在一些實施例中，雷射刻標記包含將該背側膜暴露至波長為約200奈米至約600奈米的雷射光束。在一些實施例中，從該第一載體裝載該複數個晶粒至該第二載體係包含將該複數個晶粒的各個晶粒置放於該第二載體的凹處中，並且將攜載該複數個晶粒的該第二載體纏繞在捲盤上。
在一些實施例中，第一載體為切割環，或第二載體為載體膠帶。在一些實施例中，該方法進一步包含在該雷射於該背側膜上刻標記之後，藉由紅外線(IR)檢查該複數個晶粒。
在一些實施例中，製造半導體裝置的方法包含提供包含背側的晶圓，將背側膜置於該晶圓的該背側上，固化該背側膜，從該晶圓切割複數個晶粒，將該複數個晶粒的第一晶粒置放於雷射標記平台上，在該第一晶粒上的該背側膜上雷射標記，從該雷射標記平台卸載該第一晶粒，將該複數個晶粒的第二晶粒置放於該雷射標記平台上，在該第二晶粒上的該背側膜上雷射標記，以及從該雷射標記平台卸載該複數個晶粒的該第二晶粒。
在一些實施例中，雷射標記包含移動雷射光束或該雷射標記平 台，以於該背側膜上形成標記。在一些實施例中，雷射標記包含加熱該背側膜的部分，其係對應於待形成於該背側膜上的標記。在一些實施例中，該晶圓的厚度係小於250微米。
前述內容概述一些實施方式的特徵，因而熟知此技藝之人士可更加理解本申請案揭示內容之各方面。熟知此技藝之人士應理解可輕易使用本申請案揭示內容作為基礎，用於設計或修飾其他製程與結構而實現與本申請案所述之實施方式具有相同目的與/或達到相同優點。熟知此技藝之人士亦應理解此均等架構並不脫離本申請案揭示內容的精神與範圍，以及熟知此技藝之人士可進行各種變化、取代與替換，而不脫離本申請案揭示內容之精神與範圍。
210a‧‧‧前側
201b'‧‧‧背側
202‧‧‧晶粒
210‧‧‧標記平台
210a‧‧‧雷射光束
212‧‧‧背側膜
212a‧‧‧頂表面

Claims (10)

  1. 一種製造半導體裝置的方法，其包括：提供晶圓；研磨該晶圓的背側；放置背側膜於該晶圓的該背側上；切割該晶圓，以從該晶圓切單複數個晶粒；將該複數個晶粒個別置放於載體的複數個凹處；從該載體的該複數個凹處中之一者取出該複數個晶粒之一者，且將該複數個晶粒之該一者置放於標記平台；以及藉由雷射操作，在該複數個晶粒之該一者上的該背側膜上，形成標記。
  2. 如請求項1所述之方法，其中形成該標記包含在該背側膜上直接投射雷射光束，或將該複數個晶粒一個接一個裝載至預定位置，或從該背側膜刻深度為約0.001微米至約50微米的該標記。
  3. 如請求項1所述之方法，其中放置該背側膜係包含將該背側膜永久置於該晶圓的該背側上。
  4. 如請求項1所述之方法，其中該背側膜係非固化的背側膜。
  5. 如請求項1所述之方法，其中形成於該背側膜上的該標記沒有殘留物於該標記上或鄰近該標記。
  6. 一種製造半導體裝置的方法，其包括：提供包含背側的晶圓以及提供背側膜於該背側上；藉由切割膠帶，固定該晶圓於第一載體上；從位於該第一載體上的該晶圓，切單複數個晶粒；從該第一載體將該複數個晶粒一個接一個分別裝載至第二載體的複數個凹處； 傳送攜載該複數個晶粒的該第二載體；從該第二載體的該複數個凹處將該複數個晶粒一個接一個裝載至標記平台；以及在該複數個晶粒的各個晶粒之該背側上的該背側膜上，於該標記平台上雷射刻標記。
  7. 如請求項6所述之方法，其中從該第一載體將該複數個晶粒裝載至該第二載體係包含將該複數個晶粒各自置放於該第二載體的凹處中，並且將攜載該複數個晶粒的該第二載體纏繞於捲盤上。
  8. 如請求項6所述之方法，其進一步包括在該背側膜上雷射刻該標記之後，藉由紅外線(IR)檢查該複數個晶粒。
  9. 一種製造半導體裝置的方法，其包括：提供包含背側的晶圓；放置背側膜於該晶圓的該背側上；固化該背側膜；從該晶圓切割複數個晶粒；將該複數個晶粒的第一晶粒置放於載體的第一凹處；將該複數個晶粒的第二晶粒置放於載體的第二凹處；從該載體的該第一凹處取出該第一晶粒，且將該第一晶粒置放於雷射標記平台上；雷射標記在該第一晶粒上的該背側膜；從該雷射標記平台卸載該第一晶粒；從該載體的該第二凹處取出該第二晶粒，且將該第二晶粒置放於該雷射標記平台上；雷射標記在該第二晶粒上的該背側膜；以及從該雷射標記平台卸載該第二晶粒。
  10. 如請求項9所述之方法，其中該雷射標記包含移動雷射光束或該雷射標記平台，以於該背側膜上形成標記，或加熱部分的該背側膜，其係對應於該背側膜上待形成的標記。
TW103145999A 2014-02-19 2014-12-29 製造半導體裝置之方法 TWI549174B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/183,870 US9385040B2 (en) 2014-02-19 2014-02-19 Method of manufacturing a semiconductor device

Publications (2)

Publication Number Publication Date
TW201533793A TW201533793A (zh) 2015-09-01
TWI549174B true TWI549174B (zh) 2016-09-11

Family

ID=53798738

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103145999A TWI549174B (zh) 2014-02-19 2014-12-29 製造半導體裝置之方法

Country Status (2)

Country Link
US (1) US9385040B2 (zh)
TW (1) TWI549174B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9704769B2 (en) * 2014-02-27 2017-07-11 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming encapsulated wafer level chip scale package (EWLCSP)
JP6599098B2 (ja) * 2014-12-12 2019-10-30 株式会社ディスコ レーザー加工装置
DE102015204698B4 (de) * 2015-03-16 2023-07-20 Disco Corporation Verfahren zum Teilen eines Wafers
WO2017052534A1 (en) * 2015-09-23 2017-03-30 Brun Xavier Method of manufacturing ultra thin wafers
EP3961690A4 (en) * 2019-05-15 2022-06-01 Huawei Technologies Co., Ltd. CHIP ENCAPSULATING APPARATUS AND METHOD FOR MAKING IT
US11450616B2 (en) 2020-07-29 2022-09-20 Nxp Usa, Inc. Using a backside mask layer for forming a unique die mark identifier pattern
US11688718B2 (en) * 2021-09-07 2023-06-27 STATS ChipPAC Pte. Ltd. Semiconductor device and method of controlling warpage during LAB

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6342912B1 (en) * 1996-01-11 2002-01-29 Micron Technology, Inc. Laser marking techniques
US7015064B1 (en) * 2004-04-23 2006-03-21 National Semiconductor Corporation Marking wafers using pigmentation in a mounting tape
TW201141646A (en) * 2009-11-30 2011-12-01 Esi Pyrophotonics Lasers Inc Method and apparatus for scribing a line in a thin film using a series of laser pulses
US20130328217A1 (en) * 2012-06-07 2013-12-12 Nitto Denko Corporation Method of marking semiconductor element, method of manufacturing semiconductor device, and semiconductor device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5308213B2 (ja) * 2009-03-31 2013-10-09 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置の製造方法
US8204294B2 (en) * 2009-11-25 2012-06-19 Toyota Motor Engineering & Manufacturing North America, Inc. Systems and methods for detecting defects in coatings utilizing color-based thermal mismatch
JP5641641B2 (ja) * 2010-07-29 2014-12-17 日東電工株式会社 ダイシングテープ一体型半導体裏面用フィルム及び半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6342912B1 (en) * 1996-01-11 2002-01-29 Micron Technology, Inc. Laser marking techniques
US7015064B1 (en) * 2004-04-23 2006-03-21 National Semiconductor Corporation Marking wafers using pigmentation in a mounting tape
TW201141646A (en) * 2009-11-30 2011-12-01 Esi Pyrophotonics Lasers Inc Method and apparatus for scribing a line in a thin film using a series of laser pulses
US20130328217A1 (en) * 2012-06-07 2013-12-12 Nitto Denko Corporation Method of marking semiconductor element, method of manufacturing semiconductor device, and semiconductor device

Also Published As

Publication number Publication date
TW201533793A (zh) 2015-09-01
US9385040B2 (en) 2016-07-05
US20150235902A1 (en) 2015-08-20

Similar Documents

Publication Publication Date Title
TWI549174B (zh) 製造半導體裝置之方法
US11437275B2 (en) Method of processing wafer and protective sheeting for use in this method
JP5308213B2 (ja) 半導体装置の製造方法
JP5354149B2 (ja) エキスパンド方法
US7727818B2 (en) Substrate process for an embedded component
TWI643925B (zh) Temporary adhesive for semiconductor device manufacturing, adhesive support using the same, and method for manufacturing semiconductor device
US9362174B2 (en) Device wafer processing method
US20090298219A1 (en) Method for Manufacturing Solid-State Image Pickup Device Module
US7495315B2 (en) Method and apparatus of fabricating a semiconductor device by back grinding and dicing
JP6904368B2 (ja) 半導体基板の処理方法及び半導体基板の処理装置
KR20170053115A (ko) 웨이퍼의 가공 방법
JP7434463B2 (ja) 基板搬送システム、および基板搬送方法
WO2019009123A1 (ja) 基板処理方法及び基板処理システム
JP2022123045A (ja) 半導体装置の製造方法
JP2018006487A (ja) 支持体分離方法、および基板処理方法
US20150170969A1 (en) Device wafer processing method
US7825010B2 (en) Die singulation methods
US10672662B2 (en) Packaging structure and fabrication method thereof
TW201444938A (zh) 半導體裝置製造用暫時接著劑、使用其之接著性支撐體、及半導體裝置之製造方法
US20110316122A1 (en) Wafer laser-marking method and die fabricated using the same
JP2007266421A (ja) 半導体装置およびその製造方法
TWI619158B (zh) Device wafer processing method
JP2017199780A (ja) ウエーハの加工方法
CN107309555B (zh) 晶片的加工方法
KR20140128714A (ko) 솔더범프와 웨이퍼의 결합력 강화방법