JP2005294444A - 半導体装置及びその製造方法、疑似ウェーハ及びその製造方法、並びに半導体装置の実装構造及びその実装方法 - Google Patents

半導体装置及びその製造方法、疑似ウェーハ及びその製造方法、並びに半導体装置の実装構造及びその実装方法 Download PDF

Info

Publication number
JP2005294444A
JP2005294444A JP2004105835A JP2004105835A JP2005294444A JP 2005294444 A JP2005294444 A JP 2005294444A JP 2004105835 A JP2004105835 A JP 2004105835A JP 2004105835 A JP2004105835 A JP 2004105835A JP 2005294444 A JP2005294444 A JP 2005294444A
Authority
JP
Japan
Prior art keywords
semiconductor device
chip component
support
manufacturing
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004105835A
Other languages
English (en)
Inventor
Masaki Hatano
正喜 波多野
Hiroshi Asami
浅見　　博
Nobuo Oshima
伸雄 大島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004105835A priority Critical patent/JP2005294444A/ja
Publication of JP2005294444A publication Critical patent/JP2005294444A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the bump connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8113—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/81132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8114—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Abstract

【課題】 チップ部品の位置精度が良好に保たれた半導体装置及びその製造方法、その製造に用いる疑似ウェーハ及びその製造方法、並びに半導体装置の実装構造及び実装方法を提供すること。
【解決手段】 チップ部品３、３Ａの支持体として透明なガラス基板３０を用い、このガラス基板３０で囲まれた狭い欠除部３１の領域のみに樹脂４を配し、この領域に配置したチップ部品３、３Ａを樹脂４で覆うことにより、変形し易い樹脂４の量が少なく硬化収縮による変形が小さいため、チップ部品３、３Ａの位置精度が保たれ、ガラス基板３０に接した感光性絶縁膜２８ａ、２８ｂの層間にアライメントマーク１４を設けることにより、ガラス基板３０を通して、アライメントマーク１４をプリント配線板１６のアライメントマーク２５に対し、位置合せできることにより精度良く実装できる。
【選択図】 図１

Description

本発明は、例えばＭＣＭ（マルチチップモジュール）の構成に好適な半導体装置及びその製造方法、疑似ウェーハ及びその製造方法、並びに半導体装置の実装構造及びその実装方法に関するものである。
従来、携帯用電子機器の小型・軽量化、高速化の要求に対し、一つの方法として、ＩＣの高集積化、微細化を図って複数の機能をワンチップ（システムＬＳＩ）化しているが、歩留低下等による製造コストの増大等の問題でシステムＬＳＩを低コストで実現することが難しくなっている。一方で、複数の半導体チップをワンパッケージ化したＭＣＭ(Multi Chip Module )が提案されている。
ＭＣＭは多層配線基板に半導体チップを配置しているが、搭載する半導体チップの接続端子ピッチが狭くなると配線基板の製造が難しくなり、基板のコストアップとなる。また、バンプやワイヤボンディング、タブ等で接続するため、接続端子数に制限がある上、その平面視面積は搭載半導体チップの平面視面積の総和より大きくなってしまう。更に、信号伝達が遅くなり、性能低下等の問題がある。
ＭＣＭの製造技術については、厚さの異なる複数のチップの電極パッドを下にして接着剤を含んだシート上に配し、シートの周縁を型で囲んでこの型内に熱硬化性樹脂を充填し、硬化後に型とシートを剥離することにより、厚さの異なるチップで構成したモジュールを形成できることが開示されている（後述の特許文献１参照）。また、支持基板に良品チップを貼り付けた後に、保護物質を被着して剥離することで疑似ウェーハを作製し、その上に半導体プロセスにより配線することが開示されている（後述の特許文献２参照）。
このうち、本出願人が提起した特許文献２（以下、先願発明と称する。）は、自社製又は他社製の区別なく、ウェーハより半導体チップを切り出した後、オープン／ショート或いはＤＣ（直流）電圧測定により良品と確認された半導体ベアチップのみを疑似ウェーハ上に再配置し、これに所定の製造工程を施してチップ状電子部品を作製するものであるが、その製造プロセスを図１６に示す。
まず、図１６（ａ）のように、仮の支持基板としての石英基板（加熱プロセスは４００℃以下であるのでガラス基板でもよい。）１上に、紫外線を照射されると粘着力が低下する例えばアクリル系の粘着シート２を貼り付ける。
次に、図１６（ｂ）のように、良品と確認された複数の良品ベアチップ３のチップ表面（デバイス面）を下向きに配列して粘着シート２に貼り付ける。なお、良品ベアチップ３は、通常のウェーハ工程でダイシングして、使用したダイシングシート（図示せず）の延伸状態から取り出してもよく、チップトレイから移載してもよい。
次に、図１６（ｃ）のように、良品ベアチップ３上から有機系絶縁性樹脂、例えばエポキシ系等の樹脂４をスピンコート法か印刷法により、均一に塗布する。
次に、図１６（ｄ）のように、石英基板１の裏側より紫外線を照射して、粘着シート２の粘着力を弱め、樹脂４で側面及び裏面が連続して固められた複数の良品ベアチップ（以下、半導体チップ、チップ又はチップ部品と称することがある。）３を配した疑似ウェーハ２９を石英基板１から剥離する。
次に図１６（ｅ）のように、良品ベアチップ表面（デバイス面）が上になるように疑似ウェーハ２９をひっくり返す。
その後、無電解めっき法（図示省略）により、開口されたＡｌ電極パッド５の上面のみに選択的にＮｉめっき層を形成し、この上に配したはんだペーストを加熱溶融してはんだバンプをウェーハ一括で形成後に、再度プローブ検査により電気的特性を測定することにより、更により確実に良品チップのみを選別する。
上記のように形成した半導体チップ３は、図１７に示すように半導体装置３９としてワンチップに個片化後、図示いないが、例えば、外部接続端子９にはんだバンプを配して回路基板にマウントしたり、複数のチップを並列又は上下に配してチップ間の再配置配線（半導体チップ内の配線をチップ上の任意の位置に引き出して行う配線）を行うことにより、平置構造又は積層構造のＭＣＭを構成することができる。また、図１６において配置する半導体チップ３は、同一種類のチップに限らず、種類の異なるチップを組み合わせた半導体装置を形成することもでき、これらを疑似ウェーハ２９上で一括して行うことができる。
このように、先願発明によれば、半導体チップの電極面以外（即ち、チップの側面及び裏面）が連続した保護物質によって保護されるので、チップ化後のハンドリングにおいてチップが保護され、ハンドリングが容易となる。
また、半導体ウェーハから切出した良品のみを選択して再配置しているので、あたかも全品が良品チップからなる疑似ウェーハが得られ、配置した良品チップに対してウェーハ一括でのバンプ処理等が可能となり、低コストのバンプチップを形成できると共に、半導体チップを疑似ウェーハから切り出す際に、チップ間の保護物質の部分を切断することになるので、半導体チップ本体への悪影響（歪みやばり、亀裂等のダメージ）を抑えて容易に切断することができる。
しかも、保護物質によってチップの側面及び裏面が覆われているため、Ｎｉ無電解めっき処理も可能である。そして、自社製ウェーハのみならず、他社から購入したベアチップでも容易にはんだバンプ処理等が可能になる。
また、ＭＣＭに搭載される異種ＬＳＩチップを全て同一半導体メーカーから供給されるケースは少なく、ＳＲＡＭ、フラッシュメモリーやマイコン、更にＣＰＵ（中央演算処理ユニット）を、それぞれ得意とする半導体メーカーから別々にチップで供給してもらい、これらをＭＣＭ化することもできる等の優れた特徴を有している。
上記した先願発明の半導体装置は光導波路と組み合せて実装することもでき、この場合は、例えば図１８に示すようにして実装することができる。
図１８は、半導体チップ３とＬＤ（レーザダイオード）又はＬＥＤ（発光ダイオード）１０との組み合せにより半導体装置４２が形成され。この半導体装置４２がプリント配線板１６との間に光導波路２０を挟んで実装される状態を示している。
図示の如く、実装基板であるプリント配線板１６上には光導波路２０（この図では後述の図１２における半導体装置４１側の半分を示す。）が所定位置に貼り付けられ、プリント配線板１６は加熱ステージ等からなる支持台１８上に固定される。一方、実装される半導体装置４２は、配線７の開口部に形成された外部接続端子７ａにはんだボール１２Ａが設けられ、真空チャック１５に把持されながら下降し、実装される状態である。
光導波路２０にはアライメントマーク１９が設けられており、光導波路２０の先端側の上面には、不図示の光入射部２０ａがアライメントマーク１９に対してＤの距離に設けられている。そして、後述する入射光は１点鎖線で示すように、この光入射部２０ａから入射し、４５°に傾斜した反射面２０ｂで反射してコア層２２内を全反射しながら、反対側へ導波される。
また、半導体装置４２のチップ部品の電極５の面側にはアライメントマーク１４が設けられており、ＬＤチップ１０の発光部１１との間に光導波路２０側と同一の距離Ｄが形成されている。従って、半導体装置４２のアライメントマーク１４を光導波路２０のアライメントマーク１９の位置に合せて実装することにより、ＬＤチップ１０の発光部１１が自動的に光導波路２０の光入射部２０ａの位置に一致するようになっている。
また、図１８に示すように、半導体装置４２側のアライメントマーク１４は絶縁膜８内に設けられ、光導波路２０側のアライメントマーク１９はコア層２２の外側のクラッド層１内に設けられているが、絶縁膜８及びクラッド層２１は光透過性の材料からなっているので、後述する光を透過させてアライメントマーク１４、１９で反射することができる。
実装時の半導体装置４２の実装面（はんだボール１２Ａが形成されている側）とプリント配線板１６の表面との間は、非常に離れた距離（例えば７０ｍｍ）から徐々に近づけられ、双方のアライメントマーク１４、１９を位置合せしながら実装されるが位置ずれが生じ易い。
従って、図１８に示すように、両者の間にカメラ３６を配置し、カメラ３６からの出射光（実線）Ｌ1が、光導波路２０のアライメントマーク１９で反射する反射光（破線）Ｌ2と、半導体装置４２のアライメントマーク１４で反射する反射光（破線）Ｌ2とを、カメラ３６によって光学的に検出し、その画像を観察して位置合せしながら半導体装置４２を下降させる。
なお、この図において、図の領域外の右側に示したマークは、それぞれのアライメントマークの平面形状を拡大図示したものである。即ち、例えば図示のように十文字状のアライメントマークが形成され、半導体装置４２側のアライメントマーク１４よりも光導波路２０側のアライメントマーク１９が一回り大きく、カメラ３６の領域外に示したように、アライメントマーク１９の中にアライメントマーク１４がぴったり位置する状態に、カメラ３６で観察しながら位置合せされる。
双方のアライメントマーク１４、１９の位置が合わされた後、カメラ３６を外して半導体装置４２を接近させ、はんだボール１２Ａをプリント配線板１６の外部接続端子１７に接触させる。これにより、外部接続端子１７の表面に配された不図示のはんだペーストにはんだボール１２Ａが粘着し、仮固定される。そしてこの状態のプリント配線板１６及び半導体装置４２は、この両者を所定間隔を保持しながら挟み込む治具を用いて、不図示のリフロー炉に搬入される。
図１９は、実装後の状態を示しており、実装された半導体装置４２はリフロー後のはんだ１２を介して、光導波路２０との間に一定の間隔を保った状態でプリント配線板１６に実装される。このように、半導体装置４２側のアライメントマーク１４と光導波路２０側のアライメントマーク１９とを位置合せすることにより、ＬＤチップ１０の発光部１１と光導波路２０の光入射部２０ａとの位置が一致する。
上記したように、先願発明の半導体装置は、良品チップのみを選んで再配置し、その側面及び裏面を樹脂で覆って一体化し、更に特性検査を行って１００％良品チップが配された疑似ウェーハ上で再配置配線し、ＭＣＭを疑似ウェーハ段階で形成して、個片化後に光導波路と組み合せて実装することもできる等の優れた特長を有している。
特開平７−７１３４号（第３頁４欄第１３〜１８行、及び図２） 特開２００１−３０８１１６（第８頁１３欄第１７〜４１行、及び図２）
しかしながら、先願発明においては、疑似ウェーハ材料としてエポキシ系樹脂を用いているため、成型時の硬化収縮により、半導体装置４１内でのチップ部品の位置ずれや反り等が発生し、寸法安定性がないという問題がある。また、光導波路と組み合せる実装では、光学素子（ＰＤやＬＤ）１０と光導波路２０の位置精度を〜５μｍ程度に抑えて実装することが求められており、従来のアライメント方式では、光学素子１０と光導波路２０の位置精度がでないという問題がある。そして、これらの問題は特許文献１においても同様である。
そこで本発明の目的は、チップ部品の位置精度が十分に保たれた半導体装置及びその製造方法、その製造に用いる疑似ウェーハ及びその製造方法、並びに半導体装置の実装構造及びその実装方法を提供することにある。
即ち、本発明は、一方の面に電極が設けられたチップ部品と、このチップ部品の電極面以外の少なくとも側面を覆う保護物質とによって構成された半導体装置において、
前記チップ部品の側方に設けられた光透過性の支持体に、前記保護物質を介して前記 チップ部品が一体化されている
ことを特徴とする、半導体装置（以下、本発明の半導体装置と称する。）に係るものである。
また、本発明は、一方の面に電極が設けられたチップ部品と、このチップ部品の電極面以外の少なくとも側面を覆う保護物質とによって構成された半導体装置を製造する方法において、
光透過性の材料からなる支持体の近傍位置にチップ部品を配置する工程と、
前記チップ部品の少なくとも側面を覆うようにして前記支持体と前記チップ部品との 間を保護物質で一体化する工程と
を有することを特徴とする、半導体装置の製造方法（以下、本発明の半導体装置の製造方法と称する。）に係るものである。
また、本発明は、一方の面に電極が設けられたチップ部品と、このチップ部品の電極面以外の少なくとも側面を覆う保護物質と、この保護物質によって前記チップ部品と一体化された光透過性の支持体とによって構成されている、疑似ウェーハ（以下、本発明の疑似ウェーハと称する。）に係るものである。
また、本発明は、一方の面に電極が設けられたチップ部品と、このチップ部品の電極面以外の少なくとも側面を覆う保護物質とによって構成された半導体装置を製造するのに用いる疑似ウェーハの製造方法において、
光透過性の材料からなる支持体の近傍位置にチップ部品を配置する工程と、
前記チップ部品の少なくとも側面を覆うようにして前記支持体と前記チップ部品との 間を保護物質で一体化する工程と
によって、前記保護物質で前記チップ部品が前記支持体に一体化されてなる疑似ウェーハを得る、疑似ウェーハの製造方法（以下、本発明の疑似ウェーハの製造方法と称する。）に係るものである。
また、本発明は、上記した半導体装置を回路基板に実装した実装構造であって、前記支持体を通して光学的に検出される位置合せ用のマークが、前記半導体装置と前記回路基板との双方に設けられている、実装構造（以下、本発明の実装構造と称する。）に係るものである。
また、本発明は上記した半導体装置を回路基板に実装する方法であって、前記半導体装置と前記回路基板との双方に位置合せ用のマークを設け、前記支持体を通して前記位置合せ用のマークを光学的に検出して、前記回路基板に対し前記半導体装置を位置合せして実装する、実装方法（以下、本発明の実装方法と称する。）に係るものである。
本発明によれば、チップ部品が、少なくともその側面を覆った保護物質を介して、光透過性の支持体に一体化されているので、前記保護物質の領域が小さく形成されるため、成型時の硬化収縮により保護物質の変形度合は小さくなる。これによって、前記チップ部品が位置変動することが少なくなると共に、配線等の形成を一括処理した疑似ウェーハから支持体を切断して個片化できるため、チップ部品がダメージを受けることがなく、また、チップ部品が保護物質によって保護されて支持体と一体化しているために、個片化後のハンドリングも容易である。
そして、光透過性の支持体を通して、光学的に検出される位置合せ用マークが半導体装置と回路基板との双方に設けられているので、回路基板上に半導体装置を載置した状態で光透過性の支持体に検出用の光を通じることにより、その反射光を検出して双方の位置合せ用マークを容易かつ高精度に検出することができ、半導体装置を位置精度良く実装することができる。
上記した本発明の半導体装置、半導体装置の製造方法、疑似ウェーハ、疑似ウェーハの製造方法、実装構造及び実装方法においては、前記支持体が前記チップ部品の外周囲の少なくとも２辺に設けられていてもよく、好ましくは前記支持体が前記チップ部品の外周囲全体に亘って設けられていることがチップ部品の位置精度保持の点で望ましい。
更に、前記支持体が耐熱性及び機械的強度の良好な材料からなり、低線膨張であると共に、熱変形が小さく、寸法安定性のある材料によって形成することが望ましく、好適な前記支持体の材料としてガラスを用いることが望ましい。
そして、基体上に前記支持体を固定すると共に、電極面を下にして前記チップ部品を固定し、前記保護物質を前記支持体と前記チップ部品との間に充填して前記チップ部品の少なくとも前記電極面以外を覆い、前記保護物質によって前記チップ部品が一体化された前記支持体からなる疑似ウェーハを前記基体から分離した後、前記疑似ウェーハを切断して各半導体装置に個片化することが望ましい。
この場合、前記基体上に粘着手段を介して前記支持体及び前記チップ部品を固定し、これらを前記保護物質で一体化した後に、前記疑似ウェーハを前記基体から分離することにより、それ以後の処理工程を疑似ウェーハ上で一括処理し易い点で望ましい。
更にこの場合、前記基体上に、前記チップ部品配置用のアライメントマークを形成した後に、前記粘着手段を介して前記支持体及び前記チップ部品を貼り付けて固定することが望ましい。
そして、前記支持体の領域に位置合せ用のマークを形成し、この位置合せ用のマークを前記チップ部品の前記電極から引き出された配線と同一の配線材料によって形成することが望ましい。
また、前記配線の上下に光透過性の絶縁層を形成することが望ましい。
そして、前記チップ部品として、光学素子チップを含む複数の半導体チップを配置し、これらのチップ部品を実装基板に接続する構造とすることが望ましい。
この場合、特性測定により良品と判定された前記チップ部品を搭載して前記疑似ウェーハを作製し、疑似ウェーハの状態において更に前記チップ部品の特性測定を行い、良品のチップ部品を選択することが歩留りを高める点で望ましい。
上記のようにして疑似ウェーハを作製することによって、位置精度良くチップ部品が搭載された半導体装置を製造することができる。
これにより、上記のようにして形成した半導体装置を回路基板に精度良く実装することができる。
この場合、前記チップ部品としての光学素子チップに対向して前記回路基板に光導波路を固定し、この光導波路に前記位置合せ用のマークを設けることにより、容易に実装することができる点で望ましい。
なお、前記回路基板上にスペーサを設け、このスペーサ材を介して前記半導体装置を実装することが、光導波路と実装される半導体装置との間の距離を一定に保つために望ましい。
スペーサ材として熱硬化性樹脂を用い、この熱硬化性樹脂を前記回路基板上に付着させ、前記半導体装置の実装時に前記熱硬化性樹脂を硬化させることが望ましい。
次に、上記した発明を実施するための最良の形態を図面参照下で具体的に説明する。
実施の形態１
図１は、本実施の形態の半導体装置及びその実装構造の概略断面図を示す。図示の如く、個片化後の半導体装置４０は、支持体がガラス基板３０で形成され、これに囲まれて複数の異なるチップ部品３、３Ａが配され、これらのチップ部品３、３Ａの電極５の側以外の面が例えばエポキシ樹脂４で覆われ、このエポキシ樹脂４を介してチップ部品３、３Ａがガラス基板３０に一体化されている。
そして、チップ部品３、３Ａの電極５から引き出された配線７が感光性絶縁膜２８ａ、２８ｂの層間に形成され、半導体装置４０に設けられたアライメントマーク１４がプリント配線板１６上のアライメントマーク２５に位置合せされた後、はんだ１２を介して上記配線７の外部接続端子７ａがプリント配線板１６の外部接続端子１７に接続され、実装された状態である。
このように、チップ部品３、３Ａの搭載エリアとして、例えばくり貫き加工を行ったガラス基板３０等の光透過性材料を支持体材料とし、硬化収縮等による寸法変化が起こり易い材料である樹脂４のエリアを小さくすることにより、寸法安定性のあるＭＣＭを構成できると共に、ガラスを支持体材料とすることにより、光透過型アライメントを利用して位置精度良く実装できる。後述する他の実施の形態も同様。
図２〜図６によりその製造プロセスを説明する。
まず、図２（ａ）に示すように、従来と同様に仮の基板として例えば石英基板１を用い、その表面の所定位置にチップ部品を搭載するためのアライメントマーク１３をプリント配置する。勿論、基板材料としては従来と同様にガラスを用いてもよい。
次に、図２（ｂ）に示すように、上記のアライメントマーク１３を形成した面側の石英基板１上に、チップ部品等の固定材として、例えば紫外線照射により粘着力が低下する粘着シート２を貼り付ける。
次に、図２（ｃ）に示すように、搭載するチップ部品３、３Ａの電極５を下向きにし、かつこれらの電極５を石英基板１上のアライメントマーク１３に精度良く位置合せして、チップ部品３、３Ａを粘着シート２に貼り付ける。なお、これらのチップ部品は予め検査により良品と確認されたものである。
一方、上記したプロセスと平行して、光透過性の支持体となるガラス基板３０を図５のように作製する。図５（ａ）は加工終了後のガラス基板３０の概略斜視図、図５（ｂ）は図５（ａ）のｂ−ｂ線拡大断面図の一部分を示す。そして図５（ｂ）におけるＢ部分として図３以降の各図を説明する。
光透過性の支持体として用いる材料は、耐熱性、機械的強度及び透明性に優れたものである。この材料としては例えば石英等のガラス系材料が好適であり、またポリカーボネート等も使用可能であるが、本実施の形態では青板ガラス（以下、ガラスと称する。）を材料に用い、上記プロセスと平行して、ガラス基板３０に所定のパターンでチップ部品搭載エリアをくり貫いた欠除部３１の加工を行う。穴加工方法としては、サンドブラスト法やケミカルエッチング法で行うことが可能である。ここで、ガラス基板３０は低線膨張で熱変形が小さく、光透過性があることが重要であり、この要件を満たせば、ガラス基板でなくてもよい。
また、くり貫いた欠除部３１のサイズは、搭載チップサイズに対して必要最低限の極力小さいサイズ（チップサイズ＋０．４ｍｍが目安サイズ）で開口することがポイントであり、これにより後述する充填材の塗布量を少なくすることができ、寸法安定性のあるＭＣＭが達成できる。
また、図６に示すように、ガラス基板３０の形状は円形であってもよい。基板が円形であっても、欠如部３１は図５に示した方形の基板の場合と同じである。
次に、図３（ｄ）に示すように、ガラス基板３０に形成した欠除部３１の中にチップ部品３、３Ａを精度良く位置させて、ガラス基板３０と共に粘着シート２に貼り付ける。
次に、図３（ｅ）に示すように、ガラス基板３０の欠除部３１に対して、チップ部品３、３Ａの電極面以外を覆うように樹脂４を塗布する。この材料としては高フィラー充填のエポキシ樹脂やガラス系の材料を使用する。このように、限られた狭い領域の欠除部３１のみに樹脂４を充填することにより、樹脂４の硬化収縮による変形が極めて小さいため、寸法安定性のあるチップ部品３、３Ａを形成できると共に、ガラス基板３０が疑似ウェーハ２９として機能する。
次に、図３（ｆ）に示すように、石英基板１の裏側から紫外線２７を照射して、粘着シート２の粘着力を弱め、疑似ウェーハ２９を粘着シート２から剥離する。この場合、紫外線２７の照射に代えて、加熱により剥離することもできる。
次に、図４（ｇ）に示すように、チップ部品３、３Ａの電極５が上になるように疑似ウェーハ２９をひっくり返す。そして感光性絶縁膜２８ａを全面に塗布し、しかる後、チップ部品３、３Ａの電極５の上部を開口する。この場合、感光性絶縁膜２８としては４００ｎｍ（短波長）で光を吸収する感光性絶縁樹脂をスピンコートし、４００ｎｍの光を用いたフォトプロセスで開口し、後述する配線はセミアディティブ法で形成する。
即ち、全面にＴｉ／Ｃｕ等のシードメタル（図示省略）を形成後、図４（ｈ）に示すように、レジストマスク３２を形成してＣｕ電界めっきを行い配線７を形成する。しかる後に、レジストマスク３２の除去及びシードメタル膜エッチング（いずれも図示省略）を行う。そして、配線７の形成と同時に、配線７と同じ材料を用いてアライメントマーク１４を形成する。
次に、図４（ｉ）に示すように、上記した感光性絶縁膜２８ａと同様の感光性絶縁樹脂を全面にスピンコートして感光性絶縁膜２８ｂを形成し、更に上記と同様に４００ｎｍの光を用いたフォトプロセスにより、配線７の上部の感光性絶縁膜２８ｂを開口して外部接続端子３４を形成する。
これにより、４００ｎｍの光に感光されていない部分の感光性絶縁膜２８ａと２８ｂとの層間に存在する形でアライメントマーク１４が形成される。従って、透明なガラス基板３０に接して感光性絶縁膜２８ａ、２８ｂが設けられ、この感光性絶縁膜２８ａと２８ｂの中に位置するアライメントマーク１４が、後述する位置合せの際に検出し易くなる。
以上のプロセスを経た後に、図４（ｉ）における切断線３３の位置で切断する。従って、チップ部品３、３Ａは樹脂４で保護されており、ガラス基板３０の位置で切断するので、チップ部品３、３Ａにはダメージを与えることがなく、個片化後のハンドリングが容易となる。
このように、チップ部品３、３Ａの支持体となる疑似ウェーハ２９を光透過性の材料、即ちガラス基板３０で形成し、アライメントマーク１４を配線７と同一の材料を用いてこの配線７と同時に形成し、このアライメントマーク１４の上下に４００ｎｍで感光する感光性絶縁膜２８ａ２８ｂを配することによって、光透過性の支持体及び感光性絶縁膜を通してアライメントが可能な光透過型アライメントを利用するのが本実施の形態（後述の実施の形態も同様。）の特長である。
図７は、本実施の形態の実装方法を示す。図示の如く、図１８に示した従来の実装方法とは異なり、位置合せ用のカメラ２６を実装される半導体装置４０のガラス基板３０の上方に配置する。なお、本実施の形態においても、実装される半導体装置４０は真空チャックで支持され、プリント配線板１６も加熱ステージ上等に固定されるが図示省略する。
アライメントマークは従来と同様に十文字状に形成されている。即ち、カメラ２６の領域の外側に示したように、半導体装置４０のアライメントマーク１４よりも一回り大きいマーク２５がプリント配線板１６に形成されており、カメラ２６からの出射光Ｌ1が、一つは半導体装置４０のアライメントマーク１４に当たって反射する反射光Ｌ2をなし、他の一つはプリント配線板１６のアライメントマーク２５に当たって反射する反射光Ｌ2となり、これらの反射光Ｌ2によって双方のアライメントマーク１４、２５を光学的に検出して、補正しながら位置合せすることができる。勿論、図１８に示した従来と同様な方法で位置合せすることも可能である。
図７（ｊ）に示すように、実装に当っては半導体装置４０の外部接続端子３４にはんだボール１２Ａを形成し、不図示の真空チャックで半導体装置４０を把持し、カメラ２６からそれぞれのアライメントマーク１４、２５に対して光Ｌ1を出射してその反射光Ｌ2を検出しながら位置合せを行うが、既述したように、チップ部品３、３Ａの支持体が透明なガラス基板３０からなり、これに接する感光性絶縁膜２８ａ、２８ｂが４００ｎｍの短波長の光を吸収する感光性樹脂からなっている。
従って、位置合せ時には、約１μｍ（１０3ｎｍ）の長波長の赤外光Ｌ1をカメラ２６から出射することにより、９０％以上の透過率にて感光性絶縁膜２８ａ、２８ｂを通して、アライメント１４及び１５での赤外光Ｌ1の反射光Ｌ2を検出することができる。しかし、透過率は９５〜９６％が好ましいため、透過率が十分でない場合は、赤外光Ｌ1として更に長波長の光を選ぶか、若しくは感光性絶縁膜２８ａ、２８ｂの界面の調整又は材質の選択により透過率を高めることができる。
更に、本実施の形態は、従来のように位置合せ後にカメラを外すことなしで、双方のアライメントマーク１４、２５をカメラ２６によって位置合せしながら半導体装置４０を接近させ、はんだボール１２Ａをプリント配線板１６の外部接続端子１７に接触させ、外部接続端子１７の表面に配された不図示のはんだペーストにはんだボール１２Ａが粘着し、仮固定後もカメラ２６を用いて位置合せができるため、従来よりも更に精度良く位置合せができる。そして位置合せ終了後は、この状態のプリント配線板１６及び半導体装置４０は、従来と同様な治具を用いて不図示のリフロー炉に搬入される。
図７（ｋ）は実装完了の状態を示しており、実装された半導体装置４０はリフロー後のはんだ１２を介して、半導体装置４０の外部接続端子３４とプリント配線板１６の外部接続端子１７とが接続される。
本実施の形態によれば、チップ部品３、３Ａが樹脂４を介して、ガラス基板３０の欠除部３１においてこのガラス基板に一体化されているので、樹脂４の領域が小さく形成されるため、硬化収縮による樹脂４の変形は小さいことにより、チップ部品３、３Ａの位置精度を保つことができると共に、配線７等の形成も疑似ウェーハレベルで一括処理後に、疑似ウェーハからガラス基板３０の位置で切断して個片化できることにより、チップ部品３、３Ａが樹脂４で保護され、ガラス基板３０に一体化されているため、個片化の際にチップ部品３、３Ａがダメージを受けることもなく、個片化後のハンドリングも容易である。
更に、半導体装置４０をプリント配線板１６上に仮固定した状態で、半導体装置４０のアライメントマーク１４とプリント配線板１６のアライメントマーク２５とを、ガラス基板３０を通して、カメラ２６からの出射光Ｌ1の各アライメントマーク１４、２５での反射光Ｌ2を検出し、双方のアライメントマーク１４、２５を容易かつ高精度に位置合せできるため、半導体装置４０をプリント配線板１６に対して位置精度良く実装できる。
実施の形態２
図８（ａ）は、本実施の形態の半導体装置及びその実装構造の概略断面図、図８（ｂ）は同実施の形態の他の実装構造の概略断面図を示す。
本実施の形態においても実施の形態１と同様に、支持体の材料としてガラスを使用していることにより、光学素子（ＰＤやＬＤ）を含むＭＣＭの光実装においても、光透過型アライメントを利用して、半導体装置に形成されたアライメントマークと、光導波路に形成されたアライメントマークを透過アライメントして位置合せしながら、位置精度良くアライメントして実装することができる。
図示の如く、本実施の形態の半導体装置４１及び半導体装置４１Ａも、その基本構造は実施の形態１と同様であり、記述した作製プロセス（図２〜図６参照）により形成されるので、半導体装置４１、４１Ａの作製プロセスの説明は省略する。
しかし、本実施の形態において配置されているチップ部品が、半導体装置４１は半導体チップ３に対して例えばＬＤ（レーザダイオード）又はＬＥＤ（発光ダイオード）１０が配され、半導体装置４１Ａは半導体チップ３に対して例えばＰＤ（フォトダイオード）２３が配され、双方が光導波路２０を介して光信号を送受信する平置構造のＭＣＭとして構成されている。
従って、半導体装置４１のＬＤ又はＬＥＤ（以下、ＬＤと称する。）１０の発光部１１に対向する位置に光導波路２０の光入射部２０ａが配され、入射光が反射面２０ｂで反射し、光導波路２０のコア層２２内で導波されて反対側の反射面２０ｂで反射し、この反射光が光導波路２０の光出射部２０ｃから出射して半導体装置４１ＡのＰＤ２３の受光部２４に入射するように、この受光部２４に対向する位置に光導波路２０の光出射部２０ｃが配置されている。
このように、半導体装置４１、４１Ａを光導波路２０と組み合せたＭＣＭ構造においては、各半導体装置４１、４１Ａの光導波路２０に対する位置精度は極めて重要であるため、上記した実施の形態１と同様に形成された半導体装置４１、４１Ａのアライメントマーク１４と、光導波路２０に形成されたアライメントマーク１９との正確な位置合せが必要であり、この位置合せが実施の形態１と同様に光透過型アライメントを利用することにより、良好に実施することができる。
図８（ａ）は、このような構成の半導体装置４１、４１Ａが、はんだ１２を介してプリント配線板１６の外部接続端子１７に対して接続された状態であるが、これと同様な構成の半導体装置４１、４１Ａをメタルポスト４３及びはんだバンプ４４を介してプリント配線板１６の外部接続端子１７に接続し、図８（ｂ）のような構造で実装することもできる。いずれも、スペーサ３５を介して半導体装置４１、４１Ａとプリント配線板１６との距離が１００μｍに規制されている構造となっている。
図９〜図１１によりその実装プロセスを説明する。なお、本実施の形態の半導体装置４１、４１Ａも、チップ部品３、１０及び２３も樹脂４で保護されており、ガラス基板３０の位置で切断されるので、これらのチップ部品がダメージを受けることはなく、個片化後のハンドリングが容易である。
まず、図９（ａ）は実装基板としてのプリント配線板１６及びその外部接続端子１７を示し、このプリント配線板１６の上面に、図９（ｂ）に示すように光導波路２０が不図示の接着剤を介して所定位置に貼り付けられる。なお、図９〜図１１においては各部の構造を明示するために、上記した図８における左半分（即ち、半導体装置４１側に対応する部分）を図示し、これとほぼ対称的な右半分は図示省略する。
次に、図１０（ａ）に示すように、プリント配線板１６上の所定場所にスペーサ３５の材料として、熱硬化性樹脂（例えばエポキシ樹脂）を滴下する。図１０（ｂ）はこの平面図を示しており、この図において、大小の四角形に仮想線で示す領域３０は実装する半導体装置４１のガラス基板３０の位置を示し、例えば内側の仮想線の角部（４ヶ所）に実線で示す符号３５の位置に、図１０（ａ）に示したスペーサ３５は滴下されるものであるが、図１０（ａ）においては簡略図示している。なお、このスペーサ３５は図１０（ｂ）に仮想線にて示したように、例えば３ヶ所に設けてもよい。
次は図１１（ａ）に示すように、実装する半導体装置４１をこの上方から徐々に近づけ、カメラ２６を用いて双方のアライメントマークを位置合せしながら位置合せ終了後にリフロー炉に搬入されるが、実施の形態１と同じ要領で行われるので、同様な位置合せ動作等の説明は省略する。
しかしこの場合、半導体装置４１のアライメントマーク１４は実施の形態１と同様に形成されているが、実施の形態１におけるプリント配線板１６側のアライメントマークはなく、光導波路２０に設けられたアライメントマーク１９に対して半導体装置４１のアライメントマーク１４が位置合せされる。なお、この場合も図１８で説明した従来の方法で位置合せすることも可能である。
本実施の形態の場合、光導波路２０の光入射部２０ａを通して反射面２０ｂとＬＤチップ１０の発光部１１との位置が一致することが最も重要であり、この位置決めの方法としては、従来（図１８）と同様に、光導波路２０のアライメントマーク１９と、この光導波路２０の先端側の上面の不図示の光入射部２０ａとの距離Ｄと、半導体装置４１のアライメントマーク１４とＬＤチップ１０の発光部分１１との距離Ｄとは同一であるので、双方のアライメントマーク１４と１９とを位置合せし、補正しながら実装することにより、ＬＤチップ１０の発光部１１が自動的に光導波路２０の光入射部２０ａの位置に一致する。
従って、光導波路２０の光入射部２０ａから入射するＬＤチップ１０の発光部１１の出射光は、光導波路２０のコア層２２の４５°傾斜の反射面２０ｂで反射し、コア層２２内を全反射しながら反対側の不図示の半導体装置４１Ａ側へ導波される。
プリント配線板１６に滴下されたスペーサ３５となる熱硬化性樹脂は、１５０〜２００℃での数秒で硬化するため、半導体装置４１の外部接続端子７ａに設けられたはんだボール１２Ａのリフロー時の熱によっても変形せず、図１１（ｂ）に示すように実装を完了するまではスペーサ３５として機能する。又、この熱硬化性樹脂はリフロー時のはんだボール１２Ａのセルフアライメント効果も抑えることにもなり、半導体装置４１とプリント配線板１６及び光導波路２０の上面との距離、及び反射面２０ｂとＬＤチップ１０の発光部１１との位置が一定に保たれた状態で、半導体装置４１とプリント配線板１６とは、はんだ１２を介して接続され、不図示の右側の半導体装置４１Ａ側も同時にして実装を完了する。
本実施の形態によれば、上記した実施の形態１と同様に、チップ部品３、１０、２３が樹脂４を介して、ガラス基板３０の欠除部３１においてこのガラス基板３０に一体化されているので、樹脂４の領域が小さく形成されるため、硬化収縮による樹脂４の変形は小さくなることにより、チップ部品３、１０、２３の位置精度を保つことができると共に、配線７等の形成も疑似ウェーハレベルで一括処理後に、疑似ウェーハからガラス基板３０の位置で切断して個片化できることにより、チップ部品３、１０、２３が樹脂４で保護され、ガラス基板３０に一体化されているため、個片化の際にチップ部品３、１０、２３がダメージを受けることもなく、個片化後のハンドリングも容易である。
更に、半導体装置４１、４１Ａをプリント配線板１６上に仮固定した状態で、半導体装置４１、４１Ａのアライメントマーク１４とプリント配線板１６のアライメントマーク１９とを、ガラス基板３０を通して、カメラ２６からの出射光Ｌ1の各アライメントマーク１４、１９での反射光Ｌ2を検出し、双方のアライメントマーク１４、１９を容易かつ高精度に位置合せできるため、半導体装置４１、４１Ａをプリント配線板１６に対して位置精度良く実装できる。
図１２は、プリント配線板１６に複数の半導体装置が実装された状態の一例を示す。上記した実施の形態１による半導体装置４０及び実施の形態２による半導体４１、４１Ａは、図示の如く、同一のプリント配線板１６上に不図示の他の電子部品等と共に、混載して実装することもできる。
図１３は、上記した実施の形態１による実装構造の変形例を示す。上記した各実施の形態における半導体装置とプリント配線板との接続方法としては、図示の如く、樹脂核３７入りのはんだ１２を用いてもよい。この場合、リフロー前のはんだボールは、内部に樹脂核３７入りのはんだボールの直径を１５０μｍ程度とすることにより、リフロー後は半導体装置とプリント配線板との距離を１００μｍに形成することができる。これは実施の形態２にも適用できる。
図１４は他の変形例を示す。上記した各実施の形態は、種類の異なる複数のチップ部品をワンパッケージ化した半導体装置の実装であるが、図１４に示すように、単品のチップ部品の実装にも上記実施の形態は適用することができる。
図１５は、更に他の変形例を示すものであり、図５及び図６に示したガラス基板３０は、一部分または全部を例えば図１５に示すガラス基板３０ａのように作製してもよい。即ち、例えば図５における欠除部３１を２個連続したような欠除部３１ａ（図１５（ａ）におけるＡ1、Ａ2及びＢ1からＢ2に亘る領域の欠除部３１ａ）、または図５における欠除部３１を４個合せたような欠除部３１ｂ（図１５（ａ）におけるＣ1からＣ2に亘る領域の欠除部３１ｂ）のように形成することもできる。
図１５（ａ）において交差する直線の仮想線は切断線５０を示し、実施の形態１に説明したプロセス（図３〜図４参照）を経て、この欠除部３１ａ、３１ｂに配したチップ部品を樹脂４で覆った後に、この切断線５０で切断して個片化することにより、図１５（ａ）におけるＡ1、Ａ2、Ｂ1、Ｂ2領域のＡ及びＢ区域では、図１５（ｂ）に示すように、３辺がガラス基板３０ａで囲まれた半導体装置が得られる。
また、図１５（ａ）におけるＣ1、Ｃ2領域のＡ及びＢ区域では、図１５（ｃ）に示すように、２辺がガラス基板３０ｂで囲まれた半導体装置が得られ、いずれも樹脂４の塗布領域が小さくなることにより、樹脂４の硬化収縮によるチップ部品の位置ずれ等を抑えることができる。
上記した各実施の形態は、本発明の技術的思想に基づいて種々に変形できる。
例えば、半導体装置の作製プロセス終了後は、図４（ｉ）に示すように、ガラス基板３０の位置で切断し、半導体装置に個片化するとしたが、例えば、図８のように、光導波路２０と組み合せて２個の半導体装置４１、４１Ａを隣接して実装するものである場合、光導波路２０との寸法関係等の条件が合えば、図５又は図６に示したガラス基板３０の隣接した欠除部において、予め半導体装置４１、４１Ａを配設しておくことにより、双方の間で切断することなしに、半導体装置４１、４１Ａを連結して形成でき、連結された半導体装置４１、４１Ａを用いて実装することもできる。また、これに限らず、他の半導体装置４０同士でも条件が合えば適用可能である。
また、実施の形態に示した各部の構造や形状及び材料等も適宜に変更してもよい。
本発明の実施の形態１による半導体装置と実装構造を示す概略断面図である。 同、半導体装置の作製プロセスを示す概略断面図である。 同、半導体装置の作製プロセスを示す概略断面図である。 同、半導体装置の作製プロセスを示す概略断面図である。 同、作製プロセスにおけるガラス基板の概略斜視図である。 同、作製プロセスにおけるガラス基板の概略斜視図である。 同実施の形態における実装方法を示す概略断面図である。 本発明の実施の形態２による半導体装置と実装構造を示す概略断面図である。 同、半導体装置の実装プロセスを示す概略断面図である。 同、半導体装置の実装プロセスを示す概略断面図（ａ）とその平面図（ｂ）である。 同、半導体装置の実装プロセスを示す概略断面図である。 本発明の実施の形態１及び２による半導体装置をプリント配線板に混載して実装した状態を示す概略断面図である。 変形例を示す概略断面図である。 変形例を示す概略断面図である。 変形例を示す概略断面図である。 従来例による半導体装置の作製プロセスを示す概略断面図である。 同、半導体装置を示す概略断面図である。 同、半導体装置の実装方法を示す概略断面図である。 同、半導体装置の実装構造を示す概略断面図である。
符号の説明
１…石英基板、２…粘着シート、３、３Ａ…半導体チップ、４…樹脂、
５…電極パッド、７…配線、７ａ、１７、３４…外部接続端子、１０…ＬＤ又はＬＥＤ、
１１…発光部、１２…はんだ、１２Ａ…はんだボール、
１３、１４、１９、２５…アライメントマーク、１６…プリント配線板、
２０…光導波路、２０ａ…光入射部、２０ｂ…反射面、２０ｃ…光出射部、
２１…クラッド層、２２…コア層、２３…ＦＤ、２４…受光部、２６…カメラ、
２７…紫外線、２８ａ、２８ｂ…感光性絶縁膜、２９…疑似ウェーハ、
３０…ガラス基板、３１…欠除部、３２…レジストマスク、３３…切断線、
３５…スペーサ、３７…樹脂核、４０、４１、４１Ａ…半導体装置、
４３…メタルポスト、４４…はんだバンプ、５０…切断線、Ｂ…個片領域、Ｄ…距離、
Ｌ1…出射光、Ｌ2…反射光

Claims (55)

  1. 一方の面に電極が設けられたチップ部品と、このチップ部品の電極面以外の少なくとも側面を覆う保護物質とによって構成された半導体装置において、
    前記チップ部品の側方に設けられた光透過性の支持体に、前記保護物質を介して前記 チップ部品が一体化されていることを特徴とする、半導体装置。
  2. 前記支持体が前記チップ部品の外周囲の少なくとも２辺に設けられている、請求項１に記載した半導体装置。
  3. 前記支持体が前記チップ部品の外周囲全体に亘って設けられている、請求項２に記載した半導体装置。
  4. 前記支持体が耐熱性及び機械的強度の良好な材料からなる、請求項１に記載した半導体装置。
  5. 前記支持体が、低線膨張であると共に、熱変形が小さく、寸法安定性のある材料からなっている、請求項４に記載した半導体装置。
  6. 前記支持体としてガラスが用いられている、請求項５に記載した半導体装置。
  7. 前記支持体の領域に位置合せ用のマークが形成されている、請求項１に記載した半導体装置。
  8. 前記位置合せ用のマークが、前記チップ部品の前記電極から引き出された配線と同一の配線材料によって形成されている、請求項７に記載した半導体装置。
  9. 前記配線の上下に設けられた絶縁層が光透過性である、請求項８に記載した半導体装置。
  10. 前記チップ部品が、光学素子チップを含む複数の半導体チップからなる、請求項１に記載した半導体装置。
  11. 前記チップ部品が、実装基板に接続される、請求項１に記載した半導体装置。
  12. 一方の面に電極が設けられたチップ部品と、このチップ部品の電極面以外の少なくとも側面を覆う保護物質とによって構成された半導体装置を製造する方法において、
    光透過性の材料からなる支持体の近傍位置にチップ部品を配置する工程と、
    前記チップ部品の少なくとも側面を覆うようにして前記支持体と前記チップ部品との 間を保護物質で一体化する工程と
    を有することを特徴とする、半導体装置の製造方法。
  13. 基体上に前記支持体を固定すると共に電極面を下にして前記チップ部品を固定し、前記保護物質を前記支持体と前記チップ部品との間に充填して前記チップ部品の少なくとも前記電極面以外を覆い、前記保護物質によって前記チップ部品が一体化された前記支持体からなる疑似ウェーハを前記基体から分離した後、前記疑似ウェーハを切断して各半導体装置に個片化する、請求項１２に記載した半導体装置の製造方法。
  14. 前記基体上に粘着手段を介して前記支持体及び前記チップ部品を固定し、これらを前記保護物質で一体化した後に、前記疑似ウェーハを前記基体から分離する、請求項１３に記載した半導体装置の製造方法。
  15. 前記基体上に、前記チップ部品配置用のアライメントマークを形成した後に、前記粘着手段を介して前記支持体及び前記チップ部品を貼り付けて固定する、請求項１４に記載した半導体装置の製造方法。
  16. 前記支持体を前記チップ部品の外周囲の少なくとも２辺に設ける、請求項１２に記載した半導体装置の製造方法。
  17. 前記支持体を前記チップ部品の外周囲全体を囲むように設ける、請求項１６に記載した半導体装置の製造方法。
  18. 前記支持体を耐熱性及び機械的強度の良好な材料によって形成する、請求項１２に記載した半導体装置の製造方法。
  19. 前記支持体を、低線膨張であると共に、熱変形が小さく、寸法安定性のある材料によって形成する、請求項１８に記載した半導体装置の製造方法。
  20. 前記支持体としてガラスを用いる、請求項１９に記載した半導体装置の製造方法。
  21. 前記支持体の領域に位置合せ用のマークを形成する、半導体装置の製造方法。
  22. 前記位置合せ用のマークを、前記チップ部品の前記電極から引き出された配線と同一の配線材料によって形成する、請求項２１に記載した半導体装置の製造方法。
  23. 前記配線の上下に光透過性の絶縁層を形成する、請求項２２に記載した半導体装置の製造方法。
  24. 前記チップ部品として、光学素子チップを含む複数の半導体チップを配置する、請求項１２に記載した半導体装置の製造方法。
  25. 前記チップ部品を実装基板に接続される構造とする、請求項１２に記載した半導体装置の製造方法。
  26. 特性測定により良品と判定された前記チップ部品を有する前記疑似ウェーハを作製する、請求項１２に記載した半導体装置の製造方法。
  27. 前記疑似ウェーハの状態において前記チップ部品の特性測定を行い、良品のチップ部品を選択する、請求項１２に記載した半導体装置の製造方法。
  28. 一方の面に電極が設けられたチップ部品と、このチップ部品の電極面以外の少なくとも側面を覆う保護物質と、この保護物質によって前記チップ部品と一体化された光透過性の支持体とによって構成されている、疑似ウェーハ。
  29. 請求項２〜１１のいずれか１項に記載した半導体装置を製造するのに用いられる、請求項２８に記載した疑似ウェーハ。
  30. 一方の面に電極が設けられたチップ部品と、このチップ部品の電極面以外の少なくとも側面を覆う保護物質とによって構成された半導体装置を製造するのに用いる疑似ウェーハの製造方法において、
    光透過性の材料からなる支持体の近傍位置にチップ部品を配置する工程と、
    前記チップ部品の少なくとも側面を覆うようにして前記支持体と前記チップ部品との 間を保護物質で一体化する工程と
    によって、前記保護物質で前記チップ部品が前記支持体と一体化されてなる疑似ウェーハを得る、疑似ウェーハの製造方法。
  31. 基体上に前記支持体を固定すると共に電極面を下にして前記チップ部品を固定し、前記保護物質を前記支持体と前記チップ部品との間に充填して前記チップ部品の少なくとも前記電極面以外を覆い、前記保護物質によって前記チップ部品が一体化された前記支持体からなる疑似ウェーハを前記基体から分離した後、前記疑似ウェーハを切断して各半導体装置に個片化する、請求項１２に記載した疑似ウェーハの製造方法。
  32. 前記基体上に粘着手段を介して前記支持体及び前記チップ部品を固定し、これらを前記保護物質で一体化した後に、前記疑似ウェーハを前記基体から分離する、請求項３１に記載した疑似ウェーハの製造方法。
  33. 前記基体上に、前記チップ部品配置用のアライメントマークを形成した後に、前記粘着手段を介して前記支持体及び前記チップ部品を貼り付けて固定する、請求項３２に記載した疑似ウェーハの製造方法。
  34. 前記支持体を前記チップ部品の外周囲の少なくとも２辺に設ける、請求項３０に記載した疑似ウェーハの製造方法。
  35. 前記支持体を前記チップ部品の外周囲全体に亘って設ける、請求項３４に記載した疑似ウェーハの製造方法。
  36. 前記支持体を耐熱性及び機械的強度の良好な材料によって形成する、請求項３０に記載した疑似ウェーハの製造方法。
  37. 前記支持体を、低線膨張であると共に、熱変形が小さく、寸法安定性のある材料によって形成する、請求項３６に記載した疑似ウェーハの製造方法。
  38. 前記支持体としてガラスを用いる、請求項３７に記載した疑似ウェーハの製造方法。
  39. 前記支持体の領域に位置合せ用のマークを形成する、請求項３０に記載した疑似ウェーハの製造方法。
  40. 前記位置合せ用のマークを、前記チップ部品の前記電極から引き出された配線と同一の配線材料によって形成する、請求項３９に記載した疑似ウェーハの製造方法。
  41. 前記配線の上下に光透過性の絶縁層を形成する、請求項４０に記載した疑似ウェーハの製造方法。
  42. 前記チップ部品として、光学素子チップを含む複数の半導体チップを配置する、請求項３０に記載した疑似ウェーハの製造方法。
  43. 前記チップ部品を実装基板に接続される構造とする、請求項３０に記載した疑似ウェーハの製造方法。
  44. 特性測定により良品と判定された前記チップ部品を有する前記疑似ウェーハを作製する、請求項３０に記載した疑似ウェーハの製造方法。
  45. 前記疑似ウェーハの状態において前記チップ部品の特性測定を行い、良品のチップ部品を選択する、請求項３０に記載した疑似ウェーハの製造方法。
  46. 請求項１に記載した半導体装置を回路基板に実装した実装構造であって、前記支持体を通して光学的に検出される位置合せ用のマークが、前記半導体装置と前記回路基板との双方に設けられている、半導体装置の実装構造。
  47. 請求項２〜１１のいずれか１項に記載した半導体装置が実装されている、請求項４６に記載した半導体装置の実装構造。
  48. 前記チップ部品としての光学素子チップに対向して前記回路基板に光導波路が固定され、この光導波路に前記位置合せ用のマークが設けられている、請求項４６に記載した半導体装置の実装構造。
  49. 前記回路基板上に設けられたスペーサ材を介して前記半導体装置が実装されている、請求項４６に記載した半導体装置の実装構造。
  50. 前記スペーサ材が熱硬化性樹脂からなる、請求項４９に記載した半導体装置の実装構造。
  51. 請求項１に記載した半導体装置を回路基板に実装する方法であって、前記半導体装置と前記回路基板との双方に位置合せ用のマークを設け、前記支持体を通して前記位置合せ用のマークを光学的に検出して、前記回路基板に対し前記半導体装置を位置合せして実装する、半導体装置の実装方法。
  52. 請求項２〜１１のいずれか１項に記載した半導体装置を実装する、請求項４１に記載した半導体装置の実装方法。
  53. 前記チップ部品としての光学素子チップに対向して前記回路基板に光導波路を固定し、この光導波路に前記位置合せ用のマークを設ける、請求項５１に記載した半導体装置の実装方法。
  54. 前記回路基板上に設けられたスペーサ材を介して前記半導体装置を実装する、請求項５１に記載した半導体装置の実装方法。
  55. 熱硬化性樹脂を前記回路基板上に付着させ、前記半導体装置の実装時に前記熱硬化性樹脂を硬化させる、請求項５４に記載した半導体装置の実装方法。


JP2004105835A 2004-03-31 2004-03-31 半導体装置及びその製造方法、疑似ウェーハ及びその製造方法、並びに半導体装置の実装構造及びその実装方法 Pending JP2005294444A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004105835A JP2005294444A (ja) 2004-03-31 2004-03-31 半導体装置及びその製造方法、疑似ウェーハ及びその製造方法、並びに半導体装置の実装構造及びその実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004105835A JP2005294444A (ja) 2004-03-31 2004-03-31 半導体装置及びその製造方法、疑似ウェーハ及びその製造方法、並びに半導体装置の実装構造及びその実装方法

Publications (1)

Publication Number Publication Date
JP2005294444A true JP2005294444A (ja) 2005-10-20

Family

ID=35327059

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004105835A Pending JP2005294444A (ja) 2004-03-31 2004-03-31 半導体装置及びその製造方法、疑似ウェーハ及びその製造方法、並びに半導体装置の実装構造及びその実装方法

Country Status (1)

Country Link
JP (1) JP2005294444A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007155561A (ja) * 2005-12-07 2007-06-21 Acrorad Co Ltd 放射線画像検出モジュールおよび放射線画像検出装置
JP2007155562A (ja) * 2005-12-07 2007-06-21 Acrorad Co Ltd 放射線画像検出モジュールおよび放射線画像検出装置
JP2008216794A (ja) * 2007-03-06 2008-09-18 Furukawa Electric Co Ltd:The 光結合器
JP2010105153A (ja) * 2008-10-28 2010-05-13 Honeywell Internatl Inc Ｍｅｍｓ装置およびマイクロエレクトロメカニカルシステム（ｍｅｍｓ）を組み立てる方法
JP2011176297A (ja) * 2010-01-27 2011-09-08 Ricoh Co Ltd 撮像モジュール及びその製造方法並びに撮像装置
JP2012188555A (ja) * 2011-03-10 2012-10-04 Sumitomo Bakelite Co Ltd 半導体装置および半導体装置の製造方法
WO2013042364A1 (ja) * 2011-09-20 2013-03-28 日本電気株式会社 光伝送モジュール
JP2014089394A (ja) * 2012-10-31 2014-05-15 Kyocera Corp 光装置用基板および光装置
JP2016092220A (ja) * 2014-11-05 2016-05-23 日立化成株式会社 ケイ素を含む基板及びそれを用いた半導体装置並びに半導体装置の製造方法
JP7408292B2 (ja) 2019-03-29 2024-01-05 日東電工株式会社 光素子付き光電気混載基板およびその製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007155561A (ja) * 2005-12-07 2007-06-21 Acrorad Co Ltd 放射線画像検出モジュールおよび放射線画像検出装置
JP2007155562A (ja) * 2005-12-07 2007-06-21 Acrorad Co Ltd 放射線画像検出モジュールおよび放射線画像検出装置
JP2008216794A (ja) * 2007-03-06 2008-09-18 Furukawa Electric Co Ltd:The 光結合器
JP2010105153A (ja) * 2008-10-28 2010-05-13 Honeywell Internatl Inc Ｍｅｍｓ装置およびマイクロエレクトロメカニカルシステム（ｍｅｍｓ）を組み立てる方法
JP2011176297A (ja) * 2010-01-27 2011-09-08 Ricoh Co Ltd 撮像モジュール及びその製造方法並びに撮像装置
JP2012188555A (ja) * 2011-03-10 2012-10-04 Sumitomo Bakelite Co Ltd 半導体装置および半導体装置の製造方法
WO2013042364A1 (ja) * 2011-09-20 2013-03-28 日本電気株式会社 光伝送モジュール
JP2014089394A (ja) * 2012-10-31 2014-05-15 Kyocera Corp 光装置用基板および光装置
JP2016092220A (ja) * 2014-11-05 2016-05-23 日立化成株式会社 ケイ素を含む基板及びそれを用いた半導体装置並びに半導体装置の製造方法
JP7408292B2 (ja) 2019-03-29 2024-01-05 日東電工株式会社 光素子付き光電気混載基板およびその製造方法

Similar Documents

Publication Publication Date Title
USRE41369E1 (en) Semiconductor device and method of manufacturing the same
US10903197B2 (en) Assembly of wafer stacks
JP4903685B2 (ja) 集積光学システムを製造する方法
US9698195B2 (en) Method for producing image pickup apparatus and method for producing semiconductor apparatus
US4862249A (en) Packaging system for stacking integrated circuits
JP5829025B2 (ja) ウェハレベルの光学素子の取り付け
EP0561964B1 (en) Optoelectronic device component package and method of making the same
KR100657117B1 (ko) 집적회로장치 및 그 제조방법
US5138145A (en) Method for producing image sensors with current flow into chip and with simplified chip mounting
KR100784454B1 (ko) 전자 장치 및 그 제조 방법
US20080191335A1 (en) Cmos image sensor chip scale package with die receiving opening and method of the same
JP2005033141A (ja) 半導体装置及びその製造方法、疑似ウェーハ及びその製造方法、並びに半導体装置の実装構造
JP2002368160A (ja) ウェーハレベルパッケージ及びその製造方法
US20120018870A1 (en) Chip scale package and fabrication method thereof
US7279792B2 (en) Semiconductor device and method of manufacturing same
US8153479B2 (en) Method of manufacturing semiconductor package
EP1251557B1 (en) Method of manufacturing semiconductor devices and semiconductor device
JP2005294444A (ja) 半導体装置及びその製造方法、疑似ウェーハ及びその製造方法、並びに半導体装置の実装構造及びその実装方法
US7615408B2 (en) Method of manufacturing semiconductor device
US7391576B2 (en) Manufacturing of optical units for semiconductor packages with optical sensors
JP2004363279A (ja) 光電変換装置の製造方法、並びにその製造に用いる疑似ウェーハの製造方法
JP2004342862A (ja) 半導体装置及びその製造方法、疑似ウェーハ及びその製造方法、並びにマルチチップモジュール
US7956435B2 (en) Semiconductor device
JP2004079816A (ja) チップ状電子部品の製造方法及びチップ状電子部品、並びにその製造に用いる疑似ウェーハの製造方法及び疑似ウェーハ、並びに実装構造
JP2574559B2 (ja) イメージセンサの製造方法