JP7408292B2 - 光素子付き光電気混載基板およびその製造方法 - Google Patents

Description

本発明は、光素子付き光電気混載基板およびその製造方法に関する。

光導波路と、電気回路基板と、光素子とを上側に向かって順に備える備える光素子付き光電気混載基板が知られている（例えば、下記特許文献１参照。）。電気回路基板は、上側に露出する第１端子を有する。光導波路は、コアの一端面に形成されたミラーを有する。光素子は、下側に露出する第２端子と、下側に露出する光の出入口とを備える。第１端子と第２端子は、バンプなどの導電部材との接触によって、電気的に接続される。出入口とミラーは、それらの光軸を一致させて、光学的に接続される。

このような光素子付き光電気混載基板を製造する方法として、以下が提案されている（例えば、特許文献１参照。）。まず、電気回路基板および光導波路を備える光電気混載基板を作製する。その後、第２端子より小さい導電部材を、第１端子の上に配置する。光素子を、光導波路付基板の上側にアライメントして、光素子の光軸とミラーの光軸とを一致させるとともに、第２端子を導電部材に接触させる。

特開２０１５－２３０４８１号公報

しかるに、光素子と、光電気混載基板とのアライメントによっては、第２端子の重心と、バンプの重心とがわずかにずれる場合がある。

そうすると、第２端子と導電部材との接触面積が減少し、そのため、それらを電気的に確実に接続できないという不具合がある。

本発明は、光電気混載基板および光素子の接続信頼性に優れる光素子付き光電気混載基板およびその製造方法を提供する。

本発明（１）は、光導波路と、第１端子を有する電気回路基板とを厚み方向に順に備える光電気混載基板と、前記電気回路基板に実装され、第２端子を有する光素子と、前記第１端子および前記第２端子に接触する導電部材とを備え、前記導電部材のサイズが、前記第２端子のサイズと同一か、または、それより大きい、光素子付き光電気混載基板を含む。

この光素子付き光電気混載基板では、導電部材のサイズが、第２端子のサイズと同一か、または、それより大きいので、厚み方向に投影した投影面において、導電部材の重心とが、第２端子の重心とがずれても、導電部材と第２端子との接触面積の減少の程度を抑制することができる。

そのため、接続信頼性の低下を抑制することができる。

本発明（２）は、前記導電部材の平面積Ｓ１と、前記第２端子の平面積Ｓ２とが、下記式（１）を満足する、（１）に記載の光素子付き光電気混載基板を含む。

Ｓ１×０．９＞Ｓ２ （１）
本発明（３）は、前記第１端子のサイズが、前記導電部材のサイズと同一か、または、それより大きい、（１）または（２）に記載の光素子付き光電気混載基板を含む。

この光素子付き光電気混載基板において、第１端子のサイズが、導電部材のサイズと同一か、または、それより大きければ、導電部材が、第１端子に確実に配置される。そのため、接続信頼性の低下を抑制することができる。

本発明（４）は、一端面がミラーとして形成されているコア、および、前記コアを被覆するクラッドを含む光導波路と、第１端子を有する電気回路基板と、を厚み方向に順に備える光電気混載基板を準備する第１工程と、第２端子および光の出入口を備える光素子を準備する第２工程と、前記出入口を前記ミラーに対して、前記厚み方向に対して直交する直交方向において、前記ミラーを基準として位置決めする第３工程と、前記第１端子と前記第２端子とを、導電部材を介して電気的に接続する第４工程とを備え、前記導電部材のサイズが、前記第２端子のサイズと同一か、または、それより大きい、光素子付き光電気混載基板の製造方法を含む。

第３工程では、ミラーを基準として、出入口を前記ミラーに対して位置決めする。一方、第２端子を第１端子に対して位置決めしない場合には、第１端子に配置される導電部材と、第２端子とがずれる場合がある。

しかし、この製造方法では、導電部材のサイズが、第２端子のサイズと同一か、または、それより大きいので、導電部材と第２端子との接触面積の減少の程度を抑制することができる。

その結果、接続信頼性の低下が抑制された光素子付き光電気混載基板を得ることができる。

本発明の光素子付き光電気混載基板およびその製造方法では、接続信頼性の低下が抑制された光素子付き光電気混載基板を得ることができる。

図１は、本発明の光素子付き光電気混載基板の一実施形態の平面図を示す。 図２は、図１に示す光素子付き光電気混載基板のＸ－Ｘ線に沿う側断面図を示す。 図３Ａ～図３Ｂは、図１に示す光素子付き光電気混載基板の製造工程図であり、図１の拡大図のＹ－Ｙ線に沿う側断面図であって、図３Ａが、光電気混載基板および光素子を準備する工程（第１工程および第２工程）、図３Ｂが、光素子を光電気混載基板に位置決めし、光素子を光電気混載基板と接続する工程（第３工程および第４工程）を示す。 図４Ａ～図４Ｂは、光電気混載基板における距離Ｄ３と、光素子における距離Ｄ２とにずれがある例であり、図４Ａが、光電気混載基板および光素子を準備する工程（第１工程および第２工程）、図４Ｂが、光素子を光電気混載基板に位置決めし、光素子を光電気混載基板と接続する工程（第３工程および第４工程）を示す。 図５Ａ～図５Ｂは、導電部材のサイズが第２端子のサイズより小さい比較例の光素子付き光電気混載基板であって、図５Ａが、導電部材が第２端子と接触しない比較例、図５Ｂが、導電部材が第２端子と接触するが、光素子が傾斜し、その第２光軸ＯＡ２と、ミラーの第１光軸ＯＡ１とがずれる比較例を示す。

＜一実施形態＞
本発明の光素子付き光電気混載基板およびその製造方法の一実施形態を図１～図３Ｂを参照して説明する。

図１～図２に示すように、この光素子付き光電気混載基板１は、光電気混載基板２と、光素子３と、導電部材２０とを備える。

光電気混載基板２は、長手方向に沿って延びる略矩形シート形状を有する。光電気混載基板２は、光導波路４と、電気回路基板５とを、上側（厚み方向一方側）に向かって順に備える。

光導波路４は、光電気混載基板２と同一の平面視形状を有する。光導波路４は、クラッドの一例としてのアンダークラッド７と、アンダークラッド７の下に配置されるコア８と、アンダークラッド７の下に、コア８を被覆するように配置されるクラッドの一例としてのオーバークラッド９とを備える。

コア８は、光導波路４の長手方向に沿って延びる。また、コア８の正断面視形状は、例えば、略矩形状を有する。コア８は、長手方向一端面は、アンダークラッド７およびオーバークラッド９の長手方向一端面と面一である。コア８の長手他端面には、ミラー１０が形成されている。ミラー１０は、側断面視において、アンダークラッド７の下面とのなす角度が４５度となるように、傾斜している。

光導波路４は、公知のものが用いられる。

光導波路４のサイズは、適宜設定され、特に限定されず、コア８の幅が、例えば、５μｍ以上、好ましくは、１０μｍ以上であり、また、例えば、１００μｍ以下、好ましくは、７０μｍ以下である。また、コア８の厚みが、例えば、５μｍ以上、好ましくは、１０μｍ以上であり、また、例えば、１００μｍ以下、好ましくは、５０μｍ以下である。ミラー１０を上下方向で投影したときの面積は、例えば、２５μｍ^２以上、好ましくは、１００μｍ^２以上であり、また、例えば、１００００μｍ^２以下、好ましくは、４９００μｍ^２以下である。

電気回路基板５は、光導波路４の上面に配置されている。電気回路基板５は、金属支持層１１と、ベース絶縁層１２と、導体層１３と、カバー絶縁層１４とを備える。

金属支持層１１は、後述する第１端子１５に対応するエリアに設けられる。なお、上下方向に投影したときに、金属支持層１１は、ミラー１０とずれている。

ベース絶縁層１２は、金属支持層１１の上面と、アンダークラッド７において金属支持層１１が設けられていない上面とに配置されている。

導体層１３は、第１端子１５と、第３端子１６と、配線１７とを備える。

第１端子１５は、上下方向に投影したときに、ミラー１０の周囲に配置されている。第１端子１５は、長手方向および幅方向（長手方向および厚み方向に直交する方向）に互いに間隔を隔てて複数の整列配置されている。第１端子１５の平面視形状は、特に限定されず、例えば、光素子付き光電気混載基板１の長手方向に長い略長丸形状あるいは略楕円形状を有する。

第１端子１５のサイズは、後述する導電部材２０を載置できるサイズであれば、特に限定されない。第１端子１５の平面積Ｓ３が、例えば、１００μｍ^２以上、好ましくは、５００μｍ^２以上、より好ましくは、１０００μｍ^２以上であり、また、例えば、１０００００μｍ^２以下である。

第３端子１６は、ベース絶縁層１２の長手方向他端部において、幅方向に互いに間隔を隔てて複数整列配置されている。第３端子１６は、第１端子１５の長手方向後側に間隔が隔てられている。

配線１７は、複数の第１端子１５のそれぞれと、複数の第３端子１６のそれぞれとに連続する。配線１７は、互いに間隔を隔てて複数配置されている。

光素子３は、光電気混載基板２に実装されている。光素子３は、電気回路基板５の上側に配置されている。光素子３は、上下方向長さが長手方向長さおよび幅方向長さより短い略ボックス形状を有する。なお、光素子３は、光電気混載基板２より小さい平面視サイズを有する。具体的には、光素子３は、上下方向に投影したときに、複数の第１端子１５を含むサイズを有する。光素子３の下面は、光電気混載基板２の上面に平行する。光素子３は、その下面において、出入口２１および第２端子２２を独立して備える。

出入口２１は、下側に露出する。具体的には、出入口２１は、電気回路基板５に面する。

出入口２１は、光素子３からミラー１０に光を出射可能な光の出口であるか、または、ミラー１０からの光を受光可能な光の入口である。光素子３は、図３Ｂに示すように、出入口２１を通過し、上下方向に沿う光軸である第２光軸ＯＡ２を有する。

第２端子２２は、下側に露出する。第２端子２２は、第１端子１５と導電部材２０（後述）を介して電気的に接続するように、構成される。第２端子２２は、複数（例えば、４つ）の第１端子１５に対応して、電気回路基板５に複数（例えば、４つ）設けられる。第２端子２２の底面視形状は、特に限定されず、例えば、底面視略円形状である。

第２端子２２のサイズは、次に説明する導電部材２０のサイズとの関係を満足するように調整される。具体的には、第２端子２２の平面積Ｓ２は、例えば、５０μｍ^２以上、好ましくは、１００μｍ^２以上であり、また、例えば、５０００μｍ^２以下、好ましくは、２５００μｍ^２以下である。

導電部材２０は、第１端子１５および第２端子２２を連絡する。具体的には、導電部材２０は、第１端子１５および第２端子２２に接触する。導電部材２０の平面視形状は、特に限定されず、例えば、略円形状を有する。また、導電部材２０は、正断面積が上側に向かって次第に小さくなる略山形状を有する。導電部材２０の材料としては、例えば、金、はんだなどの金属が挙げられる。

具体的には、光素子３としては、第１端子１５から電気の入力を受けて、出入口２１から光を出射可能であるレーザーダイオード（ＬＤ）や発光ダイオード（ＬＥＤ）、例えば、ミラー１０からの光を受光して、第１端子１５に電気信号を出力するフォトダイオード（ＰＤ）などが挙げられる。

そして、この一実施形態の光素子付き光電気混載基板１では、導電部材２０のサイズが、第２端子２２のサイズより大きい。

逆に、導電部材２０のサイズが、第２端子２２のサイズより小さければ、後述する光素子３を光電気混載基板２に実装するときに、図５Ａに示すように、上下方向に投影したときに、第２端子２２の重心ＣＯ２と、導電部材２０の重心ＣＯ３とがずれた場合（後述）に、導電部材２０が第２端子２２と接触できなかったり、あるいは、図５Ｂに示すように、接触できても、その接触面積が過小であり、第２端子２２と第１端子１５との電気的な接続が不十分となったり、さらには、サイズが小さい導電部材２０の重心ＣＯ３に対して大きくずれた箇所で接触するため、光素子３の下面が光電気混載基板２の上面に対して傾斜し、光素子３の光電気混載基板２に対する姿勢が不安定となり、そのため、出入口２１とミラー１０との光学的な接続を実施できない。

具体的には、導電部材２０の平面積Ｓ１と、第２端子２２の平面積Ｓ２とは、例えば、下記式（１）を満足し、好ましくは、下記式（２）を満足し、より好ましくは、下記式（３）を満足し、さらに好ましくは、下記式（４）を満足する。

Ｓ１＞Ｓ２ （１）
Ｓ１×０．９＞Ｓ２ （２）
Ｓ１×０．７５＞Ｓ２ （３）
Ｓ１×０．５＞Ｓ２ （４）
上記した式を満足する場合には、後述する光素子３を光電気混載基板２に実装するときに、上下方向に投影したときに、第２端子２２の重心ＣＯ２と、導電部材２０の重心ＣＯ３とがずれても、導電部材２０が第２端子２２と十分な接触面積で接触でき、第２端子２２と第１端子１５との電気的な接続が確実となり、そのため、光素子３と電気回路基板５との電気的な接続信頼性を担保できる。また、光素子３の光電気混載基板２に対する上記した姿勢を安定にでき、そのため、出入口２１とミラー１０との光学的な接続を確実に図れ、光素子３と光導波路４との光学的な接続信頼性を担保できる。

また、導電部材２０の平面積Ｓ１と、第２端子２２の平面積Ｓ２とは、例えば、下記式（５）を満足する。

Ｓ２×１０＞Ｓ１ （５）
また、導電部材２０のサイズは、第１端子１５のサイズより小さいか、または、同一である。これにより、導電部材２０が、第１端子１５の上面に確実に配置される。

具体的には、導電部材２０の平面積Ｓ１と、第１端子１５の平面積Ｓ３とは、例えば、下記式（５－１）を満足し、好ましくは、下記式（６）を満足し、より好ましくは、下記式（７）を満足し、さらに好ましくは、下記式（８）を満足する。

Ｓ３＞Ｓ１ （５－１）
Ｓ３×０．９＞Ｓ１ （６）
Ｓ３×０．７５＞Ｓ１ （７）
Ｓ３×０．５＞Ｓ１ （８）
また、導電部材２０の平面積Ｓ１と、第１端子１５の平面積Ｓ３とは、下記式（９）も満足する。

Ｓ１×１０＞Ｓ３ （９）
導電部材２０の平面積Ｓ１と、第２端子２２の平面積Ｓ２と、第１端子１５の平面積Ｓ３とは、好ましくは、下記式（１０）を満足し、より好ましくは、下記式（１１）を満足し、さらに好ましくは、下記式（１２）を満足する。

Ｓ３≧Ｓ１＞Ｓ２ （１０）
Ｓ３＞Ｓ１＞Ｓ２ （１１）
Ｓ３×０．５＞Ｓ１×０．５＞Ｓ２ （１２）
より具体的には、導電部材２０の平面積Ｓ１は、例えば、１０００μｍ^２以上、好ましくは、１５００μｍ^２以上、より好ましくは、２０００μｍ^２以上であり、また、例えば、１００００μｍ^２以下である。

次に、光素子付き光電気混載基板１の製造方法を説明する。

光素子付き光電気混載基板１の製造方法は、光電気混載基板２を準備する第１工程と、光素子３を準備する第２工程と、出入口２１をミラー１０に対して位置決めする第３工程と、第１端子１５と第２端子２２とを、導電部材２０を介して電気的に接続する第４工程とを備える。この方法では、第１工程～第４工程を、順に実施する。

図３Ａの実線で示すように、第１工程では、例えば、まず、電気回路基板５を準備し、続いて、光導波路４を、電気回路基板５の下側に形成する（作り込む）。これにより、光導波路４および電気回路基板５を備える光電気混載基板２を準備する。

光電気混載基板２には、幅方向に投影した投影面において、ミラー１０の第１光軸ＯＡ１と、第１端子１５の重心ＣＯ１を上下方向に通過する第１重心線ＣＯＬ１との間の長手方向距離Ｄ１が存在する。

図３Ａの仮想線で示すように、第２工程では、光素子３を準備する。

光素子３には、幅方向に投影した投影面において、出入口２１の第２光軸ＯＡ２と、第２端子２２の重心ＣＯ２を上下方向に通過する第２重心線ＣＯＬ２との間の長手方向距離Ｄ２が存在する。

光素子３における距離Ｄ２は、通常、光電気混載基板２における上記した距離Ｄ１と一致する（同一である）。

第３工程では、出入口２１をミラー１０に対して、面方向において、ミラー１０を基準として位置決めする。

なお、この第３工程では、第２端子２２を第１端子１５に対して位置決めしない。但し、距離Ｄ２およびＤ１が同一しているので、第２端子２２を通過する第２重心線ＣＯＬ２と、第１端子１５を通過する第１重心線ＣＯＬ１とは、通常、一致している。

これにより、出入口２１の第２光軸ＯＡ２と、ミラー１０の第１光軸ＯＡ１とを一致させる。つまり、光素子３と、光導波路４とを、光学的に接続する。

第４工程では、第１端子１５と第２端子２２とを、導電部材２０を介して電気的に接続する。

第４工程を実施するには、まず、導電部材２０を、第１端子１５の上面に配置（載置）する。

具体的には、導電部材２０を、その重心ＣＯ３が、平面視において、第１端子１５の重心ＣＯ１と一致するように、第１端子１５の上面に配置する。

すると、導電部材２０が配置された光電気混載基板２では、幅方向に投影した投影面において、ミラー１０の第１光軸ＯＡ１と、導電部材２０の重心ＣＯ３を上下方向に通過する第３重心線ＣＯＬ３との間の長手方向距離Ｄ３が存在する。上記した距離Ｄ３は、距離Ｄ１と略同一である。

そうすると、導電部材２０が配置された光電気混載基板２における上記した距離Ｄ３は、光素子３における上記した距離Ｄ２と一致する（同一である）。

この第４工程では、続いて、第２端子２２が導電部材２０に接触するように、光素子３を光電気混載基板２に対して近づけ、続いて、導電部材２０をリフローする。これにより、溶融した導電部材２０を介して、第１端子１５および第２端子２２が導通する。

これにより、光素子３と、電気回路基板５とが、電気的に接続される。

これにより、光電気混載基板２と、これと電気的および光学的に接続された光素子３とを備える光素子付き光電気混載基板１を得る。

次に、導電部材２０が配置された光電気混載基板２における上記した距離Ｄ３が、光素子３における上記した距離Ｄ２とずれる（一致しない）場合の例を、図４Ａ～図４Ｂを参照して説明する。

図３Ａに示すように、上記した距離Ｄ３およびＤ２は、通常、一致するように、設計されるが、図４Ａに示すように、製造条件によって、ずれる（ばらつく）場合がある。

この場合、距離Ｄ３およびＤ２にずれがあっても、図４Ｂに示すように、第３工程では、ミラー１０を基準としてアライメントするミラーアライメントを利用すれば、出入口２１の第２光軸ＯＡ２と、ミラー１０の第１光軸ＯＡ１とを一致させることはできる。

一方、ミラーアライメントであれば、第３工程において、第２端子２２を第１端子１５に対して位置決めしない。

すると、図４Ｂに示すように、導電部材２０を通過する第３重心線ＣＯＬ３と、第２端子２２を通過する第２重心線ＣＯＬ２とが、ずれる。導電部材２０の第３重心線ＣＯＬ３と、第２端子２２の第２重心線ＣＯＬ２とのずれ量は、例えば、２０μｍ以下、さらには、１５μｍ以下、さらには、１０μｍ以下、さらには、５μｍ以下である。

しかしながら、この光素子付き光電気混載基板１では、導電部材２０のサイズが、第２端子２２のサイズより大きいので、導電部材２０と第２端子２２とが、十分な接触面積で接触することができる。

つまり、本実施形態では、距離Ｄ３およびＤ２のずれ量（差）は、例えば、２０μｍ以下、さらには、１５μｍ以下、さらには、１０μｍ以下、さらには、５μｍ以下までが許容される。

なお、距離Ｄ３およびＤ２のずれ量（差）が、２０μｍ以下であれば、下記式（４）を満足することが好適である。

Ｓ１×０．５＞Ｓ２ （４）
また、距離Ｄ３およびＤ２のずれ量（差）が、１５μｍ以下であれば、下記式（３）を満足することが好適である。

Ｓ１×０．７５＞Ｓ２ （３）
さらに、距離Ｄ３およびＤ２のずれ量（差）が、１０μｍ以下であれば、下記式（２）を満足することが好適である。

Ｓ１×０．９＞Ｓ２ （２）
さらにまた、距離Ｄ３およびＤ２のずれ量（差）が、５μｍ以下であれば、下記式（１）を満足することが好適である。

Ｓ１＞Ｓ２ （１）
そして、この光素子付き光電気混載基板１では、導電部材２０のサイズが、第２端子２２のサイズより大きいので、厚み方向に投影した投影面において、導電部材２０の重心ＣＯ３とが、第２端子２２の重心ＣＯ２とがずれても、導電部材２０と第２端子２２との接触面積の減少の程度を抑制することができる。

そのため、光素子付き光電気混載基板１における接続信頼性の低下を抑制することができる。

また、導電部材２０の平面積Ｓ１と、第２端子２２の平面積Ｓ２とが、下記式（２）を満足すれば、光素子付き光電気混載基板１における接続信頼性の低下をより一層確実に抑制することができる。

Ｓ１×０．９＞Ｓ２ （２）
また、導電部材２０のサイズが、第１端子１５のサイズより小さいか、または、同一であれば、導電部材２０が、第１端子１５の上面に確実に配置される。接続信頼性の低下を抑制することができる。

さらに、上記した製造方法の第３工程では、ミラー１０を基準として、出入口２１をミラー１０に対して位置決めする（ミラーアライメント）。一方、第２端子２２を第１端子１５に対して位置決めしないので、第１端子１５に配置される導電部材２０と、第２端子２２とがずれる場合がある。

しかし、この製造方法では、導電部材のサイズが、第２端子２２のサイズより大きいので、導電部材２０と第２端子２２との接触面積の減少の程度を抑制することができる。

その結果、接続信頼性の低下が抑制された光素子付き光電気混載基板１を得ることができる。

＜変形例＞
以下の各変形例において、上記した一実施形態と同様の部材および工程については、同一の参照符号を付し、その詳細な説明を省略する。また、各変形例は、特記する以外、一実施形態態と同様の作用効果を奏することができる。さらに、一実施形態およびその変形例を適宜組み合わせることができる。

一実施形態では、第３工程において、ミラー１０を基準とするミラーアライメントを実施しているが、例えば、図３Ｂに示すように、アライメントマーク６を、例えば、電気回路基板５に設け、このアライメントマーク６を基準として、出入口２１をミラー１０に対して位置決めすることもできる。

変形例では、導電部材２０のサイズが、第２端子２２のサイズと同一であってもよい。

１ 光素子付き光電気混載基板
２ 光電気混載基板
３ 光素子
４ 光導波路
５ 電気回路基板
７ アンダークラッド
８ コア
９ オーバークラッド
１０ ミラー
１５ 第１端子
２０ 導電部材
２１ 出入口
２２ 第２端子

Claims (3)

1. 光導波路と、第１端子を有する電気回路基板とを厚み方向に順に備える光電気混載基板と、
   前記電気回路基板に実装され、第２端子を有する光素子と、
   前記第１端子および前記第２端子に接触する導電部材とを備え、
   前記第１端子は、前記電気回路基板の上面に配置され、
   前記導電部材は、前記第１端子の上面に配置され、
   前記光素子は、前記電気回路基板の上側に実装され、
   前記光導波路は、前記電気回路基板の下面に配置され、
   前記導電部材の平面積Ｓ１は、前記第２端子の平面積Ｓ２より大きく、
   前記第１端子の平面積Ｓ３は、前記導電部材の平面積Ｓ１と同一か、または、それより大きく、
   前記導電部材の平面積Ｓ１は、厚み方向における前記電気回路基板への前記導電部材の投影面積であり、
   前記第２端子の平面積Ｓ２は、厚み方向における前記電気回路基板への前記第２端子の投影面積であり、
   前記第１端子の平面積は、厚み方向における前記電気回路基板への前記第１端子の投影面積であることを特徴とする、光素子付き光電気混載基板。
2. 前記導電部材の平面積Ｓ１と、前記第２端子の平面積Ｓ２とが、下記式（１）を満足することを特徴とする、請求項１に記載の光素子付き光電気混載基板。
   Ｓ１×０．９＞Ｓ２ （１）
3. 一端面がミラーとして形成されているコア、および、前記コアを被覆するクラッドを含む光導波路と、第１端子を有する電気回路基板と、を厚み方向に順に備える光電気混載基板を準備する第１工程と、
   第２端子および光の出入口を備える光素子を準備する第２工程と、
   前記出入口を前記ミラーに対して、前記厚み方向に対して直交する直交方向において、前記ミラーを基準として位置決めする第３工程と、
   前記第１端子と前記第２端子とを、導電部材を介して電気的に接続する第４工程と
   を備え、
   前記第１端子は、前記電気回路基板の上面に配置され、
   前記導電部材は、前記第１端子の上面に配置され、
   前記光素子は、前記電気回路基板の上側に実装され、
   前記光導波路は、前記電気回路基板の下面に配置され、
   前記導電部材の平面積Ｓ１は、前記第２端子の平面積Ｓ２より大きく、
   前記第１端子の平面積Ｓ３は、前記導電部材の平面積Ｓ１と同一か、または、それより大きく、
   前記導電部材の平面積Ｓ１は、厚み方向における前記電気回路基板への前記導電部材の投影面積であり、
   前記第２端子の平面積Ｓ２は、厚み方向における前記電気回路基板への前記第２端子の投影面積であることを特徴とする、光素子付き光電気混載基板の製造方法。

Images