JP2007048958A - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
JP2007048958A
JP2007048958A JP2005231946A JP2005231946A JP2007048958A JP 2007048958 A JP2007048958 A JP 2007048958A JP 2005231946 A JP2005231946 A JP 2005231946A JP 2005231946 A JP2005231946 A JP 2005231946A JP 2007048958 A JP2007048958 A JP 2007048958A
Authority
JP
Japan
Prior art keywords
wafer
chip
adhesive layer
semiconductor device
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005231946A
Other languages
English (en)
Inventor
Tomoko Tono
朋子 東野
Chuichi Miyazaki
忠一 宮崎
Yoshiyuki Abe
由之 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2005231946A priority Critical patent/JP2007048958A/ja
Priority to TW095123259A priority patent/TW200707565A/zh
Priority to CNB2006101078884A priority patent/CN100568473C/zh
Priority to US11/500,945 priority patent/US7514294B2/en
Publication of JP2007048958A publication Critical patent/JP2007048958A/ja
Priority to US12/409,451 priority patent/US20090191667A1/en
Priority to US12/773,231 priority patent/US20100213594A1/en
Priority to US13/748,928 priority patent/US20130143359A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

【課題】 チップを多段に積層した構成を有する半導体装置を薄型化する。
【解決手段】 半導体ウエハ１Ｗの半導体基板１Ｓの内部に集光点を合わせた状態でレーザ光を照射することにより改質領域ＰＬを形成する。続いて、半導体ウエハ１Ｗの裏面に回転塗布法により液状の接着材を塗布した後、これを乾燥させて固体状の接着層８ａを形成する。その後、上記改質領域ＰＬを分割起点として半導体ウエハ１Ｗを個々の半導体チップに分割する。この半導体チップをその裏面の接着層８ａにより他の半導体チップの主面上に接着することにより、半導体チップが多段に積層された構成を有する半導体装置を製造する。
【選択図】 図１３

Description

本発明は、半導体装置の製造方法および半導体装置技術に関し、特に、チップの多段積層技術に関するものである。
近年、携帯電話やデジタルカメラ等に代表されるモバイル機器およびメモリカード等に代表される情報記憶媒体の小型軽量化に伴い、これらに組み込まれる半導体装置の高密度化が進められている。半導体装置の高密度化には、半導体装置を構成する半導体チップの薄型化が不可欠である。また、薄型化された半導体チップを２段、３段と多段に積み重ねる多段積層構成も開発され、半導体装置の高密度化がさらに進められている。
多段に積み重ねた半導体チップ間を接着する方式には、例えば１段目の半導体チップの主面上に形成された複数の電極の内側の領域に、ペースト状の接着材を介して２段目の半導体チップを積層する方式がある。しかし、この方式では、２段目の半導体チップを搭載する際の押圧荷重により、ペースト状の接着材が上下の半導体チップ間から水平方向（１段目の半導体チップの複数の電極に向かって）はみ出し、下側の半導体チップの主面の電極を覆ってしまう場合がある。また、半導体チップが薄いためにペースト状の接着材が上側の半導体チップの裏面から側面を通じて主面にまき上がってしまう場合もある。さらに、接着材がペースト状なので厚さの精度が低い上、接着材の上に載せた半導体チップが傾いてしまう場合もある。
これらの不具合を解決する方式として、例えばダイアタッチフィルム（Die Attach Film：以下、ＤＡＦという）等のようなフィルム状の接着部材が開発され、半導体装置の小型化、薄型化および半導体チップの多段積層化に貢献している。ＤＡＦを用いた半導体チップの接着方式には、例えばカットアンドリール方式とウエハ裏面貼り方式とがある。カットアンドリール方式は、チップサイズに切断したＤＡＦを下側の半導体チップのチップ搭載面に搬送して貼り付け、その上に他の半導体チップを貼り付けるという方式である。一方、上記ウエハ裏面貼り方式は、半導体ウエハの裏面全面を覆うようにＤＡＦを貼り付けた後、そのＤＡＦをダイシング時に半導体チップと同時に切断し、その半導体チップをその裏面のＤＡＦにより下側の半導体チップのチップ搭載面に貼り付けるという方式である。
なお、ダイボンディング技術については、例えば特開平８−２３６５５４号公報（特許文献１）に記載があり、ウエハの裏面にスピンコート法により熱可塑性導電性ポリイミド樹脂層を形成した後、そのウエハをチップ単位に分離して、裏面に熱可塑性導電性ポリイミド樹脂層を備えた半導体装置を得る技術が開示されている。
特開平８−２３６５５４号公報
しかし、上記フィルム状の接着部材を用いた半導体チップの多段積層構成では、以下の課題があることを本発明者は見出した。
第１は、フィルム状の接着部材の厚さに関する課題である。すなわち、フィルム状の接着部材の厚さは、フィルム状の接着部材の搬送や製造上の理由から１０μｍ程度までが限界である。更に詳細に説明すると、フィルム状の接着部材はフィルム基板の上に接着層が形成されたものであるため、フィルム基板の厚さを無視する事ができない。そのため、１０μｍ以下に薄くすることは困難である。このため、半導体チップの多段積層構成の全体的な薄型化を阻害する、という問題がある。
第２は、ダイシング方式の変革による課題である。ダイシング方式は、ダイシングブレードを高速回転させながら、ウエハの表面を押さえ付けるように切断するため、ウエハにかかる応力が非常に高い。すなわち、上記のように半導体ウエハの薄型化が進められているが、薄い半導体ウエハをブレードダイシング方式により切断すると半導体ウエハにチッピングが生じ、薄い半導体チップの抗折強度が著しく低下する問題がある。また、半導体装置の動作速度の向上の観点から半導体チップの配線層間絶縁膜として、誘電率が酸化シリコンよりも低い低誘電率膜（いわゆるＬｏｗ−ｋ膜）を使用する製品があるが、Ｌｏｗ−Ｋ膜は脆いために剥がれ易いことや内部に微少な気泡を持つものがあり、ブレードダイシング方式では上手く切断できない場合がある。そこで、それらの問題を回避する新しいダイシング方式として、ステルスダイシング方式が注目されている。このステルスダイシング方式は、レーザ光を半導体ウエハの内部に照射して選択的に改質層を形成し、その改質層を分割起点として半導体ウエハを切断するダイシング方式である。この方式によれば、厚さ３０μｍ程度の極めて薄い半導体ウエハでも、物理的にストレスを与えずに直接切断できるので、チッピングを低減でき、半導体チップの抗折強度を低下させることがない。その上、半導体ウエハの厚さに関わらず、毎秒３００ｍｍ以上の高速ダイシングが可能なので、スループットを向上させることもできる。したがって、半導体チップの薄型化にはステルスダイシング方式は必須の技術である。しかし、上記のようにウエハ裏面貼り方式を採用する場合に、ステルスダイシング方式を行うと、樹脂層はレーザを通さないために樹脂層自体を切削することができず、ＤＡＦを上手く切断することができない場合がある。このため、ＤＡＦの材料として、切断に優れた硬さ、脆さを調整した樹脂材料を選択する必要があるが、その場合、材料コストがかかる上、樹脂の切削面が均一化せず、ダイシングラインに沿って綺麗に切断することが困難である。このため、半導体装置の歩留まりおよび信頼性が低下する。切削面を均一にするためには、樹脂層を５μｍ程度またはそれ以下に薄くすることが有効であるが、上記のようにＤＡＦの厚さは、１０μｍ程度までが限界である。したがって、ステルスダイシング方式の採用が阻害され、半導体チップの薄型化が阻害される、という問題がある。
そこで、本発明の目的は、チップを多段に積層した構成を有する半導体装置を薄型化することのできる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
すなわち、本発明は、ウエハの裏面に液状の接着材を回転塗布法または印刷法により塗布し固体状の接着層を形成する工程と、前記ウエハに対してレーザダイシング処理を施す工程とを有するものである。
また、本発明は、複数のチップを多段に積み重ねた構成を備え、前記複数のチップ間の接着層の厚さが、前記複数のチップの最下層のチップとこれを実装する配線基板との間の接着層の厚さよりも薄いものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
すなわち、ウエハの裏面に回転塗布法または印刷法により液状の接着材を塗布し、固体状の接着層を形成する工程と、前記ウエハに対してレーザダイシング処理を施す工程とを有することにより、多段に積み重ねたチップ間の接着層の厚さを薄くすることができるので、チップを多段に積層した構成を有する半導体装置を薄型化することができる。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。また、本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付すようにし、その繰り返しの説明は可能な限り省略するようにしている。以下、本発明の実施の形態を図面に基づいて詳細に説明する。
（実施の形態１）
本実施の形態１の半導体装置の製造方法を図１のフロー図に沿って説明する。
まず、前工程１００では、厚さ方向に沿って互いに反対側となる主面と裏面とを有する半導体ウエハ（以下、ウエハという）を用意し、そのウエハの主面（デバイス形成面）に複数の半導体チップ（以下、チップという）を形成する。この前工程１００は、ウエハプロセスまたはウエハファブリケーションとも呼ばれ、ウエハの主面にチップ（素子や回路）を形成し、プローブ等により電気的試験を行える状態にするまでの工程である。前工程には、成膜工程、不純物導入（拡散またはイオン注入）工程、フォトリソグラフィ工程、エッチング工程、メタライズ工程、洗浄工程および各工程間の検査工程等がある。
図２はこの前工程１００後のウエハ１Ｗの主面の全体平面図、図３は図２のウエハ１Ｗの一例の要部拡大平面図、図４は図３の領域Ｒ１の拡大平面図、図５は図４のＸ１−Ｘ１線の断面図を示している。
ウエハ１Ｗは、例えば直径３００ｍｍ程度の平面略円形状の半導体薄板からなり、その主面には、例えば平面四角形状の複数のチップ１Ｃが、その各々の周囲に切断領域（分離領域）ＣＲを介して配置されている。ウエハ１Ｗの半導体基板（以下、基板という）１Ｓは、例えばシリコン（Ｓｉ）単結晶からなり、その主面には素子および配線層１Ｌが形成されている。この段階のウエハ１Ｗの厚さ（基板１Ｓの厚さと配線層１Ｌの厚さとの総和）は、例えば７７５μｍ程度である。なお、図２の符号Ｎはノッチを示している。また、図４の符号ＣＬは切断線を示している。また、切断線ＣＬは切断領域ＣＲの幅方向（短方向）のほぼ中心を通るように配置される。
上記配線層１Ｌには、層間絶縁膜１Ｌｉ、配線、ボンディングパッド（外部端子；以下、パッドという）１ＬＢ、テスト（ＴＥＧ：Test Element Group）用のパッド１ＬＢｔ、アライメントターゲットＡｍおよび表面保護膜（以下、保護膜という）１Ｌｐが形成されている。層間絶縁膜１Ｌｉは、複数の層間絶縁膜１Ｌｉ１，１Ｌｉ２，１Ｌｉ３を有している。層間絶縁膜１Ｌｉ１，１Ｌｉ３には、例えば酸化シリコン（ＳｉＯ２等）のような無機系の絶縁膜が使用されている。層間絶縁膜１Ｌｉ２には、半導体装置の動作速度の向上の観点から、例えば有機ポリマーまたは有機シリカガラスのような、誘電率が酸化シリコンよりも低い低誘電率膜（Ｌｏｗ−ｋ膜）が使用されている。
この有機ポリマー（完全有機系低誘電性層間絶縁膜）としては、例えばＳｉＬＫ（米The Dow Chemical Co製、比誘電率＝２．７、耐熱温度＝４９０℃以上、絶縁破壊耐圧＝４．０〜５．０ＭＶ／Ｖｍ）またはポリアリルエーテル（ＰＡＥ）系材料のＦＬＡＲＥ（米Honeywell Electronic Materials製、比誘電率＝２．８、耐熱温度＝４００℃以上）等がある。このＰＡＥ系材料は、基本性能が高く、機械的強度、熱的安定性および低コスト性に優れるという特徴を有している。
上記有機シリカガラス（ＳｉＯＣ系材料）としては、例えばＨＳＧ−Ｒ７（日立化成工業製、比誘電率＝２．８、耐熱温度＝６５０℃）、Ｂｌａｃｋ Ｄｉａｍｏｎｄ（米Applied Materials，Inc製、比誘電率＝３．０〜２．４、耐熱温度＝４５０℃）またはｐ−ＭＴＥＳ（日立開発製、比誘電率＝３．２）等がある。この他のＳｉＯＣ系材料としては、例えばＣＯＲＡＬ（米Novellus Systems,Inc製、比誘電率＝２．７〜２．４、耐熱温度＝５００℃）、Ａｕｒｏｒａ２．７（日本エー・エス・エム社製、比誘電率＝２．７、耐熱温度＝４５０℃）等がある。
また、他の低誘電率膜材料としては、例えばＦＳＧ等のような完全有機系のＳｉＯＦ系材料、ＨＳＱ（hydrogen silsesquioxane）系材料、ＭＳＱ（methyl silsesquioxane）系材料、ポーラスＨＳＱ系材料、ポーラスＭＳＱ材料またはポーラス有機系材料を用いることもできる。
上記ＨＳＱ系材料としては、例えばＯＣＤ Ｔ−１２（東京応化工業製、比誘電率＝３．４〜２．９、耐熱温度＝４５０℃）、ＦＯｘ（米Dow Corning Corp．製、比誘電率＝２．９）またはＯＣＬ Ｔ−３２（東京応化工業製、比誘電率＝２．５、耐熱温度＝４５０℃）等がある。
上記ＭＳＱ系材料としては、例えばＯＣＤ Ｔ−９（東京応化工業製、比誘電率＝２．７、耐熱温度＝６００℃）、ＬＫＤ−Ｔ２００（ＪＳＲ製、比誘電率＝２．７〜２．５、耐熱温度＝４５０℃）、ＨＯＳＰ（米Honeywell Electronic Materials製、比誘電率＝２．５、耐熱温度＝５５０℃）、ＨＳＧ−ＲＺ２５（日立化成工業製、比誘電率＝２．５、耐熱温度＝６５０℃）、ＯＣＬ Ｔ−３１（東京応化工業製、比誘電率＝２．３、耐熱温度＝５００℃）またはＬＫＤ−Ｔ４００（ＪＳＲ製、比誘電率＝２．２〜２、耐熱温度＝４５０℃）等がある。
上記ポーラスＨＳＱ系材料としては、例えばＸＬＫ（米Dow Corning Corp．製、比誘電率＝２．５〜２）、ＯＣＬ Ｔ−７２（東京応化工業製、比誘電率＝２．２〜１．９、耐熱温度＝４５０℃）、Ｎａｎｏｇｌａｓｓ（米Honeywell Electronic Materials製、比誘電率＝２．２〜１．８、耐熱温度＝５００℃以上）またはＭｅｓｏＥＬＫ（米Air Productsand Chemicals,Inc、比誘電率＝２以下）等がある。
上記ポーラスＭＳＱ系材料としては、例えばＨＳＧ−６２１１Ｘ（日立化成工業製、比誘電率＝２．４、耐熱温度＝６５０℃）、ＡＬＣＡＰ−Ｓ（旭化成工業製、比誘電率＝２．３〜１．８、耐熱温度＝４５０℃）、ＯＣＬ Ｔ−７７（東京応化工業製、比誘電率＝２．２〜１．９、耐熱温度＝６００℃）、ＨＳＧ−６２１０Ｘ（日立化成工業製、比誘電率＝２．１、耐熱温度＝６５０℃）またはｓｉｌｉｃａ ａｅｒｏｇｅｌ（神戸製鋼所製、比誘電率１．４〜１．１）等がある。
上記ポーラス有機系材料としては、例えばＰｏｌｙＥＬＫ（米Air Productsand Chemicals,Inc、比誘電率＝２以下、耐熱温度＝４９０℃）等がある。
上記ＳｉＯＣ系材料、ＳｉＯＦ系材料は、例えばＣＶＤ法（Chemical Vapor Deposition）によって形成されている。例えば上記Ｂｌａｃｋ Ｄｉａｍｏｎｄは、トリメチルシランと酸素との混合ガスを用いたＣＶＤ法等によって形成される。また、上記ｐ−ＭＴＥＳは、例えばメチルトリエトキシシランとＮ２Ｏとの混合ガスを用いたＣＶＤ法等によって形成される。それ以外の上記低誘電率の絶縁材料は、例えば塗布法で形成されている。
なお、図５では、説明を簡単にするため層間絶縁膜１Ｌｉ２は単層で示しているが、実際は、複数の低誘電率膜が積層されている。この複数の低誘電率膜の間には、例えば炭化シリコン（ＳｉＣ）や炭窒化シリコン（ＳｉＣＮ）等のような絶縁膜が介在されている。また、その炭化シリコンや炭窒化シリコン等のような絶縁膜と低誘電率膜との間には、例えば二酸化シリコン（ＳｉＯ２）に代表される酸化シリコン（ＳｉＯｘ）からなるキャップ絶縁膜が介在される場合もある。このキャップ絶縁膜は、例えば化学機械研磨処理（ＣＭＰ；Chemical Mechanical Polishing）時における低誘電率膜の機械的強度の確保、表面保護および耐湿性の確保等のような機能を有している。このキャップ絶縁膜の厚さは、低誘電率膜よりも相対的に薄く形成されている。ただし、キャップ絶縁膜は、酸化シリコン膜に限定されるものではなく種々変更可能であり、例えば窒化シリコン（ＳｉｘＮｙ）膜、炭化シリコン膜または炭窒化シリコン膜を用いても良い。これら窒化シリコン膜、炭化シリコン膜または炭窒化シリコン膜は、例えばプラズマＣＶＤ法によって形成することができる。プラズマＣＶＤ法で形成された炭化シリコン膜としては、例えばＢＬＯｋ（ＡＭＡＴ社製、比誘電率＝４．３）がある。その形成に際しては、例えばトリメチルシランとヘリウム（またはＮ２、ＮＨ３）との混合ガスを用いる。
また、図５では、説明を簡単にするため層間絶縁膜１Ｌｉ２中に配線を示していないが、実際には、層間絶縁膜１Ｌｉ２には、上記配線が多層になって形成されている。この配線は、例えば埋込配線とされている。すなわち、この配線は、層間絶縁膜１Ｌｉ２の各層に形成された配線溝内に導体膜が埋め込まれることで形成されている。配線を形成する導体膜は、主導体膜と、その外周面（底面および側面）を覆うように形成されたバリアメタル膜とを有している。主導体膜は、例えば銅（Ｃｕ）により形成されている。バリアメタル膜は、例えば窒化チタン（ＴｉＮ）、窒化タングステン（ＷＮ）、窒化タンタル（ＴａＮ）、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）またはチタンタングステン（ＴｉＷ）あるいはそれらの積層膜により形成されている。
層間絶縁膜１Ｌｉ３上の配線、パッド１ＬＢ，１ＬＢｔおよびアライメントターゲットＡｍは、例えばアルミニウム等のような金属膜により形成されている。このような最上の配線およびパッド１ＬＢ，１ＬＢｔ等は、配線層１Ｌの最上層に形成された保護膜１Ｌｐにより覆われている。保護膜１Ｌｐは、例えば酸化シリコンのような無機系の絶縁膜と、その上に堆積された、例えば窒化シリコンのような無機系の絶縁膜と、さらにその上に堆積された、例えばポリイミド樹脂のような有機系の絶縁膜との積層膜により形成されている。この保護膜１Ｌｐの一部には、開口部２が形成されており、そこからパッド１ＬＢ，１ＬＢｔの一部が露出されている。パッド１ＬＢは、チップ１Ｃの外周に沿って並んで配置され、上記層間絶縁膜１Ｌｉ中の配線を通じてチップ１Ｃの集積回路素子と電気的に接続されている。
テスト用のパッド１ＬＢｔおよびアライメントターゲットＡｍは、チップ１Ｃの切断領域ＣＲに配置されている。テスト用のパッド１ＬＢｔは、例えば平面矩形状に形成され、上記配線を通じてＴＥＧ用の素子と電気的に接続されている。アライメントターゲットＡｍは、例えば露光装置等のような製造装置とウエハ１Ｗのチップ１Ｃとの位置合わせの際に用いられるパターンで、例えば平面十字状に形成されている。アライメントターゲットＡｍは、十字状の他に、Ｌ字状やドット状に形成される場合もある。
続く図１のテスト工程１０１では、ウエハ１Ｗの各チップ１Ｃのパッド１ＬＢおよび切断領域ＣＲのテスト用のパッド１ＬＢｔにプローブを当てて各種の電気的特性検査を行う。このテスト工程は、Ｇ／Ｗ（Good chip/Wafer）チェック工程とも呼ばれ、主としてウエハ１Ｗに形成された各チップ１Ｃの良否を電気的に判定する試験工程である。
続く図１の後工程１０２は、上記チップ１Ｃを封止体（パッケージ）に収納し完成するまでの工程であり、裏面加工工程１０２Ａ、チップ分割工程１０２Ｂおよび組立工程１０２Ｃを有している。以下、裏面加工工程１０２Ａ、チップ分割工程１０２Ｂおよび組立工程１０２Ｃについて順に説明する。
図６〜図８は上記裏面加工工程１０２Ａにおけるウエハ１Ｗの断面図を示している。
まず、図６に示すように、ウエハ１Ｗの主面全面に接着層３を回転塗布（スピンコート）法等により均一に塗布する。続いて、図７に示すように、ウエハ１Ｗの主面上に接着層３を介して支持基板４を貼り付ける（図１の工程１０２Ａ１）。この支持基板４は、この後の工程においてウエハ１Ｗの補強部材として機能するウエハサポートシステム（Wafer Support System:ＷＳＳ）である。これにより、ウエハ１Ｗの搬送時においては、極薄で大径のウエハ１Ｗを安定した状態でハンドリングできる上、ウエハ１Ｗを外部の衝撃から保護することもできるので、ウエハ１Ｗの割れや欠け等を抑制または防止できる。また、この後の各工程時においては、ウエハ１Ｗの反りや撓みを抑制または防止でき、極薄で大径のウエハ１Ｗの平坦性を向上させることができるので、各工程での処理の安定性や制御性を向上させることができる。支持基板４の材料としては、例えば透明なガラスのような硬質支持基板（Ｈａｒｄ−ＷＳＳまたはＧｌａｓｓ−ＷＳＳ）が使用されている。ただし、支持基板４の他の材料として、例えばステンレスのような他の硬質支持基板（Ｈａｒｄ−ＷＳＳ）を用いても良い。また、支持基板４のさらに他の材料として、例えばＰＥＴ（Polyethylene Terephthalate）やＰＥＮ（Polyethylene Naphthalate）等のような絶縁支持基板をテープ基材に貼り付けたテープＷＳＳを用いても良い。なお、支持基板４をウエハ１Ｗの主面に貼り付ける際には、支持基板４の剥離層４ａの形成面を接着層３に押し付けることで支持基板４をウエハ１Ｗの主面に固定する。この剥離層４ａは、支持基板４をウエハ１Ｗから剥離する際に剥離を容易にするための機能層である。
その後、図８に示すように、ウエハ１Ｗの厚さを測定した後、その測定結果に基づいてウエハ１Ｗに対して薄型化処理を施す。ここでは、ウエハ１Ｗの裏面に対して研削処理および研磨処理（平坦加工）を順に施す（図１の工程１０２Ａ２，１０２Ａ３）。このような薄型化処理後のウエハ１Ｗの厚さ（基板１Ｓの厚さと配線層１Ｌの厚さとの総和）は、例えば１００μｍ以下（例えば９０μｍ程度、７０μｍ程度あるいは５０μｍ程度）とされている。ここで、ウエハ１Ｗの厚さが薄くなり１００μｍ以下になってくると上記裏面研削処理によりウエハ１Ｗの裏面に生じた損傷やストレスが原因でチップの抗折強度が低下しチップを実装する時の圧力でチップが割れてしまう不具合が生じ易くなる。このため、裏面研削処理後の裏面研磨処理は、そのような不具合が生じないようにウエハ１Ｗの裏面の損傷やストレスを無くす上で重要な処理となっている。裏面研磨処理としては、研磨パッドとシリカとを用いて研磨する方法や化学機械研磨（Chemical Mechanical Polishing：ＣＭＰ）法の他、例えば硝酸とフッ酸とを用いたエッチング法を用いても良い。ただし、ウエハ１Ｗの裏面が研磨処理により平坦化されていると、不純物がウエハ１Ｗの裏面からウエハ１Ｗ内部（デバイス形成面）に向かって容易に拡散する場合がある。そのため、ウエハ１Ｗの裏面の凹凸（損傷やストレス等）を不純物捕獲用のゲッタリング層として機能させることを必要とする製品の場合には、裏面研磨処理を行わず、ウエハ１Ｗの裏面に凹凸（損傷やストレス等）を意図的に残すようにする場合もある。なお、図８の破線は、薄型化処理前の基板１Ｓを示している。
次に、図９はチップ分割工程１０２Ｂのレーザ照射工程１０２Ｂ１時におけるウエハ１Ｗの断面図、図１０は図９のウエハ１Ｗの要部拡大平面図を示している。
まず、極薄のウエハ１Ｗをその主面に支持基板４を貼り付けたままの状態でレーザダイシング装置に搬送し、そのウエハ１Ｗの裏面を上に向けた状態で吸着ステージに載置する。続いて、ウエハ１Ｗの裏面から赤外線カメラ（以下、ＩＲカメラ）を用いて、ウエハ１Ｗの主面のパターン（チップ１Ｃや切断領域ＣＲのパターンの他、切断領域ＣＲに配置されているパッド１ＬＢｔやアライメントターゲットＡｍ、チップ１Ｃ内に配置されているパッド１ＬＢ等）を認識する。その後、ＩＲカメラで得られたパターン情報に基づいて切断線ＣＬの位置合わせ（位置補正）を実施した後、レーザ発生部５から放射されたレーザ光（エネルギービーム）ＬＢ１をウエハ１Ｗの裏面側からウエハ１Ｗの基板１Ｓの内部に集光点を合わせた状態で照射するとともに、上記パターン情報に基づいて位置合わせされた切断線ＣＬに沿って移動させる。これにより、ウエハ１Ｗの切断領域ＣＲにおける基板１Ｓの内部に多光子吸収による改質領域（光学的損傷部または破砕層）ＰＬを形成する。この改質領域ＰＬは、ウエハ１Ｗの内部が多光子吸収によって加熱され溶融されたことで形成されており、後のチップ分割工程時のウエハ１Ｗの切断起点領域となる。この溶融処理領域は、一旦溶融した後に再固化した領域や、まさに溶融状態の領域や、溶融状態から再固化する状態の領域であり、相変化した領域や結晶構造が変化した領域ということもできる。また、溶融処理領域とは単結晶構造、非晶質構造、多結晶構造において、ある構造が別の構造に変化した領域ということもできる。例えば基板１Ｓ部分では、単結晶構造から非晶質構造に変化した領域、単結晶構造から多結晶構造に変化した領域、単結晶構造から非晶質構造および多結晶構造を含む構造に変化した領域を意味する。
レーザ光ＬＢ１は、切断領域ＣＲに沿って連続的に照射しても良いし、断続的に照射しても良い。レーザ光ＬＢ１を連続的に照射した場合、改質領域ＰＬは切断線ＣＬに沿って直線状に形成される。レーザ光ＬＢ１を断続的に照射した場合、改質領域ＰＬは破線状（ドット状）に形成される。上記低誘電率膜は熱伝導率が低く熱がこもり易いためレーザ光ＬＢ１の照射時の熱により変色することがあるが、レーザ光ＬＢ１を断続的に照射した場合、レーザ光ＬＢ１の照射面積を小さくでき、レーザ光ＬＢ１の照射による熱の発生を極力抑えることができるので、熱による低誘電率膜の変色を抑制または防止できる。
なお、ウエハ１Ｗの裏面は、レーザ光ＬＢ１の入射面となっているので、レーザ光ＬＢ１の散乱を低減または防止するために平坦かつ滑面であることが好ましい。また、改質領域ＰＬの形成において、ウエハ１Ｗの裏面ではレーザ光ＬＢ１がほとんど吸収されていないので、ウエハ１Ｗの裏面が溶融することはない。また、特に限定されるものではないが、レーザ光ＬＢ１の照射条件は、例えば以下の通りである。すなわち、レーザ光ＬＢ１の種類は、例えばＬＤ励起固体パルスレーザ、光源は、例えば波長が１０６４ｎｍのＹＡＧレーザ、周波数は、例えば４００ｋＨｚ、レーザパワーは、例えば１Ｗ以下、レーザスポット径は、例えば１〜２μｍ、レーザ光ＬＢ１の移動速度は、例えば３００ｍｍ／ｓ程度である。
次に、図１１〜図１３はチップ分割工程１０２Ｂの接着層形成工程１０２Ｂ２時におけるウエハ１Ｗの様子を示している。なお、図１１はウエハ１Ｗの断面図を、図１２および図１３の左側はウエハ１Ｗの断面図を、右側はウエハ１Ｗの裏面の全体平面図をそれぞれ示している。
まず、上記レーザダイシング装置から取り出したウエハ１Ｗをその主面に支持基板４を貼り付けたままの状態で回転塗布装置（スピン・コーター）に搬送し、そのウエハ１Ｗの裏面を上に向けた状態で回転支持台に載置し真空吸着することで固定する。続いて、図１１に示すように、回転塗布装置のノズル７から液状（ペースト状）の接着材８をウエハ１Ｗの裏面上の中央に滴下する。この接着材８のベース材は、例えば熱可塑性樹脂により形成されている。熱可塑性樹脂の具体例としては、例えばポリイミド樹脂がある。また、接着材８のベース材として、例えば熱硬化性樹脂を用いても良い。熱硬化性樹脂の具体例としては、例えばエポキシ樹脂、ポリイミド樹脂またはシリコーン樹脂等がある。その後、図１２に示すように、ウエハ１Ｗを高速回転させることでウエハ１Ｗの裏面全面に薄い接着材８の被膜を形成する（回転塗布法）。その後、ウエハ１Ｗをその主面に支持基板４を貼り付けたままの状態でヒートステージ上に搬送し、例えば１００〜２００℃、３０分程度の条件で乾燥処理を施して接着材８を固化する。接着材８のベース材料が熱硬化性樹脂の場合は、熱処理を施すことにより熱硬化性樹脂をある程度硬化させるが完全に硬化させず接着性を有する状態にとどめておく。このようにして、図１３に示すように、ウエハ１Ｗの裏面全面に固体状の薄い接着層８ａを形成する。この接着材８を固化することで得られた接着層８ａは、この後の工程でウエハ１Ｗから得られたチップ１Ｃを他のチップ上に固定するためのものであり、その厚さが均一になるようにウエハ１Ｗの裏面全面に形成されている。接着層８ａの厚さは、例えば１０μｍよりも薄く、例えば５μｍ程度あるいはそれ以下である。また、上記のように接着材８のみ回転塗布した後、固化することで接着層８ａを形成するため、ＤＡＦのようにフィルム基板を必要としない分、接着層８ａの厚さをＤＡＦよりも薄く形成することが可能である。
本実施の形態１では、回転塗布装置のノズル７から液状（ペースト状）の接着材８をウエハ１Ｗの裏面上の中央に滴下した後、ウエハ１Ｗを高速回転させることでウエハ１Ｗの裏面全面に薄い接着材８の被膜を形成する方法を説明したが、接着剤８の粘度が高いものを使用する場合には、予めウエハ１Ｗを高速回転した状態で液状（ペースト状）の接着材８をウエハ１Ｗの裏面上の中央に滴下し、その後回転数を変えてウエハ１Ｗの裏面全面に薄い接着材８の被膜を形成することが好ましい。
本実施の形態１では、上記のように回転塗布法を用いて接着層８ａを形成することにより、接着層８ａの厚さを上記のように薄くすることができる。また、樹脂コーティング方式により接着層８ａを形成するので、ウエハ１Ｗの裏面内での接着層８ａの厚さの均一性を向上させることができる。また、ウエハ１Ｗの主面に支持基板４を貼り付けることによりウエハ１Ｗの平坦度が高い状態で接着剤８を回転塗布できるので、ウエハ１Ｗの裏面内での接着層８ａの厚さの均一性を向上させることができる。上記ＷＳＳを用いない場合、ウエハ１Ｗの主面にテープ材のみを貼り付ける場合あるいは上記テープＷＳＳを用いる場合は、ウエハ１Ｗの主面全面を上記回転支持台側に真空吸引した状態で接着材８を回転塗布することが好ましい。このようにウエハ１Ｗの主面全面を真空吸引することにより、極薄で大径のウエハ１Ｗの反りや撓みを低減または防止することができ、ウエハ１Ｗの平坦性を向上させることができるので、ウエハ１Ｗの裏面内における接着層８ａの厚さの均一性を向上させることができる。
また、ＤＡＦを用いた場合、ウエハ１Ｗのサイズや厚さ等により仕様が異なるが、本実施の形態１のような樹脂コーティング方式の場合は、樹脂材料は１種類で良く、特にウエハ１Ｗのサイズや厚さによらない。また、ＤＡＦに求められるような成型技術や加工技術が不要なので、コストを低減できる。また、ウエハ１ＷにＤＡＦを接着する場合、ウエハ１ＷとＤＡＦとの間の皺やボイドを無くし密着性を上げるために、ウエハ１Ｗへの加圧が必要であるが、５０μｍ以下の薄いウエハ１Ｗでは、加圧によるウエハ１Ｗへの損傷が益々懸念される。これに対して、本実施の形態１では、接着層８ａの形成において、ウエハ１Ｗへの加圧が不要であり、ウエハ１Ｗの損傷劣化を低減または防止することができる。したがって、半導体装置の歩留まりおよび信頼性を向上させることができる。
次に、図１４はチップ分割工程１０２Ｂのウエハマウント工程１０２Ｂ３後におけるウエハ１Ｗの断面図を示している。
この工程では、図１４に示すように、ウエハ１Ｗの主面に支持基板４を貼り付けたままの状態でウエハ１Ｗの裏面（接着層８ａの形成面）を治具１０のテープ１０に貼り付ける。治具１０のテープ１０ａのテープベースは、例えば柔軟性を持つプラスチック材料からなり、その主面には接着層が形成されている。ウエハ１Ｗはテープ１０ａの接着層によりしっかりと固定されている。このテープ１０ａとして、例えばＵＶテープを使用することも好ましい。ＵＶテープは、接着層の材料として紫外線（ＵＶ）硬化性樹脂が使用された粘着テープであり、強力な粘着力を持ちつつ、紫外線を照射すると接着層の粘着力が急激に弱くなる性質を有している。テープ１０ａの主面外周にはリング１０ｂがテープ１０ａの接着層により貼り付けられている。このリング１０ｂは、テープ１０ａの補強部材である。この補強の観点からリング１０ｂは、例えばステンレス等のような金属により形成することが好ましいが、金属と同程度の硬度を持つように厚さを設定したプラスチック材料により形成しても良い。
次に、図１５〜図１８はチップ分割工程１０２ＢのＷＳＳ剥離工程１０２Ｂ４時におけるウエハ１Ｗの様子を示している。なお、図１５および図１６はウエハ１Ｗの断面図を、図１７はウエハ１Ｗの主面の全体平面図を、図１８は図１７のＸ２−Ｘ２線の断面図をそれぞれ示している。
この工程では、まず、図１５に示すように、レーザ発生部１１から放射されたレーザ光ＬＢ２を、ウエハ１Ｗの主面上の接着層３に焦点を合わせた状態で透明な支持基板４を介してウエハ１Ｗの主面の端から端まで走査し照射する。このレーザ光ＬＢ２の条件は、例えば波長１０６４ｎｍの赤外線レーザ、出力：２０Ｗ、照射速度：２０００ｍｍ／ｓ、スポット径：ｆ２００μｍ程度である。これにより、図１６に示すように、支持基板４をウエハ１Ｗの主面から剥離する。
接着層３を、例えば紫外線硬化樹脂（ＵＶレジン）により形成しても良い。ＵＶレジンは、強力な粘着力を持ちつつ、紫外線を照射すると硬化が促進され粘着力が急激に弱くなる性質を有している。ＵＶレジンを使用した場合、上記レーザ光ＬＢ２は、赤外線レーザに代えて紫外線レーザを使用する。これにより、接着層３の粘着力を弱めることができるので、支持基板４を容易に剥離することができる。続いて、図１７および図１８に示すように、ウエハ１Ｗの主面上の接着層３を除去する。
次に、図１９および図２０は分割工程１０２Ｂ５時におけるウエハ１Ｗの断面図およびウエハ１Ｗの裏面の全体平面図を示している。なお、図２０は平面図であるが、図面を見易くするため接着層８ａの形成領域にハッチングを付した。
この工程では、図１９に示すように、ウエハ１Ｗを載せた治具１０を載置台１２に載せた後、治具１０のリング１０ｂを固定した状態で載置台１２をウエハ１Ｗの主面に垂直な方向（矢印Ａで示す方向）に押し上げる。すると、テープ１０ａがウエハ１Ｗの直径方向（矢印Ｂで示す方向）に引き延ばされる結果、そのテープ１０ａが延びる力により、ウエハ１Ｗの改質領域ＰＬを分割起点としてウエハ１Ｗの厚さ方向に沿って亀裂が入る。これにより、ウエハ１Ｗを個々のチップ（第２チップ）１Ｃに分割する（ステルスダイシング）。また、同時にチップ１Ｃの分割により個々のチップ１Ｃ間において接着層８ａも割れる。チップ１Ｃの裏面の接着層としてＤＡＦ材を用いた場合、ステルスダイシングによるチップ１Ｃの切断において、チップ１Ｃの裏面のＤＡＦ材の外周部が切断されずに延びてしまう等、チップ１Ｃの裏面のＤＡＦ材を上手く切断できない場合がある。これに対して、本実施の形態１では、上記のように接着層８ａの厚さがＤＡＦ材に比べて極めて薄いので、ステルスダイシングによるチップ１Ｃの分割時に接着層８ａを上手く綺麗に切断することができる。したがって、ステルスダイシングを採用できるので、チップ１Ｃの薄型化に対応でき、半導体装置を薄型化することができる。また、チップ１Ｃの外観不良を低減できるので、半導体装置の歩留まりを向上させることができる。
また、ダイシングブレードによりウエハ１Ｗを切断するブレードダイシング方式の場合、ウエハ１Ｗが薄くなってくると切断時にチッピングが生じ易くなりチップの抗折強度が低下するので、チップ１Ｃの品質を確保する観点から低速（例えば毎秒６０ｍｍ程度またはウエハ１Ｗの厚さに応じてそれ以下）で処理せざるを得なくなってくる。これに対して、本実施の形態１の場合、ウエハ１Ｗの表面に損傷を与えず内部のみを割断するため、チップ１Ｃの表面に存在するチッピングを極少に抑えることができる。このため、チップ１Ｃの抗折強度を向上させることができる。また、例えば毎秒３００ｍｍという高速な切断処理ができるので、スループットを向上させることができる。
また、上記のようにウエハ１Ｗの主面の切断領域ＣＲには、ウエハ１Ｗの主面側からレーザ光を照射するとテスト用のパッド１ＬＢｔが邪魔になりその部分の加工（改質層の形成）が上手くできない場合がある。これに対して、本実施の形態１では、テスト用のパッド１ＬＢｔ等のようなメタルの存在しないウエハ１Ｗの裏面側からレーザ光ＬＢを照射するので、上記のような不具合を生じることなく良好に改質領域ＰＬを形成でき、ウエハ１Ｗを良好に切断することができる。
次に、図２１は組立工程１０２Ｃのピックアップ工程１０２Ｃ１時におけるウエハ１Ｗの断面図を示している。この工程では、複数のチップ１Ｃを保持した治具１０をピックアップ装置に搬送し載置台１５上に載せる。続いて、治具１０のテープ１０ａの裏面を真空吸引した状態で、押上ピンによりテープ１０ａの裏面からチップ１Ｃを押し上げる。この時、テープ１０ａとして上記ＵＶテープを使用した場合にはテープ１０ａの接着層に紫外線を照射することにより接着層を硬化させ接着力を弱める。この状態でチップ１Ｃをピックアップ装置のコレットにより真空吸引して引き上げる。
次に、図２２は組立工程１０２Ｃのダイボンディング工程１０２Ｃ２時におけるチップ１Ｃおよび配線基板１７の斜視図、図２３は図２２の工程時のチップ１Ｃおよび配線基板１７の断面図を示している。この工程では、上記のようにしてピックアップしたチップ１Ｃを、図２２および図２３に示すように、配線基板１７の主面上に実装されている他のチップ（第１チップ）１８Ｃの主面上に移送する。続いて、チップ１Ｃの裏面の接着層８ａとチップ１８Ｃの主面とを対向させた状態でチップ１Ｃを下降しチップ１８Ｃの主面上に載せる。その後、接着層８ａのベース材が熱可塑性樹脂の場合は、接着層８ａを加熱して軟化させ接着性を持たせた状態で、チップ１Ｃの裏面の接着層８ａをチップ１８Ｃの主面に軽く押し付けることにより、チップ１８Ｃの主面上にチップ１Ｃを固着する。この時の加熱温度は、特に限定されないが４００℃程度である。一方、接着層８ａのベース材が熱硬化性樹脂の場合は、接着層８ａに熱を加えて完全に硬化させて、チップ１８Ｃの主面上にチップ１Ｃを固着する。このようにしてチップ１８Ｃ上にチップ１Ｃを積み重ねる。
このように本実施の形態１では、チップ１Ｃの薄型化のみならず、チップ１Ｃの裏面の接着層８ａの厚さを薄くすることができるので、チップ１Ｃ，１８Ｃの積層高さを低くすることができる。したがって、チップ１Ｃ，１８Ｃを積層した構成を有する半導体装置を薄型化することができる。また、接着層８ａが薄いので水分の吸収量も低減でき、ボイドの発生も低減できるので、半導体装置の信頼性を向上させることもできる。また、接着層８ａは固体状とされているので、チップ１Ｃの実装時にチップ１Ｃの外周にはみ出してしまうこともなく、接着層８ａが下側のチップ１８Ｃのパッドを覆ってしまうような問題も生じない。また、チップ１Ｃが薄くても、チップ１Ｃの裏面の接着層８ａがチップ１Ｃの側面を通じて主面にまき上がってしまうようなこともない。さらに、接着層８ａの厚さ精度が高い上、上層のチップ１Ｃが傾いてしまうこともない。なお、ピックアップしたチップ１Ｃを搬送トレイに収容して他の製造工場（例えばアセンブリファブ）に搬送出荷し、この工程後の組立を依頼しても良い（図１の工程１０３Ａ）。
ここで、配線基板１７およびチップ１８Ｃの構成と実装方法の一例を説明する。配線基板１７は、例えば多層配線構成を有するプリント配線基板からなり、厚さ方向に沿って互いに反対側になる主面および裏面を有している。配線基板１７の主面にはチップ１８Ｃが実装されている。また、配線基板１７の主面には、チップ１８Ｃの外周を取り囲むように複数の電極１７ａが配置されている。また、配線基板１７の裏面には、複数の電極１７ｂが配置されている。配線基板１７の主面の電極１７ａと裏面の電極１７ｂとは配線基板１７の内層の配線を通じて電気的に接続されている。配線基板１７の電極１７ａ，１７ｂおよび配線は、例えば銅からなる。電極１７ａ，１７ｂの露出表面にはニッケル（Ｎｉ）下地の金（Ａｕ）メッキが施されている。
チップ１８Ｃの構成は、上記チップ１Ｃとほぼ同じである。チップ１８Ｃの基板１８Ｓは、例えばシリコン（Ｓｉ）単結晶からなり、その主面には素子および配線層１８Ｌが形成されている。配線層１８Ｌの構成は、上記チップ１Ｃの配線層１Ｌと同じであり、最上層には、パッド１８ＬＢが配置されている。チップ１８Ｃは、その主面を上に向け、かつ、その裏面が接着層２０ａにより配線基板１７の主面に固着された状態で配線基板１７の主面上に実装されている。接着層２０ａは、例えばポリイミド樹脂のような熱可塑性樹脂により形成されている。接着層２０ａの厚さは、上記チップ１Ｃの裏面の接着層８ａよりも厚く、例えば１０μｍ以上である。その理由は、配線基板１７の主面上に形成された配線や電極による大きな凹凸を接着層２０ａにより吸収させるためである。もし１段目の半導体チップ１８Ｃを、樹脂コーティング方式により形成した接着層８ａを介して実装した場合、接着層８ａの厚さは５μｍ程度と薄いため、配線基板１７の主面上に形成された凹凸を接着層８ａで吸収することができない。すなわち、配線基板１７の主面と接着層８ａとの間に隙間が生じ、後の封止体形成工程において封止樹脂が未充填となるボイド不良の問題が生じる可能性がある。これに対して、チップ１Ｃの裏面の凹凸は、例えば１〜２μｍ（ＭＡＸ）程度であり、チップ１Ｃが積層されるチップ１８Ｃの主面の凹凸は、例えば１〜２μｍ（ＭＡＸ）程度であり、配線基板１７の主面ほどの凹凸が無いので、チップ１Ｃの裏面の接着層８ａは薄くしても問題がない。
このようなチップ１８Ｃの実装方法は、例えば次のとおりである。まず、配線基板１７を用意し、その主面のチップ実装領域にペースト状の接着材を塗布する。このペースト状の接着材は、例えばポリイミド樹脂等のような熱可塑性樹脂により形成されている。続いて、そのペースト状の接着材にチップ１８Ｃの裏面を押し付けてチップ１８Ｃを配線基板１７の主面上に載せた後、ペースト状の接着材を乾燥させて固体状の接着層２０ａを形成する。これにより、チップ１８Ｃを配線基板１７に固着する。
また、図５８に示すように、接着層２０ａの材料としてＤＡＦ（Die Attach Film）を使用しても良い。すなわち、１段目の半導体チップ１８Ｃは、ＤＡＦ（接着層２０ａ）を介して配線基板１７の主面に実装し、１断面の半導体チップの主面上に実装する２段目以降の半導体チップは、樹脂コーティング方式により形成した接着層８ａを介して実装してもよい。これにより、１段目の半導体チップ１８Ｃに使用するＤＡＦ（接着層２０ａ）は固体状とされているため、半導体チップ１８Ｃの実装時に半導体チップ１８Ｃの外周にはみ出してしまうことがない。すなわち、配線基板の主面上に配置された電極１７ａに向かって接着材（接着層２０ａ）がはみ出すことがないため、半導体チップ１８Ｃと電極１７ａの間の距離を短くできるため、ペースト状の接着材を使用する場合に比べて半導体装置の小型化が実現できる。
次に、図２４は組立工程１０２Ｃのワイヤボンディング工程１０２Ｃ３後の半導体装置の断面図、図２５は組立工程１０２Ｃの封止工程１０２Ｃ４後における半導体装置の断面図を示している。
まず、ワイヤボンディング工程１０２Ｃ３では、図２４に示すように、上層のチップ１Ｃのパッド１ＬＢと下層のチップ１８Ｃのパッド１８ＬＢとをボンディングワイヤ（以下、ワイヤという）２１により接続するとともに、下層のチップ１８Ｃのパッド１８ＬＢと配線基板１７の電極１７ａとをワイヤ２１により接続する。上層のチップ１Ｃのパッド１ＬＢと配線基板１７の電極１７ａとをワイヤ２１により接続しても良い。ワイヤ２１は、例えば金（Ａｕ）により形成されている。続いて、封止工程１０２Ｃ４では、図２５に示すように、チップ１Ｃ，１８Ｃおよびワイヤ２１等を、例えばトランスファモールド法を用いてエポキシ系樹脂等からなる封止体２２により封止する。更に、電極１７ｂ上に外部端子としてはんだボール２３を形成する。はんだボール２３は、例えば鉛（Ｐｂ）−錫（Ｓｎ）の鉛半田材、または、例えば錫（Ｓｎ）−銀（Ａｇ）−銅（Ｃｕ）系の鉛フリー半田材から成る。以上のようにして半導体装置を製造する。
（実施の形態２）
本実施の形態２では、前記実施の形態１と同様に、図１の前工程１００からレーザ照射工程１０２Ｂ１を経た後、チップ分割工程１０２Ｂの接着層形成工程１０２Ｂ２において、ウエハの裏面に印刷法により接着層を形成する。
図２６は上記接着層形成工程１０２Ｂ２時のウエハ１Ｗの断面図、図２７は上記接着層形成工程１０２Ｂ２時に用いるマスク２５Ａの平面図を示している。なお、図２７は平面図であるが、図面を見易くするためマスク２５Ａにハッチングを付した。
まず、図２６に示すように、ウエハ１Ｗの裏面上に、マスク２５Ａを位置合わせした状態で被せた後、このマスク２５Ａの上から液状（ペースト状）の接着材８をスキージ２６によりウエハ１Ｗの裏面に沿って引き延ばす。マスク２５Ａにおいて、ウエハ１Ｗの個々のチップ１Ｃの対応位置には、図２６および図２７に示すように、個々のチップ１Ｃとほぼ同じ平面寸法の開口部２５Ａ１が形成されており、その各々の開口部２５Ａ１から各々のチップ１Ｃの裏面が露出されている。また、マスク２５Ａにおいて、ウエハ１Ｗの個々のチップ１Ｃの隣接間の切断領域ＣＲ（改質領域ＰＬの形成領域）の対応位置には、マスクパターン２５Ａ２が形成されており、これによりチップ１Ｃの隣接間の切断領域ＣＲに対応する部分が覆われている。
次に、図２８は液状の接着材８をスキージ２６により引き延ばしマスク２５Ａを介してウエハ１Ｗの裏面に選択的に塗布している様子を示すウエハ１Ｗの断面図、図２９は図２８のウエハ１Ｗの裏面側の平面図を示している。なお、図２９は平面図であるが、図面を見易くするため接着材８の塗布領域にハッチングを付した。また、図２９では図面を見易くするためにウエハ１Ｗを透かして見せている。
図２８および図２９に示すように、ウエハ１Ｗの裏面に沿って接着材８を引き延ばしながらスキージ２６を移動させると、液状の接着材８がマスク２５Ａの開口部２５Ａ１内に入り込む。これにより、接着材８は、チップ１Ｃの裏面に付着するが、切断領域ＣＲには付着しないようになっている。このようにしてスキージ２６をウエハ１Ｗの端から端まで移動させる。
次に、図３０はマスク２５Ａを外した状態を示すウエハ１Ｗの断面図、図３１は図３０のウエハ１Ｗの裏面の平面図を示している。なお、図３１は平面図であるが、図面を見易くするため接着材８（接着層８ｂ）の塗布領域にハッチングを付した。
ウエハ１Ｗの裏面に接着材８を塗布した後、マスク２５Ａを取り外し、前記実施の形態１と同様に、接着材８を乾燥させることにより、ウエハ１Ｗの裏面の各チップ１Ｃの領域に選択的に固体状の接着層８ｂを形成する。切断領域ＣＲには接着層８ｂが形成されていない。
次に、図３２はチップ分割工程１０２Ｂのウエハマウント工程１０２Ｂ３時におけるウエハ１Ｗの断面図、図３３はＷＳＳ剥離工程１０２Ｂ４後におけるウエハ１Ｗの断面図を示している。
この工程では、図３２に示すように、前記実施の形態１と同様に、ウエハ１Ｗの裏面（接着層８ｂの形成面）を治具１０のテープ１０に貼り付けた後、図３３に示すように、前記実施の形態１と同様に、支持基板４を剥離し、続いて接着層３を除去する。
次に、図３４および図３５は分割工程１０２Ｂ５時におけるウエハ１Ｗの断面図およびウエハ１Ｗの裏面の全体平面図を示している。なお、図３５は平面図であるが、図面を見易くするため接着層８ｂの形成領域にハッチングを付した。
この工程では、図３４および図３５に示すように、前記実施の形態１と同様にして、ウエハ１Ｗの改質領域ＰＬを分割起点として、ウエハ１Ｗを個々のチップ（第２チップ）１Ｃに分割する（ステルスダイシング）。この時、本実施の形態２では、分割工程１０２Ｂ５の前に接着層８ｂが既に個々のチップ１Ｃ毎に分割されており、接着層８ｂが切断領域ＣＲに形成されていないので、チップ１Ｃ間の接着層８ｂを綺麗に分離できる。すなわち、チップ１Ｃの裏面の接着層８ｂの外周部に不具合を生じることなく、チップ１Ｃをステルスダイシングにより綺麗に分割することができる。したがって、ステルスダイシングを採用できるので、半導体装置を薄型化することができる。また、チップ１Ｃの外観不良を低減できるので、半導体装置の歩留まりを向上させることができる。これ以外は前記実施の形態１と同様の効果を得ることができる。
これ以降の組立工程１０２Ｃは前記実施の形態１と同じなので説明を省略する。
（実施の形態３）
前記実施の形態１，２では、チップ分割工程において、改質領域ＬＢを形成するためのレーザ照射工程後に、ウエハ１Ｗの裏面に接着層を形成する場合について説明した。本実施の形態３では、チップ分割工程において、ウエハ１Ｗの裏面に接着層を形成した後、、改質領域ＬＢを形成するためのレーザ照射工程を行う場合について説明する。
図３６は本実施の形態３の半導体装置のフロー図を示している。本実施の形態３では、前記実施の形態１と同様に、図３６の前工程２００、テスト工程２０１を経た後、後工程２０２の裏面加工工程２０２ＡのＷＳＳの装着工程２０２Ａ１、裏面研削工程２０２Ａ２および裏面研磨工程２０２Ａ３を順に行う。
続いて、本実施の形態３では、チップ分割工程２０２Ｂにおいて、改質領域ＰＬを形成するためのレーザ照射工程を行う前に、接着層形成工程２０２Ｂ１を行う。図３７〜図３９はチップ分割工程２０２Ｂの接着層形成工程２０２Ｂ１時におけるウエハ１Ｗの様子を示している。なお、図３７はウエハ１Ｗの断面図を、図３８および図３９の左側はウエハ１Ｗの断面図を、右側はウエハ１Ｗの裏面の全体平面図をそれぞれ示している。また、図３８および図３９の右側は平面図であるが、図面を見易くするために接着材８（接着層８ａ）にハッチグを付した。
ここでは、図３７に示すように、前記実施の形態１と同様に、回転塗布装置のノズル７から液状（ペースト状）の接着材８をウエハ１Ｗの裏面上の中央に滴下した後、図３８に示すように、ウエハ１Ｗを高速回転させることでウエハ１Ｗの裏面全面に薄い接着材８の被膜を形成する（回転塗布法）。その後、前記実施の形態１と同様に、ウエハ１Ｗの裏面の接着材８に対して乾燥処理を施して接着材８を固化して、図３９に示すように、ウエハ１Ｗの裏面全面に固体状の薄い接着層８ａを形成する。これにより、前記実施の形態１と同様にウエハ１Ｗの裏面に薄い接着層８ａを厚さが均一になるように形成することができる。
次に、図４０は図３６のウエハマウント工程２０２Ｂ２時におけるウエハ１Ｗの断面図、図４１は図３６のレーザ照射工程２０２Ｂ３時におけるウエハ１Ｗの断面図、図４２は図３６のＷＳＳ剥離工程２０２Ｂ４時におけるウエハ１Ｗの断面図をそれぞれ示している。
まず、図４０に示すように、前記実施の形態１と同様に、ウエハ１Ｗの裏面（接着層８ａの形成面）を治具１０のテープ１０ａに貼り付け、ウエハ１Ｗを治具１０に載せる。続いて、ウエハ１Ｗを治具１０に載せたままの状態でレーザダイシング装置に搬送し、そのウエハ１Ｗの主面（すなわち、支持基板４の上面）を上に向けた状態で吸着ステージに載置する。続いて、ＩＲカメラを用いてウエハ１Ｗの主面上方からウエハ１Ｗの主面のパターン（チップ１Ｃや切断領域ＣＲのパターンの他、切断領域ＣＲに配置されているパッド１ＬＢｔやアライメントターゲットＡｍ、チップ１Ｃ内に配置されているパッド１ＬＢ等）を認識した後、それにより得られたパターン情報に基づいて切断線ＣＬの位置合わせ（位置補正）を実施する。
その後、図４１に示すように、ウエハ１Ｗの主面上方に設置されたレーザ発生部５から放射されたレーザ光ＬＢ１を、透明な支持基板４を介してウエハ１Ｗの主面側からウエハ１Ｗの基板１Ｓの内部に集光点を合わせた状態で照射するとともに、上記パターン情報に基づいて位置合わせされた切断線ＣＬに沿って移動させる。これにより、ウエハ１Ｗの切断領域ＣＲにおける基板１Ｓの内部に上記改質領域ＰＬを形成する。レーザ光ＬＢ１の走査の仕方や照射条件は前記実施の形態１で説明したのと同じである。
その後、図４２に示すように、レーザ発生部１１から放射されたレーザ光ＬＢ２を、透明な支持基板４を介してウエハ１Ｗの主面の端から端まで走査し、ウエハ１Ｗの主面上の接着層３に照射する。これにより、接着層３の接着力を低減させて、前記実施の形態１と同様に、支持基板４をウエハ１Ｗから剥離する。その後、前記実施の形態１と同様に、ウエハ１Ｗの主面上の接着層３を除去する。
これ以降の分割工程２０２Ｂ５、組立工程２０２Ｃ（ピックアップ工程２０２Ｃ１、ダイボンディング工程２０２Ｃ２、ワイヤボンディング工程２０２Ｃ３、封止工程２０２Ｃ４）および搬送出荷工程２０３Ａは前記実施の形態１で説明した各工程と同じなので説明を省略する。
（実施の形態４）
本実施の形態４では、前記実施の形態３と同様に、図３６の前工程２００から裏面研磨工程２０２Ａ３を経た後、チップ分割工程２０２Ｂの接着層形成工程２０２Ｂ１において、ウエハ１Ｗの裏面に印刷法により接着層を形成する。
図４３は上記接着層形成工程２０２Ｂ１時のウエハ１Ｗの断面図、図４４は液状の接着材８をスキージ２６により引き延ばしマスク２５Ａを介してウエハ１Ｗの裏面に選択的に塗布している様子を示すウエハ１Ｗの断面図、図４５はマスク２５Ａを外した状態を示すウエハ１Ｗの断面図をそれぞれ示している。
まず、図４３に示すように、前記実施の形態２と同様に、ウエハ１Ｗの裏面上に、マスク２５Ａを位置合わせした状態で被せた後、このマスク２５Ａの上から液状（ペースト状）の接着材８をスキージ２６によりウエハ１Ｗの裏面に沿って引き延ばす。すると、図４４に示すように、前記実施の形態２と同様に、液状の接着材８がマスク２５Ａの開口部２５Ａ２内に入り込みウエハ１Ｗの裏面に付着する。このようにしてウエハ１Ｗの裏面に選択的に接着材８を塗布した後、図４５に示すように、前記実施の形態２と同様に、マスク２５Ａを取り外す。その後、前記実施の形態１，２と同様に、接着材８を乾燥させることにより、ウエハ１Ｗの裏面のチップ１Ｃの領域に選択的に固体状の接着層８ｂを形成する。切断領域ＣＲには接着層８ｂが形成されていない。
次に、図４６はチップ分割工程２０２Ｂのウエハマウント工程２０２Ｂ２時におけるウエハ１Ｗの断面図、図４７は図３６のレーザ照射工程２０２Ｂ３時におけるウエハ１Ｗの断面図をそれぞれ示している。
まず、図４６に示すように、前記実施の形態１〜３と同様に、ウエハ１Ｗの裏面（接着層８ｂの形成面）を治具１０のテープ１０に貼り付けた後、前記実施の形態３と同様に、ＩＲカメラを用いてウエハ１Ｗの主面上方からウエハ１Ｗの主面の上記パターンを認識する。そして、それにより得られたパターン情報に基づいて切断線ＣＬの位置合わせ（位置補正）を実施する。続いて、図４７に示すように、前記実施の形態３と同様に、ウエハ１Ｗの主面上方に設置されたレーザ発生部５から放射されたレーザ光ＬＢ１を、透明な支持基板４を介してウエハ１Ｗの主面側からウエハ１Ｗの基板１Ｓの内部に集光点を合わせた状態で照射するとともに、上記パターン情報に基づいて位置合わせされた切断線ＣＬに沿って移動させる。これにより、ウエハ１Ｗの切断領域ＣＲにおける基板１Ｓの内部に上記改質領域ＰＬを形成する。
その後、前記実施の形態３と同様に、ウエハ１Ｗの主面から支持基板４を剥離した後、ウエハ１Ｗの主面上の接着層３を除去し、前記実施の形態１〜３と同様にしてウエハ１Ｗを個々のチップ１Ｃに分割する。これ以降の工程は前記実施の形態３と同じなので説明を省略する。
（実施の形態５）
本実施の形態５では、ウエハの裏面に印刷法により接着層を形成する場合の変形例について説明する。
図４８は本実施の形態５の接着層形成工程時に使用するマスク２５Ｂの平面図を示している。なお、図４８は平面図であるが、図面を見易くするためハッチングを付した。
本実施の形態５では、マスク２５Ｂの転写領域Ｄのマスクパターンが目の細かい網目状のパターンとされている。すなわち、マスク２５Ｂの転写領域Ｄには、チップ１Ｃの平面寸法よりも小さな複数の開口部が転写領域Ｄの面内に上下左右方向に隣接した状態で配置されている。
次に、図４９は上記接着層形成工程１０２Ｂ２時のウエハ１Ｗの断面図、図５０はマスク２５Ｂを外した状態を示すウエハ１Ｗの断面図、図５１は図５０のウエハ１Ｗの裏面の要部拡大平面図をそれぞれ示している。なお、図５１は平面図であるが、図面を見易くするために接着層８ｂにハッチングを付した。
まず、図４９に示すように、図４８で示したマスク２５Ｂを、前記実施の形態２と同様に、ウエハ１Ｗの裏面上に位置合わせした状態で被せた後、マスク２５Ｂの上から液状（ペースト状）の接着材８をスキージ２６によりウエハ１Ｗの裏面に沿って引き延ばし、マスク２５Ｂの開口部２５Ｂ１を通じてウエハ１Ｗの裏面に選択的に塗布する。この時、ウエハ１Ｗの裏面においてマスク２５Ｂのマスクパターン２５Ｂ２に対応する位置には接着材８は塗布されない。
このようにしてウエハ１Ｗの裏面に選択的に接着材８を塗布した後、図５０に示すように、前記実施の形態２と同様に、マスク２５Ｂを取り外す。その後、前記実施の形態１，２と同様に、接着材８を乾燥させることにより、ウエハ１Ｗの裏面に固体状の複数の微細な接着層８ｃを選択的に形成する。ここで、図５１に示すように、接着層８ｃの平面積は、チップ１Ｃの平面積よりも極端に小さい。このため、仮に接着層８ｃの位置が予定していた位置よりも上下左右に若干ずれたとしてもチップ１Ｃの領域内に配置される接着層８ｃの総面積には大きな違いは生じないので、チップ１Ｃの裏面の接着層８ｃの総接着力も大きく落ちてしまうこともない。また、仮に接着層８ｃの位置が予定していた位置よりも上下左右に若干ずれてウエハ１Ｗの切断領域ＣＲに接着層８ｃが配置されてしまったとしも個々の接着層８ｃは微細で孤立しており互いに分離しているので、ウエハ１Ｗの切断の妨げにならない。したがって、接着層８ｃを形成するためのマスク２５Ｂとウエハ１Ｗとの平面位置合わせ精度を緩和することができる。
次に、図５２はチップ分割工程１０２Ｂのウエハマウント工程１０２Ｂ３時におけるウエハ１Ｗの断面図、図５３はＷＳＳ剥離工程１０２Ｂ４後におけるウエハ１Ｗの断面図、図５４は分割工程１０２Ｂ５時におけるウエハ１Ｗの断面図を示している。
この工程では、図５２に示すように、前記実施の形態１〜４と同様に、ウエハ１Ｗの裏面（接着層８ｃの形成面）を治具１０のテープ１０ａに貼り付けた後、図５３に示すように、前記実施の形態１〜４と同様に、支持基板４を剥離し、続いて接着層３を除去する。その後、図５４に示すように、前記実施の形態１〜４と同様に、ウエハ１Ｗの改質領域ＰＬを分割起点として、ウエハ１Ｗを個々のチップ１Ｃに分割する（ステルスダイシング）。この時、本実施の形態５では、接着層８ｃはチップ１Ｃよりも小さく互いに分離しているので、チップ１Ｃを切断するときに接着層８ｃも綺麗に分離することができる。したがって、ステルスダイシングを採用できるので、半導体装置を薄型化することができる。また、チップ１Ｃの外観不良を低減できるので、半導体装置の歩留まりを向上させることができる。これ以外は前記実施の形態１，２と同様の効果を得ることができる。
これ以降の組立工程１０２Ｃは前記実施の形態１，２と同じなので説明を省略する。なお、本実施の形態５では、図１のフローで説明したが、本実施の形態５で説明した方法は図３６のフローにも適用できる。
（実施の形態６）
図５５は本実施の形態６の半導体装置の断面図を示している。本実施の形態６では、下層のチップ１８Ｃが、その主面（デバイス形成面）を配線基板１７の主面に向けた状態で、バンプ電極３０を介して配線基板１７の主面上に実装されている。チップ１８Ｃの集積回路は、バンプ電極３０を通じて配線基板１７の主面上の電極に電気的に接続され、さらに配線基板１７の配線に電気的に接続されている。バンプ電極３０は、例えば鉛（Ｐｂ）−錫（Ｓｎ）半田により形成されている。チップ１８Ｃと配線基板１７との対向面間にはアンダーフィル３１が充填されている。
チップ１８Ｃの裏面上には、チップ１Ｃが実装されている。チップ１Ｃの裏面は接着層８ａを介してチップ１８Ｃの裏面に接着されている。チップ１Ｃの主面の集積回路は、前記実施の形態１と同様にワイヤ２１を介して配線基板１７の電極１７ａに電気的に接続されている。なお、上記接着層８ａの厚さは、チップ１８Ｃと配線基板１７との対向面間の距離よりも小さい。
下層のチップ１８Ｃの実装方法は、例えば次のとおりである。まず、チップ１８Ｃをその主面が下を向いた状態で配線基板１７のチップ実装領域に移送し、チップ１８Ｃの主面のバンプ電極３０と配線基板１７の主面の電極とをペースト材を用いて仮固定する。続いて、リフロ処理（熱処理）することでチップ１８Ｃのバンプ電極３０と配線基板１７の電極とを固着する（フリップチップボンディング）。その後、チップ１８Ｃと配線基板１７との対向面間にアンダーフィル３１を充填する。上層のチップ１Ｃの実装方法は、前記実施の形態１と同じなので説明を省略する。なお、接着層８ａを前記実施の形態２，４，５で説明した接着層８ｂ，８ｃとしても良い。
（実施の形態７）
図５６は本実施の形態７の半導体装置の断面図を示している。本実施の形態７では、チップ１Ｃ１（１Ｃ）の主面上に、他のチップ１Ｃ２（１Ｃ）がその主面を上に向けた状態で実装されている。最上層のチップ１Ｃ２の裏面は接着層８ａを介してチップ１Ｃ１の主面に接着されている。チップ１Ｃ２の主面の集積回路はワイヤ２１を介して配線基板１７の電極１７ａに電気的に接続されている。チップ１Ｃ１，１Ｃ２の裏面の接着層８ａは薄く形成されているので、チップ１８Ｃ，１Ｃ１，１Ｃ２の多段構成を有する半導体装置を薄型にすることができる。また、最上層のチップ１Ｃ２の裏面の接着層８ａの厚さは、中間層のチップ１Ｃ１の裏面の接着層８ａの厚さと等しい。各チップ１Ｃ１，１Ｃ２の裏面の接着層８ａの厚さを等しくすることにより、各チップ１Ｃ１，１Ｃ２の裏面の接着層８ａの厚さ設計を容易にすることができる。
なお、最下のチップ１８Ｃを前記実施の形態１と同様に接着層２０ａにより配線基板１７の主面上に接着しても良い。この場合、接着層２０ａの厚さは、チップ１Ｃ１，１Ｃ２の裏面の接着層８ａよりも厚い。また、接着層８ａを前記実施の形態２，４，５で説明した接着層８ｂ，８ｃにしても良い。
（実施の形態８）
図５７は本実施の形態８の半導体装置の断面図を示している。本実施の形態８の半導体装置は、１つのパッケージ内に所望の機能のシステムが構築されたＳＩＰ（System In Package）とされている。配線基板１７の主面上には、複数の薄型のチップ１８，１Ｃ，３７Ｃが積層されている。最下層のチップ１８Ｃは、その主面のバンプ電極３０を介して配線基板１７の主面上に実装されている。このチップ１８Ｃの主面には、例えばＣＰＵ（Central Processing Unit）やＤＳＰ（Digital Signal Processor）等のような論理回路が形成されている。このチップ１８Ｃの裏面上には、接着層８ａを介してチップ１Ｃが実装されている。このチップ１Ｃの主面には、例えばＳＲＡＭ（Static Random Access Memory）やフラッシュメモリ等のようなメモリ回路が形成されている。このチップ１Ｃの主面のパッド１ＬＢは、ワイヤ２１を介して配線基板１７の主面の電極１７ａと電気的に接続されている。このチップ１Ｃの主面上には、スペーサ３５およびＤＡＦ３６を介してチップ３７Ｃが実装されている。このチップ３７Ｃには、例えばＳＲＡＭやフラッシュメモリ等のようなメモリ回路が形成されており、チップ３７Ｃの主面のパッドは、ワイヤ２１を介して配線基板１７の主面の電極１７ａと電気的に接続されている。このようなチップ１８Ｃ，１Ｃ，３７Ｃおよびワイヤ２１は封止体２２により封止されている。
なお、チップ１８Ｃを前記実施の形態１と同様に接着層２０ａにより配線基板１７の主面上に接着しても良い。また、接着層８ａを前記実施の形態２，４，５で説明した接着層８ｂ，８ｃにしても良い。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発
明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可
能であることは言うまでもない。
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である半導体装置の製造方法に適用した場合について説明したが、それに限定されるものではなく種々適用可能であり、例えばマイクロマシンの製造方法にも適用できる。
本発明は、半導体装置の製造業に適用できる。
本発明の一実施の形態である半導体装置の製造工程のフロー図である。 図１の前工程後の半導体ウエハの主面の全体平面図である。 図２の半導体ウエハの一例の要部拡大平面図である。 図３の領域Ｒ１の拡大平面図である。 図４のＸ１−Ｘ１線の断面図である。 図１の裏面加工工程における半導体ウエハの断面図である。 図６に続く裏面加工工程における半導体ウエハの断面図である。 図７に続く裏面加工工程における半導体ウエハの断面図である。 図１のチップ分割工程のレーザ照射工程時における半導体ウエハの断面図である。 図１のチップ分割工程のレーザ照射工程時における半導体ウエハの要部拡大平面図である。 図１のチップ分割工程の接着層形成工程時における半導体ウエハの断面図である。 左側は図１１に続く接着層形成工程時における半導体ウエハの断面図、右側は図１１に続く接着層形成工程時における半導体ウエハの裏面の全体平面図である。 左側は図１２に続く接着層形成工程時における半導体ウエハの断面図、右側は図１２に続く接着層形成工程時における半導体ウエハの裏面の全体平面図である。 図１のチップ分割工程のウエハマウント工程時における半導体ウエハの断面図である。 図１のチップ分割工程のＷＳＳ剥離工程時における半導体ウエハの断面図である。 図１５に続く図１のＷＳＳ剥離工程時における半導体ウエハの断面図である。 図１のウエハマウント工程後の半導体ウエハの主面およびこれが貼り付けられた治具の全体平面図である。 図１７のＸ２−Ｘ２線の断面図である。 図１のチップ分割工程の分割工程時における半導体ウエハの断面図である。 図１の分割工程時における半導体ウエハの裏面の全体平面図である。 図１の組立工程のピックアップ工程時における半導体ウエハの断面図である。 図１の組立工程のダイボンディング工程時における半導体チップの斜視図である。 図１の組立工程のダイボンディング工程時における半導体チップの断面図である。 図１の組立工程のワイヤボンディング工程後における半導体装置の断面図である。 図１の組立工程の封止工程後における半導体装置の断面図である。 本発明の他の実施の形態である半導体装置の製造工程における図１の接着層形成工程時の半導体ウエハの断面図である。 図２６の接着層形成工程時に用いるマスクの平面図である。 図２６に続く接着層形成工程時の半導体ウエハの断面図である。 図２８の半導体ウエハの裏面側の平面図である。 図２８に続く接着層形成工程時の半導体ウエハの断面図である。 図３０の半導体ウエハの裏面の平面図である。 図３０に続くチップ分割工程のウエハマウント工程時における半導体ウエハの断面図である。 図３２に続くＷＳＳ剥離工程後における半導体ウエハの断面図である。 図３３に続く分割工程時における半導体ウエハの断面図である。 図３４の半導体ウエハの裏面の全体平面図である。 本発明のさらに他の実施の形態である半導体装置の製造工程のフロー図である。 図３６のチップ分割工程の接着層形成工程時における半導体ウエハの断面図である。 左側は図３７に続くチップ分割工程の接着層形成工程時における半導体ウエハの断面図、右側はこの時の半導体ウエハの全体平面図である。 左側は図３８に続くチップ分割工程の接着層形成工程時における半導体ウエハの断面図、右側はこの時の半導体ウエハの全体平面図である。 図３９に続く図３６のウエハマウント工程時における半導体ウエハの断面図である。 図４０に続く図３６のレーザ照射工程時における半導体ウエハの断面図である。 図４１に続く図３６のＷＳＳ剥離工程時における半導体ウエハの断面図である。 本発明の他の実施の形態である半導体装置の製造工程における図３６の接着層形成工程時の半導体ウエハの断面図である。 図４３に続く接着層形成工程時の半導体ウエハの断面図である。 図４４に続く接着層形成工程時の半導体ウエハの断面図である。 図４５に続くウエハマウント工程時における半導体ウエハの断面図である。 図４６に続くレーザ照射工程時における半導体ウエハの断面図である。 本発明の他の実施の形態である半導体装置の製造工程の接着層形成工程時に使用するマスクの平面図である。 図４８のマスクを用いた上記接着層形成工程時の半導体ウエハの断面図である。 図４９に続く接着層形成工程時の半導体ウエハの断面図である。 図５０の半導体ウエハの裏面の要部拡大平面図である。 図５０に続くウエハマウント工程時における半導体ウエハの断面図である。 図５２に続くＷＳＳ剥離工程後における半導体ウエハの断面図である。 図５３に続く分割工程時における半導体ウエハの断面図である。 本発明の他の実施の形態である半導体装置の断面図である。 本発明の他の実施の形態である半導体装置の断面図である。 本発明の他の実施の形態である半導体装置の断面図である。 本発明の他の実施の形態である半導体装置の断面図である。
符号の説明
１Ｗ 半導体ウエハ
１Ｃ 半導体チップ（第２チップ）
１Ｓ 半導体基板
１Ｌ 配線層
１Ｌｉ，１Ｌｉ１，１Ｌｉ２，１Ｌｉ３ 層間絶縁膜
１ＬＢ ボンディングパッド
１ＬＢｔ テスト用のボンディングパッド
１Ｌｐ 表面保護膜
２ 開口部
３ 接着層
４ 支持基板
４ａ 剥離層
５ レーザ発生部
７ ノズル
８ 接着材
８ａ，８ｂ，８ｃ 接着層
１０ 治具
１０ａ テープ
１０ｂ リング
１１ レーザ発生部
１２ 載置台
１５ 載置台
１７ 配線基板
１７ａ，１７ｂ 電極
１８Ｃ 半導体チップ（第１チップ）
１８Ｓ 半導体基板
１８Ｌ 配線層
１８ＬＢ ボンディングパッド
２０ａ 接着層
２１ ボンディングワイヤ
２２ 封止体
２３ はんだボール
２５Ａ，２５Ｂ マスク
２５Ａ１，２５Ｂ１ 開口部
２５Ａ２，２５Ｂ２ マスクパターン
２６ スキージ
３０ バンプ電極
３１ アンダーフィル
３５ スペーサ
３６ ＤＡＦ
３７Ｃ 半導体チップ
ＣＲ 切断領域
ＣＬ 切断線
Ａｍ アライメントターゲット
ＬＢ１ レーザ光
ＬＢ２ レーザ光
ＰＬ 改質領域

Claims (15)

  1. 以下の工程を有することを特徴とする半導体装置の製造方法：
    （ａ）厚さ方向に沿って互いに反対側になる主面および裏面を有する配線基板を用意する工程と、
    （ｂ）前記配線基板の主面上に第１チップを搭載する工程と、
    （ｃ）前記第１チップ上に第２チップを積み重ね、前記第２チップをその裏面の固体状の接着層により前記第１チップに接着する工程とを有し、
    前記第２チップの作成工程は、
    厚さ方向に沿って互いに反対側になる主面および裏面を有するウエハを用意する工程と、
    前記ウエハの主面に素子を形成する工程と、
    前記ウエハの主面上に配線層を形成する工程と、
    前記ウエハを薄型化する工程、
    前記ウエハのチップ分離領域に沿って前記ウエハの内部に集光点を合わせてレーザを照射することにより、後のウエハ切断工程において前記ウエハの分割起点となる改質領域を形成する工程と、
    前記ウエハの裏面に液状の接着材を回転塗布法により塗布し、前記ウエハの裏面に前記固体状の接着層を形成する工程と、
    前記改質領域を起点として前記ウエハを切断し、前記固体状の接着層を裏面に持つ前記第２チップを得る工程とを有することを特徴とする半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法において、前記配線層は低誘電率膜を有することを特徴とする半導体装置の製造方法。
  3. 請求項１記載の半導体装置の製造方法において、前記第１チップの搭載工程は、前記第１チップをフィルム状の接着部材により前記配線基板に接着する工程を有することを特徴とする半導体装置の製造方法。
  4. 請求項１記載の半導体装置の製造方法において、前記第１チップの搭載工程は、前記第１チップをペースト状の接着材により前記配線基板に接着する工程と、前記ペースト状の接着材を乾燥させて固体状にする工程とを有することを特徴とする半導体装置の製造方法。
  5. 請求項１記載の半導体装置の製造方法において、前記第１チップと前記第２チップとを接着する前記固体状の接着層の厚さは、前記第１チップと前記配線基板とを接着する接着層の厚さよりも薄いことを特徴とする半導体装置の製造方法。
  6. 請求項１記載の半導体装置の製造方法において、前記配線基板の主面に多段に積み重ねられたチップ間の接着層の厚さは互いに等しいことを特徴とする半導体装置の製造方法。
  7. 以下の工程を有することを特徴とする半導体装置の製造方法：
    （ａ）厚さ方向に沿って互いに反対側になる主面および裏面を有する配線基板を用意する工程と、
    （ｂ）前記配線基板の主面上に第１チップを搭載する工程と、
    （ｃ）前記第１チップ上に第２チップを積み重ね、前記第２チップをその裏面の固体状の接着層により前記第１チップに接着する工程とを有し、
    前記第２チップの作成工程は、
    厚さ方向に沿って互いに反対側になる主面および裏面を有するウエハを用意する工程と、
    前記ウエハの主面に素子を形成する工程と、
    前記ウエハの主面上に配線層を形成する工程と、
    前記ウエハを薄型化する工程と、
    前記ウエハのチップ分離領域に沿って前記ウエハの内部に集光点を合わせてレーザを照射することにより、後のウエハ切断工程において前記ウエハの分割起点となる改質領域を形成する工程と、
    前記ウエハの裏面に液状の接着材を印刷法により塗布し、前記ウエハの裏面に前記固体状の接着層を形成する工程と、
    前記改質領域を起点として前記ウエハを切断し、前記固体状の接着層を裏面に持つ前記第２チップを得る工程とを有することを特徴とする半導体装置の製造方法。
  8. 請求項７記載の半導体装置の製造方法において、前記配線層は低誘電率膜を有することを特徴とする半導体装置の製造方法。
  9. 請求項７記載の半導体装置の製造方法において、前記第１チップの搭載工程は、前記第１チップをフィルム状の接着部材により前記配線基板に接着する工程を有することを特徴とする半導体装置の製造方法。
  10. 請求項７記載の半導体装置の製造方法において、前記第１チップの搭載工程は、前記第１チップをペースト状の接着材により前記配線基板に接着する工程と、前記ペースト状の接着材を乾燥させて固体状にする工程とを有することを特徴とする半導体装置の製造方法。
  11. 請求項７記載の半導体装置の製造方法において、前記第１チップと前記第２チップとを接着する前記固体状の接着層の厚さは、前記第１チップと前記配線基板とを接着する接着層の厚さよりも薄いことを特徴とする半導体装置の製造方法。
  12. 請求項７記載の半導体装置の製造方法において、２段目以降の多段に積み重ねられたチップ間の接着層の厚さは互いに等しいことを特徴とする半導体装置の製造方法。
  13. 請求項７記載の半導体装置の製造方法において、前記ウエハの裏面に液状の接着材を印刷法により塗布する際に、前記液状の接着材が前記ウエハの裏面のチップ領域に塗布され、チップ分離領域には塗布されないように、前記液状の接着材を選択的に塗布することを特徴とする半導体装置の製造方法。
  14. 厚さ方向に沿って互いに反対側になる主面および裏面を有する配線基板と、
    前記配線基板の主面上に固体状の第１接着層を介して搭載された第１チップと、
    前記第１チップ上に固体状の第２接着層を介して搭載された第２チップとを備え、
    前記第２接着層の厚さは、前記第１接着層の厚さよりも薄いことを特徴とする半導体装置。
  15. 厚さ方向に沿って互いに反対側になる主面および裏面を有する配線基板と、
    前記配線基板の主面上に接着層を介して搭載されたチップと、
    前記チップ上に、多段に積み重ねられた複数のチップとを備え、
    前記配線基板の主面上に多段に積み重ねられたチップ間の接着層の厚さは互いに等しいことを特徴とする半導体装置。
JP2005231946A 2005-08-10 2005-08-10 半導体装置の製造方法および半導体装置 Pending JP2007048958A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2005231946A JP2007048958A (ja) 2005-08-10 2005-08-10 半導体装置の製造方法および半導体装置
TW095123259A TW200707565A (en) 2005-08-10 2006-06-28 Semiconductor device and a manufacturing method of the same
CNB2006101078884A CN100568473C (zh) 2005-08-10 2006-07-27 半导体器件及其制造方法
US11/500,945 US7514294B2 (en) 2005-08-10 2006-08-09 Semiconductor device and a manufacturing method of the same
US12/409,451 US20090191667A1 (en) 2005-08-10 2009-03-23 semiconductor device and a manufacturing method of the same
US12/773,231 US20100213594A1 (en) 2005-08-10 2010-05-04 Semiconductor device and a manufacturing method of the same
US13/748,928 US20130143359A1 (en) 2005-08-10 2013-01-24 Semiconductor device and a manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005231946A JP2007048958A (ja) 2005-08-10 2005-08-10 半導体装置の製造方法および半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011063771A Division JP5297491B2 (ja) 2011-03-23 2011-03-23 半導体装置

Publications (1)

Publication Number Publication Date
JP2007048958A true JP2007048958A (ja) 2007-02-22

Family

ID=37721993

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005231946A Pending JP2007048958A (ja) 2005-08-10 2005-08-10 半導体装置の製造方法および半導体装置

Country Status (4)

Country Link
US (4) US7514294B2 (ja)
JP (1) JP2007048958A (ja)
CN (1) CN100568473C (ja)
TW (1) TW200707565A (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009135254A (ja) * 2007-11-30 2009-06-18 Disco Abrasive Syst Ltd 粘着テープ貼着方法
JP2010027780A (ja) * 2008-07-17 2010-02-04 Disco Abrasive Syst Ltd 半導体デバイスの製造方法
JP2010027857A (ja) * 2008-07-18 2010-02-04 Disco Abrasive Syst Ltd 半導体デバイスの製造方法
JP2010258160A (ja) * 2009-04-23 2010-11-11 Toshiba Corp 半導体装置およびその製造方法
JP2011061144A (ja) * 2009-09-14 2011-03-24 Disco Abrasive Syst Ltd 被加工物の支持シート
JP2012064967A (ja) * 2011-11-28 2012-03-29 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2013136211A (ja) * 2011-12-28 2013-07-11 Lintec Corp 積層装置および積層方法
JP2015103569A (ja) * 2013-11-21 2015-06-04 株式会社ディスコ デバイスチップの形成方法
JP2015191994A (ja) * 2014-03-28 2015-11-02 株式会社東京精密 半導体製造装置及び半導体の製造方法
KR20170021731A (ko) * 2015-08-18 2017-02-28 가부시기가이샤 디스코 웨이퍼의 가공 방법
JP2017224829A (ja) * 2017-07-10 2017-12-21 株式会社東京精密 レーザダイシング装置及び方法
JP2019087673A (ja) * 2017-11-08 2019-06-06 株式会社ディスコ ダイボンド用樹脂層形成装置
JP2020123624A (ja) * 2019-01-29 2020-08-13 株式会社ディスコ ウェーハの加工方法

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4471563B2 (ja) * 2002-10-25 2010-06-02 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4825457B2 (ja) * 2005-06-21 2011-11-30 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
SG148884A1 (en) * 2007-06-15 2009-01-29 Micron Technology Inc Method and system for removing tape from substrates
KR20090029053A (ko) * 2007-09-17 2009-03-20 삼성전자주식회사 패턴을 따라 기판을 절단하는 방법 및 이에 의해 제조된 칩
US20090146234A1 (en) * 2007-12-06 2009-06-11 Micron Technology, Inc. Microelectronic imaging units having an infrared-absorbing layer and associated systems and methods
US8421076B2 (en) 2007-12-27 2013-04-16 Sharp Kabushiki Kaisha Insulating substrate for semiconductor apparatus, semiconductor apparatus, and method for manufacturing semiconductor apparatus
US8207046B2 (en) * 2007-12-27 2012-06-26 Sharp Kabushiki Kaisha Method for producing semiconductor device and semiconductor device produced by same method
TW200941599A (en) * 2008-03-18 2009-10-01 Lingsen Precision Ind Ltd Method for fabricating a stack-type IC chip package
JP2009283566A (ja) * 2008-05-20 2009-12-03 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法およびレーザー加工装置
US8900715B2 (en) * 2008-06-11 2014-12-02 Infineon Technologies Ag Semiconductor device
KR100985565B1 (ko) * 2008-07-04 2010-10-05 삼성전기주식회사 시스템 인 패키지 모듈 및 이를 구비하는 휴대용 단말기
JP2010021398A (ja) * 2008-07-11 2010-01-28 Disco Abrasive Syst Ltd ウェーハの処理方法
US8231692B2 (en) * 2008-11-06 2012-07-31 International Business Machines Corporation Method for manufacturing an electronic device
US20100187667A1 (en) * 2009-01-28 2010-07-29 Fujifilm Dimatix, Inc. Bonded Microelectromechanical Assemblies
JP5100715B2 (ja) * 2009-07-13 2012-12-19 株式会社東芝 半導体装置及び半導体装置の製造方法
EP2480507A1 (en) 2009-08-28 2012-08-01 Corning Incorporated Methods for laser cutting articles from chemically strengthened glass substrates
US8610271B2 (en) * 2009-11-30 2013-12-17 Baw-Ching Perng Chip package and manufacturing method thereof
US20110215465A1 (en) * 2010-03-03 2011-09-08 Xilinx, Inc. Multi-chip integrated circuit
JP6013709B2 (ja) * 2010-06-08 2016-10-25 日東電工株式会社 熱硬化型ダイボンドフィルム、ダイシング・ダイボンドフィルム、及び、半導体装置の製造方法
JP5594661B2 (ja) * 2010-06-15 2014-09-24 ルネサスエレクトロニクス株式会社 半導体装置
US8591753B2 (en) * 2010-07-26 2013-11-26 Hamamatsu Photonics K.K. Laser processing method
US9064836B1 (en) * 2010-08-09 2015-06-23 Sandisk Semiconductor (Shanghai) Co., Ltd. Extrinsic gettering on semiconductor devices
KR101036441B1 (ko) * 2010-12-21 2011-05-25 한국기계연구원 반도체 칩 적층 패키지 및 그 제조 방법
WO2012108052A1 (ja) * 2011-02-10 2012-08-16 信越ポリマー株式会社 単結晶基板製造方法および内部改質層形成単結晶部材
CN103370780B (zh) * 2011-02-18 2016-01-20 应用材料公司 晶片级分割的方法和系统
TWI557786B (zh) * 2011-02-28 2016-11-11 道康寧公司 晶圓膠合系統及其用來膠合和脫膠的方法
CN102184872A (zh) * 2011-04-08 2011-09-14 嘉盛半导体(苏州)有限公司 半导体封装的粘片工艺
US8704338B2 (en) * 2011-09-28 2014-04-22 Infineon Technologies Ag Chip comprising a fill structure
KR20130110937A (ko) * 2012-03-30 2013-10-10 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
US8946057B2 (en) * 2012-04-24 2015-02-03 Applied Materials, Inc. Laser and plasma etch wafer dicing using UV-curable adhesive film
JP5926632B2 (ja) * 2012-06-28 2016-05-25 株式会社ディスコ 半導体チップの樹脂封止方法
US9704829B2 (en) 2013-03-06 2017-07-11 Win Semiconductor Corp. Stacked structure of semiconductor chips having via holes and metal bumps
TWI524487B (zh) * 2013-03-06 2016-03-01 穩懋半導體股份有限公司 結合基板通孔與金屬凸塊之半導體晶片之製程方法
CN103295893B (zh) * 2013-05-29 2016-12-28 华进半导体封装先导技术研发中心有限公司 一种晶圆级微组装工艺
US20160144608A1 (en) * 2014-11-23 2016-05-26 Mikro Mesa Technology Co., Ltd. Method for transferring device
DE102015006971A1 (de) * 2015-04-09 2016-10-13 Siltectra Gmbh Verfahren zum verlustarmen Herstellen von Mehrkomponentenwafern
WO2017094537A1 (ja) 2015-12-03 2017-06-08 ソニー株式会社 半導体チップ及び電子機器
CN107516651B (zh) * 2016-06-16 2023-08-08 宁波舜宇光电信息有限公司 感光组件和摄像模组及其制造方法
CN110199379B (zh) * 2017-01-23 2023-07-21 东京毅力科创株式会社 半导体基板的处理方法和半导体基板的处理装置
JP2019012714A (ja) * 2017-06-29 2019-01-24 株式会社ディスコ 半導体パッケージの製造方法
JP7034706B2 (ja) * 2017-12-27 2022-03-14 キオクシア株式会社 半導体装置
CN110767530B (zh) * 2018-07-26 2022-06-07 山东浪潮华光光电子股份有限公司 一种提高减薄后的GaAs基LED晶片衬底与金属粘附性的方法
CN109262376B (zh) * 2018-10-19 2024-02-27 四川联合晶体新材料有限公司 一种用于降低薄板形材料离子束抛光时热应力的装置和方法
US20220020705A1 (en) * 2020-07-20 2022-01-20 Western Digital Technologies, Inc. Semiconductor wafer thinned by stealth lasing
CN112476486B (zh) * 2020-11-20 2021-11-02 华中科技大学 一种基于粘性转印的软体机器人的异质集成方法
CN113097104B (zh) * 2021-03-25 2022-08-02 青岛天仁微纳科技有限责任公司 一种方形基片的生产设备及其生产方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6337612A (ja) * 1986-07-31 1988-02-18 Toshiba Corp 半導体ウエ−ハ
JP2002368190A (ja) * 2001-04-06 2002-12-20 Hitachi Ltd 半導体装置およびその製造方法
JP2004179302A (ja) * 2002-11-26 2004-06-24 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
JP2004266163A (ja) * 2003-03-03 2004-09-24 Hitachi Chem Co Ltd 接着シート及び接着剤つき半導体チップの製造方法
JP2005109442A (ja) * 2003-09-10 2005-04-21 Hamamatsu Photonics Kk 半導体基板の切断方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3822340A (en) * 1972-03-27 1974-07-02 Franklin Key Calcium sulfate whisker fibers and the method for the manufacture thereof
JPH08236554A (ja) 1995-02-28 1996-09-13 Mitsubishi Electric Corp 半導体装置，及び半導体装置の製造方法，並びに半導体装置のダイボンディング方法
KR100533673B1 (ko) * 1999-09-03 2005-12-05 세이코 엡슨 가부시키가이샤 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기
EP1215724B1 (en) * 2000-11-20 2012-10-31 Texas Instruments Incorporated Wire bonded semiconductor device with low capacitance coupling
US6900549B2 (en) * 2001-01-17 2005-05-31 Micron Technology, Inc. Semiconductor assembly without adhesive fillets
US6787926B2 (en) * 2001-09-05 2004-09-07 Taiwan Semiconductor Manufacturing Co., Ltd Wire stitch bond on an integrated circuit bond pad and method of making the same
US6869894B2 (en) * 2002-12-20 2005-03-22 General Chemical Corporation Spin-on adhesive for temporary wafer coating and mounting to support wafer thinning and backside processing
EP1434264A3 (en) * 2002-12-27 2017-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method using the transfer technique
JP2004296833A (ja) * 2003-03-27 2004-10-21 Internatl Business Mach Corp <Ibm> 半導体装置
JP3718205B2 (ja) * 2003-07-04 2005-11-24 松下電器産業株式会社 チップ積層型半導体装置およびその製造方法
JPWO2005036633A1 (ja) * 2003-10-07 2007-11-22 長瀬産業株式会社 電子部材の製造方法、及び、接着材付ｉｃチップ
US7378725B2 (en) * 2004-03-31 2008-05-27 Intel Corporation Semiconducting device with stacked dice
JP4018088B2 (ja) * 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
US7166924B2 (en) * 2004-08-17 2007-01-23 Intel Corporation Electronic packages with dice landed on wire bonds
TWI275149B (en) * 2005-05-09 2007-03-01 Phoenix Prec Technology Corp Surface roughing method for embedded semiconductor chip structure

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6337612A (ja) * 1986-07-31 1988-02-18 Toshiba Corp 半導体ウエ−ハ
JP2002368190A (ja) * 2001-04-06 2002-12-20 Hitachi Ltd 半導体装置およびその製造方法
JP2004179302A (ja) * 2002-11-26 2004-06-24 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
JP2004266163A (ja) * 2003-03-03 2004-09-24 Hitachi Chem Co Ltd 接着シート及び接着剤つき半導体チップの製造方法
JP2005109442A (ja) * 2003-09-10 2005-04-21 Hamamatsu Photonics Kk 半導体基板の切断方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009135254A (ja) * 2007-11-30 2009-06-18 Disco Abrasive Syst Ltd 粘着テープ貼着方法
JP2010027780A (ja) * 2008-07-17 2010-02-04 Disco Abrasive Syst Ltd 半導体デバイスの製造方法
JP2010027857A (ja) * 2008-07-18 2010-02-04 Disco Abrasive Syst Ltd 半導体デバイスの製造方法
JP2010258160A (ja) * 2009-04-23 2010-11-11 Toshiba Corp 半導体装置およびその製造方法
US8766412B2 (en) 2009-04-23 2014-07-01 Kabushiki Kaisha Toshiba Semiconductor device, method of manufacturing the same, and silane coupling agent
JP2011061144A (ja) * 2009-09-14 2011-03-24 Disco Abrasive Syst Ltd 被加工物の支持シート
JP2012064967A (ja) * 2011-11-28 2012-03-29 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2013136211A (ja) * 2011-12-28 2013-07-11 Lintec Corp 積層装置および積層方法
JP2015103569A (ja) * 2013-11-21 2015-06-04 株式会社ディスコ デバイスチップの形成方法
JP2015191994A (ja) * 2014-03-28 2015-11-02 株式会社東京精密 半導体製造装置及び半導体の製造方法
KR20170021731A (ko) * 2015-08-18 2017-02-28 가부시기가이샤 디스코 웨이퍼의 가공 방법
KR102369760B1 (ko) 2015-08-18 2022-03-03 가부시기가이샤 디스코 웨이퍼의 가공 방법
JP2017224829A (ja) * 2017-07-10 2017-12-21 株式会社東京精密 レーザダイシング装置及び方法
JP2019087673A (ja) * 2017-11-08 2019-06-06 株式会社ディスコ ダイボンド用樹脂層形成装置
JP7062330B2 (ja) 2017-11-08 2022-05-06 株式会社ディスコ ダイボンド用樹脂層形成装置
JP2020123624A (ja) * 2019-01-29 2020-08-13 株式会社ディスコ ウェーハの加工方法
JP7201459B2 (ja) 2019-01-29 2023-01-10 株式会社ディスコ ウェーハの加工方法

Also Published As

Publication number Publication date
US20130143359A1 (en) 2013-06-06
US7514294B2 (en) 2009-04-07
US20070037321A1 (en) 2007-02-15
US20100213594A1 (en) 2010-08-26
CN1913113A (zh) 2007-02-14
CN100568473C (zh) 2009-12-09
US20090191667A1 (en) 2009-07-30
TW200707565A (en) 2007-02-16

Similar Documents

Publication Publication Date Title
JP2007048958A (ja) 半導体装置の製造方法および半導体装置
JP4796588B2 (ja) 半導体装置の製造方法
JP4809632B2 (ja) 半導体装置の製造方法
JP4769429B2 (ja) 半導体装置の製造方法
US9716080B1 (en) Thin fan-out multi-chip stacked package structure and manufacturing method thereof
US20040097054A1 (en) Fabrication method of semiconductor circuit device
JP5352624B2 (ja) 半導体装置の製造方法
TWI733049B (zh) 半導體封裝及其製造方法
TW201128721A (en) Manufacturing method of semiconductor device
JP2013080972A (ja) 半導体装置の製造方法
JP5297491B2 (ja) 半導体装置
JP2014146829A (ja) 半導体チップおよび半導体装置
JP2000040711A (ja) 樹脂封止型半導体装置とその製造方法
KR20070018713A (ko) 반도체 장치의 제조 방법 및 반도체 장치
JP2011066294A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080804

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100528

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110125

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110719