KR100985565B1 - 시스템 인 패키지 모듈 및 이를 구비하는 휴대용 단말기 - Google Patents

시스템 인 패키지 모듈 및 이를 구비하는 휴대용 단말기 Download PDF

Info

Publication number
KR100985565B1
KR100985565B1 KR1020080064878A KR20080064878A KR100985565B1 KR 100985565 B1 KR100985565 B1 KR 100985565B1 KR 1020080064878 A KR1020080064878 A KR 1020080064878A KR 20080064878 A KR20080064878 A KR 20080064878A KR 100985565 B1 KR100985565 B1 KR 100985565B1
Authority
KR
South Korea
Prior art keywords
circuit board
disposed
system circuit
package module
board
Prior art date
Application number
KR1020080064878A
Other languages
English (en)
Other versions
KR20100004612A (ko
Inventor
김태현
권성택
이태하
김동국
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080064878A priority Critical patent/KR100985565B1/ko
Priority to DE102008038302A priority patent/DE102008038302A1/de
Priority to US12/232,251 priority patent/US7679928B2/en
Priority to CN2008102120820A priority patent/CN101621053B/zh
Publication of KR20100004612A publication Critical patent/KR20100004612A/ko
Application granted granted Critical
Publication of KR100985565B1 publication Critical patent/KR100985565B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Transceivers (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

본 발명은 시스템 회로기판, 상기 시스템 회로기판상에 배치된 제 1 소자, 상기 제 1 소자의 중심으로부터 적어도 일측으로 시프트되어 상기 제 1 소자의 일부를 노출하도록 상기 제 1 소자상에 배치된 제 2 소자, 상기 회로패턴과 전기적으로 접촉되며, 상기 제 2 소자상에 배치된 제 3 소자 및 상기 시스템 회로 기판하부에 배치된 범프패드를 포함하는 시스템 인 패키지 모듈 및 이를 구비하는 휴대용 단말기를 제공한다.
단말기, 메인보드, 시스템 인 패키지 모듈, 회로기판, 양면

Description

시스템 인 패키지 모듈 및 이를 구비하는 휴대용 단말기 {SYSTEM IN PACKAG MODULE AND PORTABLE COMMUNICATION TERMINAL HAVING THE SAME}
본원 발명은 시스템 인 패키지 모듈 및 이를 구비하는 휴대용 단말기에 관한 것으로, 구체적으로 적어도 3 소자를 적층시킨 시스템 인 패키지 모듈을 메인보드에 실장시켜, 메인보드의 기판의 층수를 줄일 수 있는 시스템 인 패키지 모듈 및 이를 구비하는 휴대용 단말기에 관한 것이다.
최근, 전자 및 정보 산업이 급속하게 발전하고 있으며, 이와 더불어 이동통신 분야의 휴대용 단말기도 많은 발전을 하고 있다. 이와 같은 휴대용 단말기는 기본 통신 기능외에 게임, 디지털 카메라, 디스플레이등과 같은 부가적인 기능등을 구비하여 많은 사용자에게 널리 이용되고 있다.
휴대용 단말기는 메인보드상에 실장된 수동소자 및 능동소자, 예컨대 RF IC, PM IC, 메모리 소자등을 포함한다. 이로써, 상기 메인보드는 상기 각 소자에 신호를 인가하기 위한 다수의 신호 배선들을 포함하게 되므로, 상기 메인보드는 적어도 6층 이상의 구조를 가지게 된다.
따라서, 상기 메인보드의 생산 단가도 증가하게 되고, 결국 휴대용 단말기의 생산 비용이 증가하게 되는 문제점이 있다. 더욱이, 최근 휴대용 단말기의 경쟁이 더욱 심화됨에 따라, 휴대용 단말기의 단가는 더욱 고려되어야 할 것이다.
또한, 상기 수동소자 및 상기 능동소자가 상기 메인보드상에 개별적으로 배열됨에 따라, 상기 소자들의 실장 면적이 증가하게 되고, 결국 상기 메인보드의 크기가 증가하게 되는 문제점이 있었다.
본 발명의 과제는 적어도 3 소자를 적층시킨 시스템 인 패키지 모듈을 메인보드에 실장시켜, 메인보드의 기판의 층수를 줄일 수 있어 소형화 및 저가형을 이룩할 수 있는 시스템 인 패키지 모듈 및 이를 구비하는 휴대용 단말기에 제공함에 있다.
상기 기술적 과제를 이루기 위하여 본 발명의 일 측면은 시스템 인 패키지 모듈을 제공한다. 상시 시스템 인 패키지 모듈은 시스템 회로기판, 상기 시스템 회로기판상에 배치된 제 1 소자, 상기 제 1 소자의 중심으로부터 적어도 일측으로 시프트되어 상기 제 1 소자의 일부를 노출하도록 상기 제 1 소자상에 배치된 제 2 소 자, 상기 회로패턴과 전기적으로 접촉되며, 상기 제 2 소자상에 배치된 제 3 소자, 및 상기 시스템 회로 기판하부에 배치된 범프패드를 포함한다.
여기서, 상기 제 1 소자는 RF 신호 처리부, 베이스 밴드 처리부 및 전원 관리부를 구비하는 칩이고, 상기 제 2 소자는 플래쉬 메모리 소자이며, 상기 제 3 소자는 슈도에스램일 수 있다.
또한, 노출된 상기 제 1 소자의 일부는 RF 신호 처리부의 형성영역일 수 있다.
또한, 상기 제 1 소자와 상기 시스템 회로기판은 플립칩 본딩에 의해 서로 전기적으로 연결될 수 있다.
또한, 상기 제 2 소자와 상기 시스템 회로기판은 와이어 본딩에 의해 서로 전기적으로 연결될 수 있다.
또한, 상기 제 3 소자와 상기 시스템 회로기판은 와이어 본딩에 의해 서로 전기적으로 연결될 수 있다.
상기 범프패드는 다수개로 2열 또는 3열로 배열될 수 있다.
상기 기술적 과제를 이루기 위하여 본 발명의 다른 일 측면은 휴대용 단말기를 제공한다. 상기 휴대용 단말기는 시스템 회로기판, 상기 시스템 회로기판상에 배치된 제 1 소자, 상기 제 1 소자의 중심으로부터 적어도 일측으로 시프트되어 상기 제 1 소자의 일부를 노출하도록 상기 제 1 소자상에 배치된 제 2 소자, 상기 회로패턴과 전기적으로 접촉되며 상기 제 2 소자상에 배치된 제 3 소자, 및 상기 시스템 회로 기판하부에 배치된 범프패드를 구비하는 시스템 인 패키지 모듈, 및 상 기 범프패드와 전기적으로 연결된 회로패턴을 상면과 하면에 각각 구비하는 양면 구조의 메인보드를 포함한다.
본원 발명은 시스템 인 패키지 모듈을 적용하여 메인보드 기판의 층수를 줄일 수 있어, 휴대용 단말기의 소형화 및 저가형을 이룰 수 있다.
이하, 본 발명의 실시예들은 휴대용 단말기의 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명의 실시예에 따른 휴대용 단말기의 블럭 다이아그램이다.
도 1을 참조하면, 휴대용 단말기(100)는 메인보드(110)상에 다수의 전자부품이 실장되어 있다. 상기 다수의 전자부품은 다수의 소자, 표시패널 커넥터(130), 키패드 모듈(140), 안테나(150)등을 포함할 수 있다.
상기 메인보드(110)에 상기 다수의 전자부품에 신호와 전원을 각각 전달하는 신호 라인 및 전원 라인들이 형성되어 있다.
상기 다수의 소자는 프론트앤드모듈(160), 시스템 인 패키지 모듈(120) 및 수동소자(170)등을 포함한다.
상기 프론트앤드모듈(FEM; Front End Module,160)은 휴대용단말기(100) 상에 사용되는 전파 신호를 제어하는 송수신 장치이다.
상기 시스템 인 패키지 모듈(120)은 하나의 시스템 기판상에 RF 신호처리부, 베이스밴드 처리부, 전원 관리부 및 메모리의 시스템을 하나의 패키지 내에서 구현할 수 있다. 이로써, 다수의 I/O 수와 상기 신호배선 및 전원배선의 수를 줄일 수 있다. 이에 따라, 상기 메인보드(110)의 층수를 적어도 6층에서 2층으로 줄일 수 있다.
상기 RF 신호처리부는 상기 프론트앤드모듈(160)로부터 전달받은 신호를 선택적으로 선별하고, 선별된 신호를 중간 주파수 대역 신호로 변환한다. 상기 베이스밴드 처리부는 상기 중간 주파수 대역 신호를 복조하여 베이스 밴드 신호로 변환한다. 상기 메모리는 상기 베이스 밴드 처리부의 신호처리용 데이터를 보관하는 기능을 수행한다. 상기 전원 관리부는 상기 각 전자부품에 상응되는 전원을 공급하는 기능을 수행한다.
이에 더하여, 상기 시스템 인 패키지 모듈(120)은 RF신호를 스위칭하여 선택적으로 송수신하는 스위칭부, 해당 대역의 RF 신호를 필터링하는 쏘우 필터, 및 수동소자를 더 포함할 수 있다.
또한, 상기 메인보드(110)상에 시스템 인 패키지 모듈(120)을 구비하여, 상기 메인보드(110)의 집적화가 가능하게 되고, 이에 따라 신호 패스가 감소하게 되 어 전기적 특성이 향상될 수 있다.
이하, 도 2 및 도 4를 참조하여 도 1에 도시된 휴대용 단말기에 실장된 시스템 인 패키지 모듈을 더욱 상세하게 설명한다.
도 2는 본 발명의 실시예에 따른 시스템 인 패키지 모듈의 전면 평면도이다.
도 3은 본 발명의 실시예에 따른 시스템 인 패키지 모듈의 단면도이다.
도 2 및 도 3을 참조하면, 시스템 인 패키지 모듈(120)은 시스템 기판(121), 상기 시스템 기판(121)상에 실장된 제 1 소자(122a), 상기 제 1 소자(122a)상에 배치된 제 2 소자(122b), 상기 제 2 소자(122b)상에 배치된 제 3 소자(122c), 및 상기 제 1, 제 2 및 제 3 소자(122a, 122b, 122c)를 포함하는 상기 시스템 기판(121)상에 배치된 몰딩 수지(131)를 포함한다.
상기 시스템 기판(121)은 내부 및 양면에 각각 배치된 회로 패턴(121a)들을 구비한다. 상기 회로 패턴(121a)은 금속, 예컨대 금속으로 이루어질 수 있다.
이에 더하여, 상기 시스템 기판(121)의 상면에는 제 1 패드(125), 제 2 패드(126a) 및 제 3 패드(126b)가 형성되어 있을 수 있다. 상기 제 1 패드(125)는 상기 제 1 소자(122a)와 전기적으로 접촉된다. 상기 제 2 패드(126)는 상기 제 2 소자(122b)와 전기적으로 접촉될 수 있다.
상기 제 1 소자(122a)는 상기 시스템 기판(121) 상면에 배치된다. 상기 제 1 소자(122a)는 RF 신호처리부, 베이스밴드 처리부 및 전원 관리부를 하나의 모듈로 구성화된 칩일 수 있다. 이에 더하여, 상기 제 1 소자(122a)는 스위칭부, 쏘우 필 터부 및 수동소자등을 더 포함할 수 있다. 여기서, 상기 수동소자의 예로서는 저항 및 콘텐서등일 수 있다.
상기 제 1 소자(122a)의 하면에는 제 1 칩 패드(도면에는 도시하지 않음)가 형성되어 있다. 이때, 상기 제 1 칩 패드와 상기 시스템 기판(121)의 제 1 패드(125)사이에 커넥터(129), 예컨대 숄더볼 또는 금속을 개재한 후, 열을 가하여 압착하는 플립칩 본딩 방식에 의해 상기 제 1 소자(122a)는 상기 시스템 기판(121)상에 실장된다.
상기 제 1 소자(122a)와 상기 시스템 기판(121)사이에는 경화된 언더필 수지(132)가 충전되어 상기 시스템 기판(121)상에 상기 제 1 소자(122a)를 견고하게 고정시킬 수 있다. 예컨대, 상기 언더필 수지(132)는 에폭시계 수지 또는 에폭시-산무수물계 수지일 수 있다.
상기 제 2 소자(122b)는 상기 제 1 소자(122a)상에 배치된 비 전도성 접착 부재(133)에 의해 상기 제 1 소자(122a)상에 부착된다. 상기 제 2 소자(122b)의 상면에는 제 2 칩 패드(도면에 도시하지 않음.)가 형성되어 있다.
상기 제 2 칩패드와 상기 제 2 패드(126a)는 제 1 와이어(124a)를 이용하는 와어어 본딩을 이용하여 서로 전기적으로 연결될 수 있다.
상기 제 2 소자(122b)는 플래쉬 메모리일 수 있다.
상기 제 2 소자(122b)는 상기 제 1 소자(122a)의 RF 신호처리부를 노출하도록 실장한다. 상기 제 2 소자(122b)는 상기 제 1 소자(122a)의 중심부에 배치되지 않고, 상기 제 1 소자(122a)의 중심에서 적어도 일측으로 시프트되도록 배치된다. 예컨대, 상기 제 2 소자(122b)는 상기 제 1 소자(122a)의 일측과 상기 제 2 소자(122b)의 일측은 서로 일치하도록 상기 제 1 소자(122a)상에 배치될 수 있다. 이로써, 상기 제 1 와이어(124a)들을 일측에 모을 수 있어, 상기 시스템 기판(121)의 활용률을 높일 수 있을 뿐만 아니라, 시스템 인 패키지 모듈(120)의 크기를 줄일 수 있다.
상기 제 3 소자(122c)는 상기 제 2 소자(122b)상에 배치된 비 전도성 접착 부재(133)에 의해 상기 제 2 소자(122b)상에 부착된다. 여기서, 상기 제 3 소자(123c)는 슈도에스램(PSRAM;Pseudo Static Random Access Memory)일 수 있다.
상기 제 3 소자(122c)의 상면에는 제 3 칩 패드(도면에 도시하지 않음.)가 형성되어 있다. 상기 제 3 칩패드와 상기 제 3 패드(126b)는 제 2 와이어(124b)를 이용하는 와어어 본딩을 이용하여 서로 전기적으로 연결될 수 있다.
상기 제 3 소자(122b)는 상기 제 2 소자(122b)와 같이 상기 제 1 소자(122a)의 RF신호처리부를 노출하도록 형성된다. 즉, 상기 제 3 소자(122b)는 상기 제 1 소자(122a)의 중심부에 배치되지 않고, 상기 제 1 소자(122a)의 중심에서 적어도 일측으로 시프트되도록 배치된다. 상기 제 3 소자(122c)는 상기 제 1 소자(122a)의 일측과 상기 제 2 소자(122b)의 일측은 서로 일치하도록 상기 제 1 소자(122a)상에 배치될 수 있다. 즉, 상기 제 1, 제 2 및 제 3 소자(122a, 122b, 122c)의 각 일측은 서로 일치할 수 있다.
이로써, 상기 제 1 및 제 2 와이어(124a, 124b)들을 일측에 모을 수 있어, 상기 시스템 기판(121)의 활용률을 높일 수 있을 뿐만 아니라, 시스템 인 패키지 모듈(120)의 크기를 줄일 수 있다.
상기 몰딩 수지(131)는 상기 시스템 기판(121)상의 제 1, 제 2 및 제 3 소자(122a, 122b, 122c)를 보호하는 역할을 한다. 상기 몰딩 수지(131)로 사용되는 재질의 예로서는 실리콘계 수지 및 에폭시 몰딩 컴파운드일 수 있다.
따라서, 상기 시스템 인 패키지 모듈(120)은 다수의 소자를 하나로 패키지함에 따라, 상기 다수의 소자들은 상기 시스템 인 패키지 모듈(120)내에서 상호접속되므로, 종래와 같이 상기 다수의 소자들을 서로 상호 접속시키기 위한 신호 배선과 I/O 수가 요구되지 않으므로, 시스템 인 패키지 모듈(120)의 크기를 축소시킬 수 있으므로, 소자 실장율을 높일 수 있다.
도 4는 본 발명의 실시예에 따른 시스템 인 패키지 모듈의 배면 평면도이다.
도 4를 참조하면, 상기 시스템 기판(121)의 하면에는 메인보드(110)와 숄더볼에 의해 본딩되기 위한 범프패드(127)가 더 형성되어 있을 수 있다.
상기 범프패드(127)는 상기 시스템 인 패키지 모듈(120)로부터 외부로 신호를 출력하기 위하여 메인보드(110)과 전기적으로 접촉된다.
상기 범프패드(127)는 비아홀을 통해 상기 시스템 기판의 내부 또는 상면에 배치된 회로패턴과 직접적으로 접촉될 수 있다. 또는, 상기 범프패드(127)는 별도의 배선을 인출하여 상기 시스템 기판(121)의 하면에 배치된 회로패턴과 전기적으로 접촉될 수도 있다.
상기 범프패드(127)는 상기 제 1, 제 2 및 제 3 소자(122a, 122b, 122c)의 주변을 구획하며 다수개 배열될 수 있다. 이때, 상기 범프패드(127)는 적어도 2열 또는 3열로 배열될 수 있다. 이는, 상기 시스템 인 패키지 모듈(120)에서와 같이, 다수의 소자들은 하나의 패키지 안에서 시스템을 구성하게 되므로, I/O 수를 줄일 수 있기 때문이다.
도 5는 휴대용 단말기의 단면도이다.
도 5에서와 같이, 상기 범프패드(127)들을 2열로 배치될 경우, 상기 범프패드(127)들과 전기적으로 접촉되는 메인보드(110)는 적어도 2층 구조의 양면 기판으로도 가능하게 된다.
상기 메인보드(110)는 절연층(110a), 상기 절연층(110a)의 양면에 각각 배치된 회로패턴(111, 112) 및 솔더 레지스트(110b)를 포함할 수 있다.
상기 회로패턴(111, 112)은 제 1 및 제 2 회로패턴(111, 112)을 구비한다. 예컨대, 상기 제 1 회로패턴(111)은 상기 절연층(110a)의 상면에 배치될 수 있다. 또한, 상기 제 2 회로패턴(112)은 상기 절연층(110a)의 상면과 하면에 배치되고, 상기 절연층(110a)에 구비된 비아홀을 통해 서로 전기적으로 연결될 수 있다.
상기 숄더 레지스트(110b)는 상기 시스템 인 패키지 모듈(120)과 전기적으로 접속되기 위한 회로패턴의 일부를 노출하며 상기 회로패턴을 커버한다. 이때, 상기 숄더 레지스트(110b)는 상기 비아홀에 더 충진될 수 있다. 상기 숄더 레지스트(110b)는 상기 회로패턴(111, 112)을 보호하며, 상기 제 1 및 제 2 회로패턴(111, 112)을 서로 절연시키는 역할을 한다.
여기서, 상기 제 1 회로패턴(111)은 숄더 볼(128)을 통해 상기 제 1 열의 범프패드(127a)과 전기적으로 접속되어, 상기 제 1 열의 범프패드(127a)은 상기 제 1 회로패턴(111)에 제 1 신호를 전달할 수 있다. 이와 더불어, 상기 제 2 회로패턴(112)은 숄더 볼(128)을 통해 상기 제 2 열의 범프패드(127b)와 전기적으로 접속되어, 상기 제 2 열의 범프패드(127b)는 상기 제 2 회로패턴(112)에 제 2 신호를 전달할 수 있다.
본 발명의 실시예에서, 상기 범프패드(127)들을 2열로 배열하는 것으로 설명하였으나, 이에 한정되지 않는다. 즉, 상기 범프패드(127)들을 3열로 배치될 경우, 상기 범프패드(127)들과 전기적으로 접촉되는 메인보드(110)는 적어도 3층 구조의 양면 기판으로도 가능하게 된다.
따라서, 본 발명에서는 시스템 인 패키지 모듈을 메인보드에 실장함에 따라 상기 메인보드 회로 기판을 6층 구조의 기판에서 적어도 2층 또는 3층 구조의 양면 기판으로 대체될 수 있으므로, 이로부터 제조되는 휴대용 단말기의 박형화를 이룰 수 있으며, 제조 단가를 낮출 수 있다.
도 1은 본 발명의 실시예에 따른 휴대용 단말기의 블럭 다이아그램이다.
도 2는 본 발명의 실시예에 따른 시스템 인 패키지 모듈의 전면 평면도이다.
도 3은 본 발명의 실시예에 따른 시스템 인 패키지 모듈의 단면도이다.
도 4는 본 발명의 실시예에 따른 시스템 인 패키지 모듈의 배면 평면도이다.
도 5는 휴대용 단말기의 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 휴대용 단말기 110 : 메인보드
120 : 시스템 인 패키지 모듈 121 : 시스템 기판
122a : 제 1 소자 122b : 제 2 소자
122c : 제 3 소자 124a : 제 1 와이어 124b : 제 2 와이어 125 : 제 1 패드
126a : 제 2 패드 126b : 제 3 패드
127 : 범퍼 패드

Claims (11)

  1. 시스템 회로기판;
    상기 시스템 회로기판상에 배치된 제 1 소자;
    상기 제 1 소자의 중심으로부터 적어도 일측으로 시프트되어 상기 제 1 소자의 일부를 노출하도록 상기 제 1 소자상에 배치된 제 2 소자;
    상기 시스템 회로기판과 전기적으로 접촉되며, 상기 제 2 소자상에 배치된 제 3 소자; 및
    상기 시스템 회로 기판 하부에 배치된 범프패드를 포함하며,
    상기 제 1, 제 2 및 제 3 소자의 각 일측은 서로 일치하는 시스템 인 패키지 모듈.
  2. 제 1 항에 있어서,
    상기 제 1 소자는 RF 신호 처리부, 베이스 밴드 처리부 및 전원 관리부를 구비하는 칩이고,
    상기 제 2 소자는 플래쉬 메모리 소자이며,
    상기 제 3 소자는 슈도에스램인 시스템 인 패키지 모듈.
  3. 제 2 항에 있어서,
    노출된 상기 제 1 소자의 일부는 RF 신호 처리부의 형성영역인 시스템 인 패키지 모듈.
  4. 제 1 항에 있어서,
    상기 제 1 소자와 상기 시스템 회로기판은 플립칩 본딩에 의해 서로 전기적으로 연결된 시스템 인 패키지 모듈.
  5. 제 1 항에 있어서,
    상기 제 2 소자와 상기 시스템 회로기판은 와이어 본딩에 의해 서로 전기적으로 연결된 시스템 인 패키지 모듈.
  6. 제 1 항에 있어서,
    상기 제 3 소자와 상기 시스템 회로기판은 와이어 본딩에 의해 서로 전기적으로 연결된 시스템 인 패키지 모듈.
  7. 제 1 항에 있어서,
    상기 범프패드는 다수개로 2열 또는 3열로 배열된 시스템 인 패키지 모듈.
  8. 시스템 회로기판, 상기 시스템 회로기판상에 배치된 제 1 소자, 상기 제 1 소자의 중심으로부터 적어도 일측으로 시프트되어 상기 제 1 소자의 일부를 노출하도록 상기 제 1 소자상에 배치된 제 2 소자, 상기 시스템 회로기판과 전기적으로 접촉되며 상기 제 2 소자상에 배치된 제 3 소자, 및 상기 시스템 회로 기판하부에 배치된 범프패드를 구비하며, 상기 제 1, 제 2 및 제 3 소자의 각 일측은 서로 일치하는 시스템 인 패키지 모듈; 및
    상기 범프패드와 전기적으로 연결된 회로패턴을 상면과 하면에 각각 구비하는 양면구조의 메인보드를 포함하는 휴대용 단말기.
  9. 제 8 항에 있어서,
    상기 범프패드는 다수개로 2열 또는 3열로 배치된 범프패드들을 포함하는 휴대용 단말기.
  10. 제 8 항에 있어서,
    상기 제 1 소자는 RF 신호 처리부, 베이스 밴드 처리부 및 전원 관리부를 구비하는 칩이고,
    상기 제 2 소자는 플래쉬 메모리 소자이며,
    상기 제 3 소자는 슈도에스램인인 휴대용 단말기.
  11. 제 8 항에 있어서,
    상기 메인보드는 이층 또는 삼층 구조의 기판인 휴대용 단말기.
KR1020080064878A 2008-07-04 2008-07-04 시스템 인 패키지 모듈 및 이를 구비하는 휴대용 단말기 KR100985565B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020080064878A KR100985565B1 (ko) 2008-07-04 2008-07-04 시스템 인 패키지 모듈 및 이를 구비하는 휴대용 단말기
DE102008038302A DE102008038302A1 (de) 2008-07-04 2008-08-18 System-in-Package Modul und dieses umfassendes mobiles Endgerät
US12/232,251 US7679928B2 (en) 2008-07-04 2008-09-12 System-in-package module and mobile terminal having the same
CN2008102120820A CN101621053B (zh) 2008-07-04 2008-09-12 系统级封装模块及具有其的移动终端

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080064878A KR100985565B1 (ko) 2008-07-04 2008-07-04 시스템 인 패키지 모듈 및 이를 구비하는 휴대용 단말기

Publications (2)

Publication Number Publication Date
KR20100004612A KR20100004612A (ko) 2010-01-13
KR100985565B1 true KR100985565B1 (ko) 2010-10-05

Family

ID=41396807

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080064878A KR100985565B1 (ko) 2008-07-04 2008-07-04 시스템 인 패키지 모듈 및 이를 구비하는 휴대용 단말기

Country Status (4)

Country Link
US (1) US7679928B2 (ko)
KR (1) KR100985565B1 (ko)
CN (1) CN101621053B (ko)
DE (1) DE102008038302A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8867231B2 (en) * 2012-01-13 2014-10-21 Tyco Electronics Corporation Electronic module packages and assemblies for electrical systems
KR20130110937A (ko) * 2012-03-30 2013-10-10 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
CN113192936B (zh) * 2021-04-23 2024-02-13 泓林微电子（昆山）有限公司 一种双面芯片封装结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100642746B1 (ko) * 2004-02-06 2006-11-10 삼성전자주식회사 멀티 스택 패키지의 제조방법
KR100723518B1 (ko) * 2006-01-03 2007-05-30 삼성전자주식회사 패드 체인을 구비하는 인터포우저 패턴
KR100805092B1 (ko) * 2006-05-10 2008-02-21 주식회사 네패스 적층형 다중칩 패키지 및 그 제조 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100618812B1 (ko) * 2002-11-18 2006-09-05 삼성전자주식회사 향상된 신뢰성을 가지는 적층형 멀티 칩 패키지
JP4149289B2 (ja) * 2003-03-12 2008-09-10 株式会社ルネサステクノロジ 半導体装置
JP4836110B2 (ja) * 2004-12-01 2011-12-14 ルネサスエレクトロニクス株式会社 マルチチップモジュール
JP4809632B2 (ja) * 2005-06-01 2011-11-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2007048958A (ja) * 2005-08-10 2007-02-22 Renesas Technology Corp 半導体装置の製造方法および半導体装置
KR20070019359A (ko) 2005-08-12 2007-02-15 삼성전자주식회사 밀봉 수지 주입용 개구부를 구비하는 양면 실장형 기판 및그를 이용하는 멀티 칩 패키지의 제조방법
US7786572B2 (en) * 2005-09-13 2010-08-31 Taiwan Semiconductor Manufacturing Company, Ltd. System in package (SIP) structure
JP5592607B2 (ja) 2005-11-03 2014-09-17 ハネウェル・インターナショナル・インコーポレーテッド フッ素化有機化合物の製造方法
KR20070111286A (ko) 2006-05-17 2007-11-21 엘지이노텍 주식회사 Ｓｉｐ구조의 통신모듈 및 ｓｉｐ구조의 통신모듈 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100642746B1 (ko) * 2004-02-06 2006-11-10 삼성전자주식회사 멀티 스택 패키지의 제조방법
KR100723518B1 (ko) * 2006-01-03 2007-05-30 삼성전자주식회사 패드 체인을 구비하는 인터포우저 패턴
KR100805092B1 (ko) * 2006-05-10 2008-02-21 주식회사 네패스 적층형 다중칩 패키지 및 그 제조 방법

Also Published As

Publication number Publication date
KR20100004612A (ko) 2010-01-13
US20100002407A1 (en) 2010-01-07
CN101621053A (zh) 2010-01-06
DE102008038302A1 (de) 2010-01-07
CN101621053B (zh) 2011-10-26
US7679928B2 (en) 2010-03-16

Similar Documents

Publication Publication Date Title
US7718900B2 (en) Electronic parts packaging structure and method of manufacturing the same
US7859855B2 (en) Module and mounted structure using the same
KR20080102270A (ko) 단일 패키지 무선 통신 장치
KR20120131530A (ko) 반도체 장치 및 그 제조 방법
US20080084677A1 (en) Electronic apparatus
US20080230886A1 (en) Stacked package module
KR100985565B1 (ko) 시스템 인 패키지 모듈 및 이를 구비하는 휴대용 단말기
KR20160091493A (ko) 지문센서 모듈 및 이의 제조방법
US20140374901A1 (en) Semiconductor package and method of fabricating the same
KR20120101965A (ko) 반도체 패키지 및 그의 제조 방법
US7352056B2 (en) Semiconductor package structure with microstrip antennan
KR20130101192A (ko) 다수의 단차가 있는 인쇄회로 기판 (ｐｃｂ)을 갖는 반도체 패키지 및 반도체 패키지 제조 방법
KR20200055982A (ko) 인터포저와 이를 포함하는 패키지 구조물
JP2008066655A (ja) 半導体装置、半導体装置の製造方法、及び電気機器システム
KR100764682B1 (ko) 집적회로 칩 및 패키지.
US20080088005A1 (en) SIP package with small dimension
KR100718324B1 (ko) 블루투스 모듈 인쇄회로기판
US7449365B2 (en) Wafer-level flipchip package with IC circuit isolation
KR20100104911A (ko) 반도체 패키지
US6882037B2 (en) Die paddle for receiving an integrated circuit die in a plastic substrate
KR100665332B1 (ko) 무선통신 모듈
CN109075157A (zh) 半导体装置、半导体装置的制造方法和电子装置
JP2014078578A (ja) 電子部品モジュール
CN217444379U (zh) 半导体器件的封装结构和电子设备
US8828795B2 (en) Method of fabricating semiconductor package having substrate with solder ball connections

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130624

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150707

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee