KR20070111286A - Ｓｉｐ구조의 통신모듈 및 ｓｉｐ구조의 통신모듈 제조방법 - Google Patents

Ｓｉｐ구조의 통신모듈 및 ｓｉｐ구조의 통신모듈 제조방법 Download PDF

Info

Publication number
KR20070111286A
KR20070111286A KR1020060044463A KR20060044463A KR20070111286A KR 20070111286 A KR20070111286 A KR 20070111286A KR 1020060044463 A KR1020060044463 A KR 1020060044463A KR 20060044463 A KR20060044463 A KR 20060044463A KR 20070111286 A KR20070111286 A KR 20070111286A
Authority
KR
South Korea
Prior art keywords
substrate
chip module
communication module
module
chip
Prior art date
Application number
KR1020060044463A
Other languages
English (en)
Inventor
손경주
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020060044463A priority Critical patent/KR20070111286A/ko
Publication of KR20070111286A publication Critical patent/KR20070111286A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

본 발명에 의한 SIP구조의 통신모듈은 RF신호, 베이스밴드신호 및 디지털신호 중 하나 이상의 신호를 처리하는 통신모듈로서, 상면측 일부 영역에 소정 두께로 홈부가 형성되는 기판; 상기 홈부 내부로 위치되어 상기 기판과 플립칩본딩되는 제1칩모듈; 및 상기 제1칩모듈 위로 결합되고, 상기 홈부 주위의 기판면에 형성된 패턴과 와이어 본딩되는 제2칩모듈을 포함한다.
본 발명에 의하면, 종래의 SIP 실장 구조를 개선하여, 소자들의 실장 면적을 최소화하면서도 와이어 본딩 사이, 그리고 소자 사이에 발생되는 기생성분 및 신호 커플링 현상을 억제할 수 있는 효과가 있다. 또한, 부품의 실장 설계가 용이해져서 초고밀도 집적화를 실현할 수 있고, 제품의 크기를 최소화하여 초박형 SIP 구조를 구현할 수 있으며, 생산 공정을 단순화할 수 있고, 하나의 단말기 제품 상에 다양한 신호 대역에 따른 통신 시스템을 탑재할 수 있는 효과가 있다.

Description

ＳＩＰ구조의 통신모듈 및 ＳＩＰ구조의 통신모듈 제조 방법{Communication module of System In Package sturcture and production method of communication module of System In Package structure}
도 1은 일반적인 통신모듈에 구비되는 칩소자들이 SIP구조로서 기판 상에 실장되는 세가지의 예를 도시한 측단면도.
도 2는 본 발명의 실시예에 따른 SIP구조의 통신모듈의 구성 요소를 개략적으로 도시한 회로도.
도 3은 본 발명의 실시예에 따른 SIP구조의 통신모듈의 베이스밴드처리부와 저장부의 실장 구조를 도시한 측단면도.
도 4는 본 발명의 실시예에 따른 SIP구조의 통신모듈에 구비되는 기판의 상부층 패턴을 예시한 도면.
도 5는 본 발명의 실시예에 따른 SIP구조의 통신모듈에 구비되는 기판의 하부층 패턴을 예시한 도면.
도 6은 본 발명의 실시예에 따른 SIP구조의 통신모듈 제조 방법을 도시한 흐름도.
〈도면의 주요 부분에 대한 부호의 설명〉
100: SIP구조의 통신 모듈 105: 기판
110: 안테나 115: 비아홀
120: RF처리부 130: SIP 모듈
131: 접착부재 132: BGA
133: 본딩 와이어 134: 저장부
135: 몰딩부 136: 베이스밴드처리부
140: 미디어처리부 150: 비디오재생부
160: 오디오재생부 170: MSM
본 발명은 RF신호, 베이스밴드신호 및 디지털신호 중 하나 이상의 신호를 처리하는 통신모듈의 SIP(System In Package) 구조에 관한 것이다.
통신모듈로 구성되는 통신 시스템으로는, 위성파/지상파 DMB 수신 시스템, GPS 수신 시스템, CDMA 통신 시스템 등을 들 수 있는데, 예를 들어 DMB 수신 시스템에 대하여 살펴보면 다음과 같다.
DMB(Digital Multimedia Broadcasting; 디지털 멀티미디어 방송)란 라디오(오디오) 방송, TV 방송 및 이동통신용 데이터를 포괄하는 첨단 방송을 의미하는 것으로, 지상파, 위성파, 무선주파수대역을 모두 이용하여 방송 신호를 디지털 데이터로 전송하기 때문에 이동방송, 휴대방송 그리고 개인용 방송에 이르기까지 그 이용범위가 매우 넓고, 컨텐츠의 개발이 광범위하다는 장점이 있다.
DMB는 기술 표준과 네트워크 구성에 따라 크게 지상파 DMB와 위성 DMB로 분류되는데, 지상파 DMB는 OFEM(Orthogonal Frequency Division Multiplex; 직교 주파수 분할 다중화) 방식을 따른 것이고, 위성 DMB는 CDM(Code Division Multiplex; 코드 분할 다중화) 방식을 이용한 것으로서 이동통신기술과 동일한 원리를 가진다.
이처럼, 통신 시스템은 RF신호, 베이스밴드신호, 디지털신호를 처리하여 통신을 수행하는데, 많은 회로 소자들로 이루어지며 소자들이 집적되어 통신모듈을 구성한다.
특히, 소자들이 집적된 통신모듈을 제조함에 있어서 반도체 소자의 미세회로 제조기술은 필수적으로 사용되며, 이 기술은 회로의 복잡함에 따른 개발기간의 연장, 막대한 설비투자, 공정비용의 비약적 증가로 인하여 제품의 종류에 따라 차별화하여 대응하기가 점차 어려워지고 있다.
이에, 동일한 종류 또는 다양한 종류의 반도체 소자를 칩 상태(Chip level) 또는 웨이퍼 상태(Wafer level)로 수직 적층하고, 비아 패턴으로 적층된 웨이퍼 또는 칩들간을 회로적으로 연결하여 하나의 패키지로 만드는 기술이 개발되었는데, 이러한 기술이 적용된 시스템 구조는 SIP(System In Package) 구조라 불리운다.
전술한 DMB 수신 시스템을 포함하여 일반적인 통신 시스템을 구성하는 소자들은 SIP 구조를 이용하여 제작되는 경우가 많다.
도 1은 일반적인 통신모듈에 구비되는 칩소자들이 SIP구조로서 기판 상에 실장되는 세가지의 예를 도시한 측단면도이다.
일반적으로, 통신모듈은 RF신호처리부, 베이스밴드처리부, 베이스밴드모뎀, 미디어처리부, 메모리, 코덱 및 입출력부를 포함하여 이루어지는데, 이중에서 베이스밴드처리부와 RF신호처리부는 개별 반도체 소자로 구비되고, 베이스밴드 소자는 메모리와 연동하게 된다.
도 1의 (a), (b), (c)도면을 보면, SIP 구조를 가지는 통신모듈의 일반적인 형태가 예시되어 있는데, 안테나를 통하여 수신된 신호는 상기 RF신호처리 소자(12, 22, 34)를 거치면서 중간 주파수 대역 신호로 변환되고, 변환된 중간 주파수 대역 신호는 베이스밴드 소자(13, 23, 36)으로 입력된다.
상기 베이스밴드 소자(13, 23, 36)는 ADC(Analog to Digital Converter)회로, DAC(Digital to Analog Converter)회로, 저대역통과필터 등의 회로를 구비하여 수신 신호로부터 영상 신호 및 음성 신호를 추출하는 기능을 수행한다.
이때, 베이스밴드 소자(13, 23, 36)는 영상 신호 및 음성 신호의 처리를 원활히 수행하기 위하여 메모리칩(14, 24, 35)과의 연동을 필요로 하며, 수동 소자(11, 21)들이 칩소자 주변에 배치되는 구조를 가진다.
도 1의 (a)도면을 보면, 부피가 상대적으로 큰 베이스밴드 소자(13)가 기판(10)에 실장되고, 그 위로 메모리(14)가 실장되어 각각 기판의 본딩 패턴과 와이어(15) 본딩된 후 몰딩부(16)가 형성된다. 그리고, RF신호처리 소자(12)는 베이스밴드 소자(13)와 수평 배치되어 실장되고 와이어 본딩되는 구조를 가진다.
이렇게 RF신호처리 소자(12)와 베이스밴드 소자(13)가 수평 구조를 가지는 경우, 신호 커플링(Coupling)을 방지하는 측면에서는 유리하지만 배치 설계 측면에서는 많은 면적을 차지하게 되는 문제점이 있다.
도 1의 (b)도면을 보면, 기판(20)면으로부터 상측으로, 베이스밴드 소자(23), 메모리(24), RF신호처리 소자(22)가 차례대로(상대적인 소자의 크기에 따라) 적층되고, 옆으로 주변소자(21)가 실장되어 몰딩부(26)가 형성된 구조를 볼 수 있는데, 이러한 경우 실장 공간을 감소시킬 수 있는 효과는 있으나, RF신호처리 소자(22)가 최상단에 위치되고 와이어(25) 본딩의 길이가 길어져 기생성분이 발생되며, 와이어(25) 본딩끼리 거리가 가까워져 신호 커플링이 발생되는 문제점이 있다. 또한, RF신호처리 소자(22)와 메모리(24), 베이스밴드 소자(23)간의 전파간섭 효과가 증가되는 문제점도 있다.
또한, 도 1의 (c)도면을 보면, 패키지와 패키지를 겹쳐서 붙이는 "Package-on-package" 방식을 사용하여 두개의 기판(31, 32)이 결합된 형태가 도시되어 있는데, 밑의 기판(31)에 RF신호처리 소자(34)가 실장되고, 위의 기판(32)에는 베이스밴드 소자(36), 메모리(35)가 적층된다. 소자들은 와이어(37) 본딩되고 각각 기판 상에서 몰딩부(38, 39)가 형성되며, 상기 두 개의 기판(31, 32)은 스페이서(33)를 통하여 이격 공간을 가진다.
그러나, 이러한 구조의 통신모듈은 전자 차폐 측면에서는 효과적이라 할 수 있으나, 기판(31, 32)이 두개로 구비되고, 스페이서(33)에 의하여 공간이 형성되는 등 전체적인 모듈의 두께가 두꺼워지므로 슬림화 추세인 이동통신단말기에 이용되기에는 한계가 있다.
본 발명은 위성파/지상파 DMB 수신 시스템, GPS 수신 시스템, CDMA 통신 시 스템 등의 RF통신 시스템의 SIP 구조에 있어서, 상대적으로 핵심적인 기능을 제공하고, 큰 크기를 가지는 베이스밴드 소자, RF신호처리 소자 및 메모리 등의 구성부를 효율적으로 배치설계하여 실장면적을 최소화하고, 상호 신호 간섭 효과를 억제하여 성능이 안정적으로 유지될 수 있는 SIP구조의 통신모듈을 제공한다.
본 발명에 의한 SIP구조의 통신모듈은 RF신호, 베이스밴드신호 및 디지털신호 중 하나 이상의 신호를 처리하는 통신모듈로서, 상면측 일부 영역에 소정 두께로 홈부가 형성되는 기판; 상기 홈부 내부로 위치되어 상기 기판과 플립칩본딩되는 제1칩모듈; 및 상기 제1칩모듈 위로 결합되고, 상기 홈부 주위의 기판면에 형성된 패턴과 와이어 본딩되는 제2칩모듈을 포함한다.
본 발명에 의한 SIP구조의 통신모듈 제조 방법은 RF신호, 베이스밴드신호 및 디지털신호 중 하나 이상의 신호를 처리하는 통신모듈에 관한 것으로서, 기판의 상면측 일부 영역에 소정 두께로 홈부가 형성되는 단계; 상기 홈부 내부로 제1칩모듈이 위치되고, 상기 기판과 플립칩본딩되는 단계; 상기 제1칩모듈 위로 위치되어 제2칩모듈이 결합되는 단계; 및 상기 제2칩모듈이 상기 홈부 주위의 기판면에 형성된 패턴과 와이어 본딩되는 단계를 포함한다.
이하에서 첨부된 도면을 참조하여 본 발명의 실시예에 따른 SIP구조의 통신모듈 및 SIP구조의 통신모듈 제조 방법에 대하여 상세히 설명한다.
도 2는 본 발명의 실시예에 따른 SIP구조의 통신모듈(100)의 구성 요소를 개략적으로 도시한 회로도이다.
도 2에 의하면, 본 발명의 실시예에 따른 SIP구조의 통신모듈(100)은 안테나(110), RF처리부(120), 저장부(134), 베이스밴드처리부(136), 미디어처리부(140), 비디오재생부(150), 오디오재생부(160) 및 MSM(Mobile Station Modem)(170)을 포함하여 이루어지며, 상기 저장부(134)와 베이스밴드처리부(136)는 각각 하나의 칩소자로 구비되고 함께 적층됨으로써 SIP 모듈(130)을 이룬다.
본 발명의 실시예에서, 상기 저장부(134)와 베이스밴드처리부(136)가 SIP 모듈(130)을 이루는 것으로 예시한 것은, 칩소자로 구비되는 경우 다른 구성부에 비하여 실장 면적이 크므로 SIP 모듈화를 통하여 전체 모듈의 크기와 두께를 감소시키는데 유리하며, 베이스밴드처리부(136)와 저장부(134)는 연동하여 동작되므로 모듈화되면 보다 안정적으로 동작할 수 있기 때문이다. 따라서, 다른 구성부들을 이용하여 SIP 모듈을 구성할 수 있음은 물론이다.
상기 SIP 모듈(130)의 구성에 대해서는, 도 3을 참조하여 상세히 후술하기로 한다.
본 발명의 실시예에 따른 SIP구조의 통신모듈(100)은 DMB 통신 시스템에 사용되는 것으로 가정하여 설명을 전개하기로 하는데, 상기 안테나(110)는 DMB 지상파 신호를 수신하여 전기적인 신호로 변환하고 이를 상기 RF처리부(120)로 전달한다.
상기 RF처리부(120)는 안테나(110)로부터 DMB 지상파 신호가 전달되면 동기화(Tunning) 수단을 통하여 신호를 선택적으로 선별하고, 선별된 신호를 중간 주파수 대역신호로 변환한다.
상기 RF처리부(120)는 크게 RF부(도시되지 않음)와 IF(Intermediate Frequency)부(도시되지 않음)로 구성되는데, RF부는 듀플렉서(Duplexer), 전력증폭기(Power Amplifier), 구동증폭기(Driver Amplifier), 저잡음 증폭기(Low Noise Amplifier), 신호혼합기, 주파수합성기, 대역통과 필터(BPF:Band Pass Filter) 등으로 이루어지고, IF부는 자동이득제어기(AGC:Automatic Gain Controller), 신호합성기, 신호혼합기, 중간주파수 증폭기(IF Amplifier) 등으로 이루어진다.
SIP 구조를 이루는 베이스밴드처리부(136)는 저장부(134)와 연동하여 중간 주파수 대역신호로부터 오디오 신호와 비디오 신호를 생성하며, 저장부(134)는 베이스밴드처리부(136)의 신호처리용 데이터를 보관하는 기능을 수행한다.
그리고, 상기 베이스밴드처리부(136)는 RF처리부(120)로부터 전달된 신호를 복조하여 베이스밴드 신호(저대역 아날로그 신호 상태임)로 변환하고, 저대역 아날로그 신호를 디지털 신호로 변환한다.
상기 베이스밴드처리부(136)는 아날로그/디지털 신호 변환기(ADC, DAC), FFT(Fast Fourier Transform)회로, 저대역통과필터(LPF: Low Pass Filter), 변복조기, 에러 교정 회로 등으로 이루어진다.
상기 저장부(134)는 가령, SDRAM(Synchronous Dynamic Random Access Memory)과 같은 메모리 소자로 구비될 수 있다.
SDRAM은 클록 속도가 주연산장치와 동기화되어 있는 DRAM 종류를 통칭하는데, 이러한 SDRAM을 이용하면 클록 속도의 동기화를 통하여 일정 시간 내에 프로세서가 수행할 수 있는 신호의 양을 증가시킬 수 있으므로 이동통신단말기용 통신 시 스템 상에서 많이 사용된다.
상기 MSM(170)은 DMB 통신 시스템의 핵심이 되는 장치로서, 중앙연산장치(CPU)와 음성의 코딩을 위한 보코더 등을 구비하며, 연산/제어 기능을 수행하여 각 회로부의 동작을 제어하고, 사용자 인터페이스 신호를 처리하여 데이터의 입출력을 제어한다.
또한, 상기 MSM(170)은 베이스밴드처리부(136)와 저장부(134)로 구성된 SIP 모듈(130), 그리고 RF처리부(120)와 연결되고 수신되는 신호의 전계에 따라 이득 전압을 조절할 수 있도록 제어신호를 전달한다.
상기 베이스밴드처리부(136)에서 저대역 아날로그 신호가 오디오 신호와 비디오 신호로 처리됨에 있어서, 오디오 신호는 베이스밴드처리부(136)의 보코더에 의하여 처리되므로 베이스밴드처리부(136)에서 출력된 오디오 신호는 실시간으로 오디오재생부(160)에서 처리될 수 있다.
상기 오디오재생부(160)는 베이스밴드처리부(136)에서 출력된 오디오 신호를 아날로그 신호로 변환하고 증폭하여 스피커를 통하여 출력되도록 한다.
그리고, 상기 베이스밴드처리부(136)에서 출력된 비디오 신호는 미디어처리부(140) 상에서 영상처리를 거친 후 비디오재생부(150)로 전달된다.
즉, 상기 미디어처리부(140)는 베이스밴드처리부(136)에서 전달된 비디오 신호를 디코딩하고, 디코딩된 신호를 그래픽 처리하는데, 가령 PIP(Picture In Picture) 기능을 제공하여 다수개의 채널을 동시에 화면출력하고, 사용자인터페이스 메뉴를 방송화면에 오버랩처리하여 디스플레이할 수 있다.
상기 비디오재생부(150)는 사용자가 선택한 채널에 해당되는 비디오 신호를 아날로그 신호로 변환하여 재생함으로써 화면에 출력되도록 한다.
이하에서, 상기 베이스밴드처리부(136)와 저장부(134)가 이루는 SIP 모듈(130)의 구조에 대하여 살펴본다.
도 3은 본 발명의 실시예에 따른 SIP구조의 통신모듈(100)의 베이스밴드처리부(136)와 저장부(134)의 실장 구조를 도시한 측단면도이다.
도 3에 의하면, 본 발명의 실시예에 따른 SIP 모듈(130)은 전술한 대로 베이스밴드처리부(136)와 저장부(134)를 포함하여 이루어지는데, 그 외에 기판(105), 본딩부(133), 수동소자부(137), 몰딩부(135) 등의 구조를 가진다.
우선, 기판(105)은 상면측 일부 영역에 소정 두께로 홈부(138)가 형성되고, 홈부(138) 내부로 베이스밴드처리부(136)가 실장된다. 그리고, 베이스밴드처리부(136) 위로 저장부(134)가 결합되는데, 이때 베이스밴드처리부(136)와 저장부(134)는 도전성 접착부재(131)를 통하여 결합될 수 있다.
또한, 도전성 접착부재(131)는 베이스밴드처리부(136)와 저장부(134) 사이에 전기적 간섭이 발생되는 것을 억제할 수 있다.
상기 베이스밴드처리부(136)는 이미 패키지 공정이 처리된 패키지칩모듈로서, 상기 홈부(138) 저면에 플립칩본딩되고, 상기 저장부(134)는 패키지 공정을 거치지 않은 베어(Bare)칩모듈의 상태로서 데이터 포트 및 어드레스 포트 등에 연결된 본딩 패드가 상기 홈부(138) 주변의 기판(105) 면과 와이어 본딩된다.
상기 저장부(134)는 기판 면에 형성된 패턴, 가령 라우팅 패턴 또는 비아홀 패턴과 연결된 본딩 패턴과 와이어 본딩될 수 있다.
이렇게 홈부(138) 상에서 소자들이 수직적 실장 구조를 이룸으로써, 전자파 차폐 기능이 우수해지고, 와이어 본딩부(133)의 길이를 최대한 짧게 할 수 있으므로 기생성분이 신호에 섞이는 현상을 최소화할 수 있다.
도 3을 참조하면, 베이스밴드처리부(136)가 실장된 경우 베이스밴드처리부(136)의 (칩)상면과 기판(105) 면이 동일하게 되도록, 상기 홈부(138)의 깊이가 형성된 것을 볼 수 있는데, 본딩부(133)의 본딩 환경, 주변 소자의 배치 설계 등을 고려하여 홈부(138)의 깊이는 조절될 수 있다.
예를 들어, 베이스밴드처리부(136)와 저장부(134)가 적층 구조를 이루어 홈부(138)에 실장된 경우, 저장부(134)의 (칩)상면과 기판(105) 면이 동일하게 되도록, 상기 홈부(138)의 깊이가 형성될 수도 있을 것이다.
그리고, 상기 기판(105)은 다층 구조로서, 비아홀(115)이 형성되고, 상기 홈부(138)를 중심으로 다른 구성부들(137)이 (수동/능동 부품, 패키지 칩소자 등의 형태로서) 실장되어 상기 비아홀(115)을 통하여 상호 전기적으로 연결될 수 있다.
상기 베이스밴드처리부(136)는 칩 저면에 범프(Bump)가 형성되고 BGA(Ball Grid Array)(132) 구조를 이루어, 상기 홈부(138)의 기판면과 플립칩 본딩된다.
상기 베이스밴드처리부(136)가 범핑되면 플립칩 본딩 기계를 통하여 범핑된 베이스밴드처리부(136)가 실장되고, 베이스밴드처리부(136)의 표면에 도전성 접착부재(131)가 얇게 도포된 후 저장부(134)가 접착된다.
여기서, 범핑(Bumping)이란 반도체 웨이퍼의 알루미늄 패드 상에 금과 같은 금속 부재 또는 솔더 부재 등의 소재로 수십 μm 크기에서 수백 μm 크기의 외부접속단자(참고로, 외부접속단자는 "돌기형태"를 가지므로 흔히 "범프"라 불리운다)를 형성하는 공정을 의미한다.
또한, 플립칩 범핑이란, 와이어 본딩 방식과는 달리, 범프가 형성된 칩을 뒤집어 표면이 기판방향을 향하도록 실장하는 방식으로서, 반도체 패키징 방식 중에서 가장 작은 형태를 구현할 수 있다.
이와 같은 과정을 통하여, 기판(105) 상에 SIP 모듈(130)이 구현되면, 그 상부로 전체 몰딩이 수행되고 경화 과정을 거쳐 몰딩부(135)가 형성된다.
도 4는 본 발명의 실시예에 따른 SIP구조의 통신모듈(100)에 구비되는 기판(105)의 상부층 패턴을 예시한 도면이고, 도 5는 본 발명의 실시예에 따른 SIP구조의 통신모듈(100)에 구비되는 기판(105)의 하부층 패턴을 예시한 도면이다.
도 4 및 도 5에 의하면, 본 발명에 의한 SIP 모듈(130)이 형성되는 기판(105)은 소자의 배치 설계 및 각 소자간 연결 구조를 효율적으로 하기 위하여, 다층 구조를 가지며, 다수개의 본딩 패드(A, B, C)를 구비한다.
우선, 도 4에 도시된 기판의 상부층(105a) 패턴을 보면, 플립칩 본딩 패드(B), 와이어 본딩 패드(C), SMT(Surface Mount Technology) 패드(A)의 세 가지 본딩 패드가 형성되어 있는데, 플립칩 본딩 패드(B)는 기판 상부층(105a)의 중앙부에 형성되어 범퍼가 형성된 베이스밴드처리부(136)와 플립칩 본딩된다.
또한, 상기 와이어 본딩 패드(C)와 SMT 패드(A)는 기판 상부층(105a)의 측단에 인접하게 형성되어, 플립칩 본딩된 베이스밴드처리부(136) 및 그 위로 접착된 저장부(134)와 수월하게 와이어 본딩될 수 있는 구조를 가진다.
도 5를 참조하면, 기판의 하부층(105b) 기판 패턴(D)은, 칩의 아랫 면에 링형태로 핀들을 배치하여 칩의 크기를 줄일 수 있도록 하는 칩 패키징 방식, 즉 BGA(Ball Gray Array) 방식을 이용하여 패턴이 배열되어 있다.
따라서, 본 발명에 의한 베이스밴드처리부(136)와 저장부(134)가 구현된 SIP 모듈(130)은 도전성 접착부재를 이용한 수직적 실장 구조 뿐만 아니라, 범핑을 통한 플립칩 본딩 방식, BGA(132) 방식의 패턴 형성을 통하여 그 크기를 최소화할 수 있게 된다.
이하에서, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 SIP구조의 통신모듈(100) 제조 방법에 대하여 설명한다.
도 6은 본 발명의 실시예에 따른 SIP구조의 통신모듈(100) 제조 방법을 도시한 흐름도이다.
도 6에 의하면, 우선, 기판(105)에 홈부(138)가 형성되는데, 홈부(138)는 기계적인 절삭 공정 또는 습식/건식 에칭 공정 등을 통하여 형성될 수 있다(S100).
상기 홈부(138)의 높이는, 베이스밴드처리부(136)가 BGA(132) 구조로 실장된 경우 그 상면과 기판 면의 높이가 동일하도록 형성된다.
이어서, 베이스밴드처리부(136)는 범핑 공정을 통하여 범프가 형성되고(S105), BGA(Ball Grid Array) 구조를 이루어, 상기 홈부(138)의 기판면과 플립칩 본딩된다(S110).
BGA를 통하여 베이스밴드처리부(136)가 본딩되는 경우, 종래의 할(HAL)처리 방식이 아닌 무납(Pb-Free) 방식이 사용되는 것이 바람직하며, 무납 방식은 상대적으로 낮은 온도에서 공정이 수행되므로 칩소자에 열적 손상이 가해지는 것을 방지할 수 있다.
상기 베이스밴드처리부(136)가 플립칩 본딩되면, 칩의 상면으로 도전성 접착부재(131)가 도포되고(S115), 도전성 접착부재(131)를 통하여 저장부(134)가 결합된다(S120).
상기 저장부(134)의 다이 어태칭(Die Attaching) 공정이 처리되면, 저장부(134)의 데이터 포트 및 어드레스 포트의 본딩 패드가 기판의 라우팅 패턴, 전송로 패턴등과 와이어 본딩된다(S125).
이렇게 BGA(132) 구조를 통한 플립칩 본딩, 도전성 접착부재(131)를 이용한 수직적 실장 구조, 홈부(138)에 의한 이격 구조, 와이어(본딩부; 133)의 최소한의 사용과 그 길이의 축소 등은 통신모듈의 크기를 최소화하는데 도움을 줄 뿐만 아니라 전기적 간섭 및 불필요한 신호 성분의 발생을 억제하므로 통신 기능이 안정화되는데도 도움이 된다.
저장부(134)가 기판(105)과 와이어 본딩되면, SIP 모듈(130)을 포함하여 주변 실장 칩 위로 실리콘과 같은 몰딩부재를 이용하여 몰딩부(135)가 형성되는데(S130), 몰딩부는(135) 외부의 충격으로부터 소자 및 전기적 연결부위를 보호하고, 금성 성분의 구조물이 부식되는 것을 방지한다.
가령, 몰딩 공법으로는 트랜스퍼 몰딩 방식을 예로 들 수 있는데, 트랜스퍼 몰딩이란 일정한 형태로 음각한 몰드 다이(die)에 리드프레임, 섭스트레이트를 장 착하고 점도를 가지는 컴파운드를 열과 압을 이용하여 채워넣은 후 경화시키는 몰딩 방법을 의미한다.
이상에서 본 발명에 대하여 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
본 발명에 의한 RF송수신 시스템에 의하면, 종래의 SIP 실장 구조를 개선하여, 소자들의 실장 면적을 최소화하면서도 와이어 본딩 사이, 그리고 소자 사이에 발생되는 기생성분 및 신호 커플링 현상을 억제할 수 있는 효과가 있다.
또한, 본 발명에 의하면, 부품의 실장 설계가 용이해져서 초고밀도 집적화를 실현할 수 있고, 제품의 크기를 최소화하여 초박형 SIP 구조를 구현할 수 있으며, 생산 공정을 단순화할 수 있고, 하나의 단말기 제품 상에 다양한 신호 대역에 따른 통신 시스템을 탑재할 수 있는 효과가 있다.

Claims (10)

  1. RF신호, 베이스밴드신호 및 디지털신호 중 하나 이상의 신호를 처리하는 통신모듈에 있어서,
    상면측 일부 영역에 소정 두께로 홈부가 형성되는 기판;
    상기 홈부 내부로 위치되어 상기 기판과 플립칩본딩되는 제1칩모듈; 및
    상기 제1칩모듈 위로 결합되고, 상기 홈부 주위의 기판면에 형성된 패턴과 와이어 본딩되는 제2칩모듈을 포함하는 SIP(System In Package)구조의 통신모듈.
  2. 제 1항에 있어서, 상기 제1칩모듈은
    패키지칩모듈로서, 범프가 형성되고 BGA(Ball Grid Array) 구조를 이루어, 상기 홈부의 기판면과 플립칩 본딩되는 것을 특징으로 하는 SIP구조의 통신모듈.
  3. 제 1항에 있어서, 상기 제2칩모듈은
    베어칩모듈로서, 도전성 접착부재를 통하여 상기 제1칩모듈과 결합되는 것을 특징으로 하는 SIP구조의 통신모듈.
  4. 제 1항에 있어서,
    상기 제1칩모듈 및 상기 제2칩모듈이 실장된 상기 홈부 영역을 포함하여 상기 기판 상에 몰딩부가 형성되는 것을 특징으로 하는 SIP구조의 통신모듈.
  5. 제 1항에 있어서, 상기 기판은
    상기 제1칩모듈 및 상기 제2칩모듈이 실장되는 경우, 상기 기판 면과 상기 제1칩모듈 면이 동일한 높이가 되거나, 상기 기판 면과 상기 제2칩모듈 면이 동일한 높이가 되도록 상기 홈부의 두께가 조정되는 것을 특징으로 하는 SIP구조의 통신모듈.
  6. 제 1항에 있어서, 상기 기판은
    상기 홈부 주변으로 회로 부품이 표면실장되는 것을 특징으로 하는 SIP구조의 통신모듈.
  7. 제 1항에 있어서, 상기 기판은
    다층 구조로서, 상부층에 플립칩 본딩 패드, 와이어 본딩 패드, SMT(Surface Mount Technology) 패드 중 적어도 하나 이상의 패드가 형성되는 것을 특징으로 하는 SIP구조의 통신모듈.
  8. RF신호, 베이스밴드신호 및 디지털신호 중 하나 이상의 신호를 처리하는 통신모듈에 있어서,
    기판의 상면측 일부 영역에 소정 두께로 홈부가 형성되는 단계;
    상기 홈부 내부로 제1칩모듈이 위치되고, 상기 기판과 플립칩본딩되는 단계;
    상기 제1칩모듈 위로 위치되어 제2칩모듈이 결합되는 단계; 및
    상기 제2칩모듈이 상기 홈부 주위의 기판면에 형성된 패턴과 와이어 본딩되는 단계를 포함하는 SIP구조의 통신모듈 제조 방법.
  9. 제 8항에 있어서, 상기 제2칩모듈이 결합되는 단계는
    다이 어태칭(Die Attaching) 공정을 통하여 이루어지는 것을 특징으로 하는 SIP구조의 통신모듈 제조 방법.
  10. 제 8항에 있어서,
    상기 제2칩모듈이 상기 기판과 와이어 본딩되면, 상기 제1칩모듈 및 상기 제2칩모듈이 실장된 상기 홈부를 포함하여 상기 기판 상에 몰딩부가 형성되는 단계를 포함하는 것을 특징으로 SIP구조의 통신모듈 제조 방법.
KR1020060044463A 2006-05-17 2006-05-17 Ｓｉｐ구조의 통신모듈 및 ｓｉｐ구조의 통신모듈 제조방법 KR20070111286A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060044463A KR20070111286A (ko) 2006-05-17 2006-05-17 Ｓｉｐ구조의 통신모듈 및 ｓｉｐ구조의 통신모듈 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060044463A KR20070111286A (ko) 2006-05-17 2006-05-17 Ｓｉｐ구조의 통신모듈 및 ｓｉｐ구조의 통신모듈 제조방법

Publications (1)

Publication Number Publication Date
KR20070111286A true KR20070111286A (ko) 2007-11-21

Family

ID=39090271

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060044463A KR20070111286A (ko) 2006-05-17 2006-05-17 Ｓｉｐ구조의 통신모듈 및 ｓｉｐ구조의 통신모듈 제조방법

Country Status (1)

Country Link
KR (1) KR20070111286A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7679928B2 (en) 2008-07-04 2010-03-16 Samsung Electro-Mechanics Co., Ltd. System-in-package module and mobile terminal having the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7679928B2 (en) 2008-07-04 2010-03-16 Samsung Electro-Mechanics Co., Ltd. System-in-package module and mobile terminal having the same

Similar Documents

Publication Publication Date Title
US11942676B2 (en) Single-package wireless communication device
US7089032B2 (en) Radio transmitting/receiving device
US8609463B2 (en) Integrated circuit package system employing multi-package module techniques
US20150201497A1 (en) High-density inter-package connections for ultra-thin package-on-package structures, and processes of forming same
US11528809B2 (en) Method for orienting solder balls on a BGA device
US20090230541A1 (en) Semiconductor device and manufacturing method of the same
JPWO2005122257A1 (ja) コンデンサを内蔵した半導体装置及びその製造方法
US20080093723A1 (en) Passive placement in wire-bonded microelectronics
TWI646884B (zh) 精確地平面控制之被動裝置總成
US7978479B2 (en) WLAN SiP module
US20050180122A1 (en) Electronic circuit module
US7763960B2 (en) Semiconductor device, method for manufacturing semiconductor device, and electric equipment system
KR20070111286A (ko) Ｓｉｐ구조의 통신모듈 및 ｓｉｐ구조의 통신모듈 제조방법
KR102598381B1 (ko) 적층된 다이들을 이용하는 반도체 다이(die) 모듈을 용이하게 하기 위해 분할된 양면 금속화 구조물들을 이용하는 집적 회로(ic) 패키지들, 및 그의 제조 방법들
KR101349546B1 (ko) Ｒｆ송수신 시스템
KR101133146B1 (ko) 본딩 와이어 안테나 통신 모듈
US8478197B2 (en) Wireless transceiver module
KR20240046873A (ko) 패키지 높이 감소를 위해 패키지 기판에 상부 적층형 다이(들)를 커플링시키기 위한 인터포저를 채용한 적층형 다이 집적 회로(ic) 패키지, 및 관련 제조 방법들
KR20070012902A (ko) Ｄｍｂ 수신 시스템
KR20110021427A (ko) 모노폴 본딩 와이어 안테나 통신 모듈
TW202245173A (zh) 具有垂直熱路徑的高功率晶粒散熱器
KR20070101064A (ko) Ｒｆ송수신 시스템
KR20050100461A (ko) 멀티 칩 패키지
KR20080078323A (ko) Ｒｆ송수신 시스템

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid