KR101349546B1 - Ｒｆ송수신 시스템 - Google Patents

Ｒｆ송수신 시스템 Download PDF

Info

Publication number
KR101349546B1
KR101349546B1 KR1020070012343A KR20070012343A KR101349546B1 KR 101349546 B1 KR101349546 B1 KR 101349546B1 KR 1020070012343 A KR1020070012343 A KR 1020070012343A KR 20070012343 A KR20070012343 A KR 20070012343A KR 101349546 B1 KR101349546 B1 KR 101349546B1
Authority
KR
South Korea
Prior art keywords
signal
unit
baseband
shield case
substrate
Prior art date
Application number
KR1020070012343A
Other languages
English (en)
Other versions
KR20080073576A (ko
Inventor
김원호
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020070012343A priority Critical patent/KR101349546B1/ko
Publication of KR20080073576A publication Critical patent/KR20080073576A/ko
Application granted granted Critical
Publication of KR101349546B1 publication Critical patent/KR101349546B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

본 발명은 SIP(System In Package) 구조를 가지는 RF송수신 시스템에 관한 것으로서, 본 발명에 의한 RF송수신 시스템은 기판에 실장되는 제1소자부; 상기 제1소자부 위에 위치되어 기판과 결합되는 쉴드케이스; 및 상기 쉴드케이스 위에 실장되는 제2소자부를 포함한다.
본 발명에 의하면, 종래의 SIP 실장 구조를 개선하여, 소자들의 실장 면적을 최소화하면서도 와이어 본딩 사이, 그리고 소자 사이에 발생되는 기생성분 및 신호 커플링 현상, EMI 현상 등을 억제할 수 있는 효과가 있다. 또한, 부품의 실장 설계가 용이해지고, 제품의 크기를 최소화할 수 있으며, 생산 공정을 단순화할 수 있게 된다.

Description

ＲＦ송수신 시스템{Radio Frequency transmitter/receiver system}
도 1은 일반적인 RF송수신 시스템의 제1실시예에 따른 SIP 구조를 예시적으로 도시한 측단면도.
도 2는 일반적인 RF송수신 시스템의 제2실시예에 따른 SIP 구조를 예시적으로 도시한 측단면도.
도 3은 본 발명의 실시예에 따른 DMB 수신 시스템의 구성 요소를 개략적으로 도시한 블록도.
도 4는 본 발명의 제1실시예에 따른 DMB 수신 시스템의 각 구성부가 SIP 구조로 실장되는 경우 그 구조를 예시한 측단면도.
도 5는 본 발명의 제2실시예에 따른 DMB 수신 시스템의 각 구성부가 SIP 구조로 실장되는 경우 그 구조를 예시한 측단면도.
〈도면의 주요 부분에 대한 부호의 설명〉
130: SIPD 132a, 132b: RF처리부
134a, 134b: 저장부 136a, 136b: 베이스밴드처리부
182a,182b: 기판부 184a,184b: 수동소자부
186a,186b: 본딩부 188a,188b: 제2몰딩부
190a,190b: BGA 192a,192b: 제1몰딩부
194a, 194b: 쉴드케이스
본 발명은 SIP(System In Package) 구조를 가지는 RF송수신 시스템에 관한 것이다.
RF송수신 시스템으로는, 위성파/지상파 DMB 수신 시스템, GPS 수신 시스템, CDMA 통신 시스템 등을 들 수 있는데, DMB(Digital Multimedia Broadcasting; 디지털 멀티미디어 방송)란 라디오(오디오) 방송, TV 방송 및 이동통신용 데이터를 포괄하는 첨단 방송을 의미한다.
DMB는 지상파, 위성파, 무선주파수대역을 모두 이용하여 방송 신호를 디지털 데이터로 전송하기 때문에 이동방송, 휴대방송 그리고 개인용 방송에 이르기까지 그 이용범위가 매우 넓고, 컨텐츠의 개발이 광범위하다는 장점이 있다.
DMB는 기술 표준과 네트워크 구성에 따라 크게 지상파 DMB와 위성 DMB로 분류되는데, 지상파 DMB는 OFEM(Orthogonal Frequency Division Multiplex; 직교 주파수 분할 다중화) 방식을 따른 것이고, 위성 DMB는 CDM(Code Division Multiplex; 코드 분할 다중화) 방식을 이용한 것으로서 이동통신기술과 동일한 원리를 가진다.
한편, 반도체 소자의 미세회로 제조기술은 회로의 복잡함에 따른 개발기간의 연장, 막대한 설비투자, 공정비용의 비약적 증가로 인하여 제품의 종류에 따라 차별화하여 대응하기가 점차 어려워지고 있다.
이에, 동일한 종류 또는 다양한 종류의 반도체 소자를 칩 상태(Chip level) 또는 웨이퍼 상태(Wafer level)로 수직 적층하고, 비아 패턴으로 적층된 웨이퍼 또는 칩들간을 회로적으로 연결하여 하나의 패키지로 만드는 기술이 개발되었는데, 이러한 기술이 적용된 시스템 구조는 SIP(System In Package) 구조라 불리운다.
전술한 DMB 수신 시스템을 포함하여 일반적인 RF송수신 시스템을 구성하는 소자들은 SIP 구조를 이용하여 제작되는 경우가 많다.
도 1은 일반적인 RF송수신 시스템의 제1실시예에 따른 SIP 구조를 예시적으로 도시한 측단면도이고, 도 2는 일반적인 RF송수신 시스템의 제2실시예에 따른 SIP 구조를 예시적으로 도시한 측단면도이다.
일반적인 RF송수신 시스템은 일반적으로, RF신호처리 소자(12, 22), 베이스밴드 소자(13, 23), 베이스밴드모뎀, 미디어처리 소자, 메모리(14, 24), 코덱 및 입출력 소자를 포함하여 이루어지는데, 이중에서 베이스밴드 소자(13, 23)와 RF신호처리 소자(12, 22)는 개별 반도체 소자로 구비되고, 베이스밴드 소자(13, 23)는 메모리(14, 24)와 연동하게 된다.
도 1 및 도 2를 보면, SIP 구조를 가지는 일반적인 RF송수신 시스템의 실장 구조가 예시되어 있는데, 안테나를 통하여 수신된 신호는 상기 RF신호처리 소자(12, 22)를 거치면서 중간 주파수 대역 신호로 변환되고, 변환된 중간 주파수 대역 신호는 베이스밴드 소자(13, 23)으로 입력된다.
상기 베이스밴드 소자(13, 23)은 ADC(Analog to Digital Converter)회로, DAC(Digital to Analog Converter)회로, 저대역통과필터 등의 회로를 구비하여 수 신 신호로부터 영상 신호 및 음성 신호를 추출하는 기능을 수행한다.
이때, 베이스밴드 소자(13, 23)는 영상 신호 및 음성 신호의 처리를 원활히 수행하기 위하여 메모리칩(14, 24)과의 연동을 필요로 하게 된다.
도 1에 도시된 제1실시예를 보면, 부피가 상대적으로 큰 베이스밴드 소자(13)가 기판(10)에 실장되고, 그 위로 메모리(14)가 실장되어 각각 기판의 본딩 패턴과 와이어(15) 본딩된다. 그리고, RF신호처리 소자(12)는 베이스밴드 소자(13)와 수평 배치되어 실장되고 와이어 본딩되는 구조를 가진다.
이렇게 RF신호처리 소자(12)와 베이스밴드 소자(13)가 수평 구조를 가지는 경우, 간섭현상을 방지하는 측면에서는 유리하지만 배치 설계 측면에서는 많은 면적을 차지하게 되는 문제점이 있다.
도 2에 도시된 제2실시예를 보면, 기판(20)면으로부터 상측으로, 베이스밴드 소자(23), 메모리(24), RF신호처리 소자(22)가 차례대로(상대적인 소자의 크기에 따라) 적층되어 실장된 구조를 볼 수 있는데, 이러한 경우 실장 공간을 감소시킬 수 있는 효과는 있으나, RF신호처리 소자(22)가 최상단에 위치되고 와이어(25) 본딩의 길이가 길어져 기생성분이 발생되며, 와이어(25) 본딩끼리 거리가 가까워져 신호 커플링이 발생되는 문제점이 있다. 또한, RF신호처리 소자(22)와 메모리(24), 베이스밴드 소자(23)간의 전파간섭 효과가 증가되는 문제점도 있다.
그리고, 수동 소자(11, 21)들이 칩소자(12, 13, 14, 22, 23, 24) 주변에 배치되므로 실장 영역을 최소화하는데 하나의 장애 요소가 되고 있다.
본 발명은 DMB 수신 시스템, GPS 수신 시스템, CDMA 통신 시스템 등의 RF통신 시스템의 SIP 구조에 있어서, 상대적으로 핵심적인 기능을 제공하고, 큰 크기를 가지는 베이스밴드 소자, RF신호처리 소자 및 메모리 등의 구성부를 효율적으로 배치설계하여 실장면적을 최소화하고, 소자간 간섭 현상을 억제하여 성능이 안정적으로 유지될 수 있는 RF송수신 시스템을 제공한다.
본 발명에 의한 RF송수신 시스템은 기판에 실장되는 제1소자부; 상기 제1소자부 위에 위치되어 기판과 결합되는 쉴드케이스; 및 상기 쉴드케이스 위에 실장되는 제2소자부를 포함한다.
이하에서 첨부된 도면을 참조하여 본 발명의 실시예에 따른 RF송수신 시스템에 대하여 상세히 설명하는데, 본 발명의 실시예에서는 DMB 수신 시스템이 사용되는 것으로 한다.
도 3은 본 발명의 실시예에 따른 DMB 수신 시스템(100)의 구성 요소를 개략적으로 도시한 블록도이다.
도 3에 의하면, 본 발명의 실시예에 따른 DMB 수신 시스템(100)은 안테나(110), RF처리부(132), 저장부(134), 베이스밴드처리부(136), 미디어처리부(140), 비디오재생부(150), 오디오재생부(160) 및 MSM(Mobile Station Modem)(170)을 포함하여 이루어지는데, 상기 RF처리부(132), 베이스밴드처리부(136) 및 저장부(134)는 각각 하나의 칩소자로 구비되고 함께 실장되어 몰딩됨으로써 단일 패키지 소자로 구현된다.
이하에서, 상기 단일 패키지 소자는 "SIPD(System In Package Device)"라고 지칭하기로 하며, 상기 SIPD(130)는 도 4 내지 도 6을 참조하여 실시예별로 상세히 후술하기로 한다.
우선, 상기 안테나(110)는 DMB 지상파 신호를 수신하여 전기적인 신호로 변환하고 이를 상기 RF처리부(132)로 전달한다.
상기 RF처리부(132)는 안테나(110)로부터 DMB 지상파 신호가 전달되면 동기화(Tunning) 수단을 통하여 신호를 선택적으로 선별하고, 선별된 신호를 중간 주파수 대역신호로 변환한다.
상기 RF처리부(132)는 크게, RF 자동이득제어기(RF AGC; RF Automatic Gain Controller), 전력증폭기, 저잡음 증폭기, 대역통과 필터 등을 포함하는 RF부와, IF 자동이득제어기(IF AGC: IF Automatic Gain Controller), 신호합성기, 신호혼합기, 중간주파수 증폭기(IF Amplifier) 등을 포함하는 IF부로 이루어진다.
전술한 바와 같이, RF처리부(132)와 함께 SIPD(130)로 구현되는 상기 베이스밴드처리부(136)와 저장부(134)는 연동하여 중간 주파수 대역신호로부터 오디오 신호와 비디오 신호를 생성하며, 저장부(134)는 베이스밴드처리부(136)의 신호처리용 데이터를 보관하는 기능을 수행한다.
상기 베이스밴드처리부(136)는 RF처리부(132)로부터 전달된 신호를 복조하여 베이스밴드 신호(저대역 아날로그 신호 상태임)로 변환하고, 저대역 아날로그 신호를 디지털 신호로 변환한다.
상기 베이스밴드처리부(136)는 아날로그/디지털 신호 변환기(ADC, DAC), FFT(Fast Fourier Transform)회로, 저대역통과필터(LPF: Low Pass Filter), 변복조기, 에러 교정 회로 등으로 이루어진다.
상기 저장부(134)는 가령, SDRAM(Synchronous Dynamic Random Access Memory)과 같은 메모리 소자로 구비될 수 있다.
SDRAM은 클록 속도가 주연산장치와 동기화되어 있는 DRAM 종류를 통칭하는데, 이러한 SDRAM을 이용하면 클록 속도의 동기화를 통하여 일정 시간 내에 프로세서가 수행할 수 있는 신호의 양을 증가시킬 수 있으므로 DMB 수신 시스템 상에서 많이 사용된다.
상기 MSM(170)은 DMB 수신 시스템(100)의 핵심이 되는 장치로서, 중앙연산장치(CPU)와 음성의 코딩을 위한 보코더 등을 구비하며, 연산/제어 기능을 수행하여 각 회로부의 동작을 제어하고, 사용자 인터페이스 신호를 처리하여 데이터의 입출력을 제어한다.
또한, 상기 MSM(170)은 RF처리부(132), 베이스밴드처리부(136) 및 저장부(134)로 구성된 SIPD(130)와 연결되고, SIPD(130) 내에 존재하는 이득증폭기가 수신되는 신호의 전계에 따라 이득 전압을 조절할 수 있도록 제어신호를 전달한다.
상기 베이스밴드처리부(136)에서 저대역 아날로그 신호가 오디오 신호와 비디오 신호로 처리됨에 있어서, 오디오 신호는 베이스밴드처리부(136)의 보코더에 의하여 처리되므로 베이스밴드처리부(136)에서 출력된 오디오 신호는 실시간으로 오디오재생부(160)에서 처리될 수 있다.
상기 오디오재생부(160)는 베이스밴드처리부(136)에서 출력된 오디오 신호를 아날로그 신호로 변환하고 증폭하여 스피커를 통하여 출력되도록 한다.
그리고, 상기 베이스밴드처리부(136)에서 출력된 비디오 신호는 미디어처리부(140) 상에서 영상처리를 거친 후 비디오재생부(150)로 전달된다.
즉, 상기 미디어처리부(140)는 베이스밴드처리부(136)에서 전달된 비디오 신호를 디코딩하고, 디코딩된 신호를 그래픽 처리하는데, 가령 PIP(Picture In Picture) 기능을 제공하여 다수개의 채널을 동시에 화면출력하고, 사용자인터페이스 메뉴를 방송화면에 오버랩처리하여 디스플레이할 수 있다.
상기 비디오재생부(150)는 사용자가 선택한 채널에 해당되는 비디오 신호를 아날로그 신호로 변환하여 재생함으로써 화면에 출력되도록 한다.
도 4는 본 발명의 제1실시예에 따른 DMB 수신 시스템(100a)의 각 구성부가 SIP 구조로 실장되는 경우 그 구조를 예시한 측단면도이다.
도 4를 참조하면, 본 발명의 제1실시예에 따른 DMB 수신 시스템(100a)이 이루는 SIP 구조는 기판부(182a), 본딩부(186a), 제1몰딩부(192a), 수동소자부(184a), RF처리부(132a), 쉴드케이스(194a), 베이스밴드처리부(136a), 저장부(134a) 및 제2몰딩부(188a)를 포함하여 이루어진다.
본 발명의 실시예에서, 제1소자부, 제2소자부, 제3소자부가 수직 구조로 실장되는 것을 특징으로 하는데, 제1소자부는 RF처리부(132a)해당되고, 제2소자부는 베이스밴드처리부(136a)에 해당되며, 제3소자부는 저장부(134a)에 해당된다.
전자계 신호가 강하게 발생되는 RF처리부(132a)는 쉴드케이스(194a)의 밀페 공간에 배치되는 것이 좋으나, 베이스밴드처리부(136a)와 저장부(134a)는 그 위치 가 바뀔 수 있다(즉, 제2소자부가 저장부(134a), 제3소자부가 베이스밴드처리부(136a)일 수 있음).
일반적으로, 베이스밴드처리부(136a)의 칩크기가 저장부(134a)보다 크므로 제1실시예와 같은 수직 구조를 가지는 것이 좋다.
우선, 기판부(182a)의 상면으로 RF처리부(132a)가 다이본딩되는데, RF처리부(132a)는 도전성 접착부재를 통하여 기판부(182a) 표면에 결합되고, 기판부(182a)에 형성된 패턴, 가령 라우팅 패턴 또는 비아홀 패턴과 연결된 본딩 패턴과 와이어 본딩될 수 있다.
RF처리부(132a)가 도전성 접착부재를 통하여 기판부(182a)와 결합됨으로써, 상기 기판부(182a)가 다층 구조를 가질 경우 내부에 실장되는 소자들로 RF 전파가 전달되는 것을 차폐시킬 수 있게 된다.
그리고, 상기 RF처리부(132a)와 RF처리부(132a)의 와이어 본딩 영역을 포함하여 실리콘, 에폭시 재질과 같은 제1몰딩부(192a)가 형성된다.
상기 쉴드케이스(194a)는 상기 제1몰딩부 위로 형성되는데, 쉴드케이스(194a)는 이처럼 갭영역을 제공하고, 전자계 신호를 차페시키며, 위쪽으로 수직 구조물이 형성될 수 있도록 지지체 역할을 한다.
상기 쉴드케이스(194a)는 Al, Cu, Ni, Au 등과 같은 도전성 재질을 포함하여 형성될 수 있으며, RF처리부(132a)와 베이스밴드처리부(136a)를 공간적으로 격리시킬 뿐만 아니라, 각각의 본딩부까지 격리시킬 수 있으므로 전파 차폐 효과가 극대화될 수 있다. 또한, RF처리부(132a)의 본딩 와이어 길이를 최대한 짧게 할 수 있 으므로 기생성분이 발생되는 것을 억제할 수 있게 된다.
또한, 상기 베이스밴드처리부(136a)는 상면에 저장부(134a)와 접착부재를 통하여 결합되고, 각각 기판부(182a)와 와이어 본딩된다.
여기서, 베이스밴드처리부(136a)와 저장부(134a)는 전파 간섭 현상이 극히 미약하며, 신호 커플링이 발생될 염려가 거의 없으므로, 본딩 와이어(186a) 간의 거리, 접착부재의 도전성/비도전성 여부 등의 요인에 영향을 받을 필요가 없다.
이렇게 베이스밴드처리부(136a), RF처리부(132a) 및 저장부(134a)가 수직 실장되고 와이어 본딩되면, 전체 와이어 본딩 영역 외측으로 수동소자부(184a)가 표면실장되고, 각 구성부는 기판 상에서 에폭시 수지와 같은 재질로 전체몰딩되어 경화 공정이 처리됨으로써 제2몰딩부(188a)가 형성된다.
도 5는 본 발명의 제2실시예에 따른 DMB 수신 시스템(100b)의 각 구성부가 SIP 구조로 실장되는 경우 그 구조를 예시한 측단면도이다.
도 5를 참조하면, 본 발명의 제2실시예에 따른 DMB 수신 시스템(100b)이 이루는 SIP 구조는 제1실시예와 같이 기판부(182b), 본딩부(186b), 제1몰딩부(192b), 수동소자부(184b), RF처리부(132b), 쉴드케이스(194b), 베이스밴드처리부(136b), 저장부(134b) 및 제2몰딩부(194b)를 포함하여 이루어지는데, 제1실시예와 동일한 구조 및 기능에 대해서는 그 설명을 생략하기로 한다.
본 발명의 제2실시예에 따른 SIP 구조가 전술한 제1실시예와 차별화되는 점은 쉴드케이스(194b) 내부로 수동소자부(184b)의 일부가 위치된 점, 제1몰딩부(192b)가 수동소자부(184b) 영역까지 형성되지 않은 점이며, 일반적으로 베이스 밴드처리부(136b)의 칩제품이 RF처리부(132b)보다 크므로 쉴드케이스(194b) 내부 영역에 공간이 남게 된다.
상기 수동소자부(184b)의 일부란, RF처리부와 관계된 수동소자의 무리로서, 가령, 칩소자로 구현되는 RF처리부(132b)는 외부에 수동소자와 더 연결될 필요가 있으며, 이러한 경우 수동소자부(184b) 역시 RF처리부(132b)와 연결되는 수동소자, 그리고 베이스밴드처리부(136b)와 연결되는 수동소자로 구분될 필요가 있다.
따라서, 더욱 완전하게 전파 간섭 효과를 차폐시키기 위하여, 그리고 쉴드케이스(194b)의 내부 공간을 활용하기 위하여, 본 발명의 제2실시예에서는 수동소자부(184b)도 쉴드케이스(194b) 내부에 위치된다.
도 4 내지 도 5에 의하면, 현재는 HAL 처리(납처리) 방식에서 무(無)납(Non Pb)형 처리 방식을 많이 사용하므로, 기판부(182a, 182b) 저면에 BGA(Ball Grid Array)(190a, 190b)가 형성되어 있는 것을 볼 수 있다.
위에서 실시예별로 설명하였듯이, 본 발명에 의한 DMB 수신 시스템(100)이 가지는 SIP 구조는 종래의 단일칩 패키지와는 상이하게 이격 공간을 가지고 수직으로 칩을 적층하게 되므로, 배치 밀도를 높이거나, 정보 저장기능, 논리연산 기능의 칩을 쌓아 복합 기능의 패키지를 제조함으로써 적용되는 제품의 소형화, 경량화 및 다기능화를 구현할 수 있다.
또한, RF처리부(132)를 밀폐된 금속벽 내부에 배치함으로써 내외부 간 전자파 간섭(EMI; Electro-Magnetic Interface) 현상을 대부분 차폐시킬 수 있게 된다.
아울러, 본 발명에 의한 SIP 구조는 종래에 개발된 반도체 칩제품들을 조합 하여 패키징하는 것이므로, 단시일의 개발기간을 가지며, 기존의 설비를 그대로 이용함으로써 생산 비용을 절감할 수 있게 된다.
이상에서 본 발명에 대하여 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
본 발명에 의한 RF송수신 시스템에 의하면, 종래의 SIP 실장 구조를 개선하여, 소자들의 실장 면적을 최소화하면서도 와이어 본딩 사이, 그리고 소자 사이에 발생되는 기생성분 및 신호 커플링 현상, EMI 현상 등을 억제할 수 있는 효과가 있다.
또한, 본 발명에 의하면, 부품의 실장 설계가 용이해지고, 제품의 크기를 최소화할 수 있으며, 생산 공정을 단순화할 수 있고, 하나의 단말기 제품 상에 다양한 신호 대역에 따른 통신 시스템을 탑재할 수 있는 효과가 있다.

Claims (7)

  1. 기판에 실장되는 제1소자부;
    상기 제1소자부 위에 위치되며, 상기 기판과 결합되는 쉴드케이스; 및
    상기 쉴드케이스 위에 실장되는 제2소자부를 포함하며,
    상기 제 1 소자부는 상기 쉴드케이스의 밀폐된 내부 영역 내에 실장되어, 상기 제 2 소자부와 공간적으로 격리되는 RF송수신 시스템.
  2. 제1항에 있어서,
    상기 제2소자부 위에 결합되는 제3소자부를 포함하는 RF송수신 시스템.
  3. 제1항에 있어서,
    상기 제1소자부는 RF 신호를 처리하는 RF처리부이고,
    상기 제2소자부는 상기 RF 신호를 베이스밴드신호로 변환하여 처리하는 베이스밴드처리부 또는 신호 처리용 데이터를 저장하는 저장부인 RF송수신 시스템.
  4. 제2항에 있어서, 상기 제3소자부는
    접착부재를 통하여 상기 제2소자부와 결합되고,
    신호 처리용 데이터를 저장하는 저장부 또는 베이스밴드신호를 변환처리하는 베이스밴드처리부인 RF송수신 시스템.
  5. 제1항에 있어서, 상기 제1소자부는
    도전성 접착부재를 통하여 상기 기판과 결합되고,
    상기 쉴드케이스 내부 영역에서 상기 기판과 와이어 본딩되는 RF송수신 시스템.
  6. 제1항에 있어서,
    상기 제1소자부 및 상기 제2소자부 중 하나 이상의 소자부 주위에 형성된 몰딩부를 포함하는 RF송수신 시스템.
  7. 제1항에 있어서,
    수동소자부를 포함하고,
    상기 수동소자부의 일부가 상기 쉴드케이스 내부 영역에 실장되는 RF송수신 시스템.
KR1020070012343A 2007-02-06 2007-02-06 Ｒｆ송수신 시스템 KR101349546B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070012343A KR101349546B1 (ko) 2007-02-06 2007-02-06 Ｒｆ송수신 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070012343A KR101349546B1 (ko) 2007-02-06 2007-02-06 Ｒｆ송수신 시스템

Publications (2)

Publication Number Publication Date
KR20080073576A KR20080073576A (ko) 2008-08-11
KR101349546B1 true KR101349546B1 (ko) 2014-01-08

Family

ID=39883308

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070012343A KR101349546B1 (ko) 2007-02-06 2007-02-06 Ｒｆ송수신 시스템

Country Status (1)

Country Link
KR (1) KR101349546B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9818699B2 (en) 2015-03-10 2017-11-14 Samsung Electronics Co., Ltd. Semiconductor packages and methods of fabricating the same
US10943872B2 (en) 2018-06-26 2021-03-09 Samsung Electronics Co., Ltd. Fabrication method of semiconductor package including shielding wall and cover

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020053663A (ko) * 2000-12-27 2002-07-05 마이클 디. 오브라이언 반도체 패키지
KR20020073409A (ko) * 2001-03-16 2002-09-26 마쯔시다덴기산교 가부시키가이샤 고주파 모듈 및 그 제조 방법
KR100639701B1 (ko) * 2004-11-17 2006-10-30 삼성전자주식회사 멀티칩 패키지
KR20070012902A (ko) * 2005-07-25 2007-01-30 엘지이노텍 주식회사 Ｄｍｂ 수신 시스템

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020053663A (ko) * 2000-12-27 2002-07-05 마이클 디. 오브라이언 반도체 패키지
KR20020073409A (ko) * 2001-03-16 2002-09-26 마쯔시다덴기산교 가부시키가이샤 고주파 모듈 및 그 제조 방법
KR100639701B1 (ko) * 2004-11-17 2006-10-30 삼성전자주식회사 멀티칩 패키지
KR20070012902A (ko) * 2005-07-25 2007-01-30 엘지이노텍 주식회사 Ｄｍｂ 수신 시스템

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9818699B2 (en) 2015-03-10 2017-11-14 Samsung Electronics Co., Ltd. Semiconductor packages and methods of fabricating the same
US10943872B2 (en) 2018-06-26 2021-03-09 Samsung Electronics Co., Ltd. Fabrication method of semiconductor package including shielding wall and cover
US11923319B2 (en) 2018-06-26 2024-03-05 Samsung Electronics Co., Ltd. Semiconductor package including sheilding cover that covers molded body

Also Published As

Publication number Publication date
KR20080073576A (ko) 2008-08-11

Similar Documents

Publication Publication Date Title
US11942676B2 (en) Single-package wireless communication device
US7733661B2 (en) Chip carrier and fabrication method
US7089032B2 (en) Radio transmitting/receiving device
US7608922B2 (en) Semiconductor device including amplifier and frequency converter
US20090230541A1 (en) Semiconductor device and manufacturing method of the same
US20120012991A1 (en) Integrated shielding for a package-on-package system
KR20120035394A (ko) 수직구조의 전송선로 트랜지션 및 랜드 그리드 어레이 접합를 이용한 단일 칩 패키지를 위한 장치
WO2022247294A1 (zh) 芯片封装结构以及制作方法、电子设备
KR100713195B1 (ko) 고주파모듈 및 그 제조방법
US20210083389A1 (en) Electronic package and method for manufacturing the same
KR101349546B1 (ko) Ｒｆ송수신 시스템
JP2009111010A (ja) 半導体装置およびその製造方法
JP4527570B2 (ja) 高周波モジュ−ル及びそれを搭載した無線通信装置
KR101393940B1 (ko) Ｒｆ송수신 시스템
CN108781508A (zh) 用于准确控制与接地面的距离的无源器件组装件
US20050180122A1 (en) Electronic circuit module
KR20070101064A (ko) Ｒｆ송수신 시스템
US20080061415A1 (en) Semiconductor device, method for manufacturing semiconductor device, and electric equipment system
JP4276512B2 (ja) アンテナ共用器およびそれを用いた無線端末
KR101558569B1 (ko) 안테나가 실장된 ｓｉｐ 구조의 통신 모듈
KR20070111286A (ko) Ｓｉｐ구조의 통신모듈 및 ｓｉｐ구조의 통신모듈 제조방법
KR20070012902A (ko) Ｄｍｂ 수신 시스템
US8478197B2 (en) Wireless transceiver module
US20230253339A1 (en) Microelectronic packages having coaxially-shielded radio frequency input/output interfaces
KR100784056B1 (ko) 윈칩형 ｒｆ집적모듈

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161207

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171205

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181210

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191209

Year of fee payment: 7