DE102008038302A1 - System-in-Package Modul und dieses umfassendes mobiles Endgerät - Google Patents

System-in-Package Modul und dieses umfassendes mobiles Endgerät Download PDF

Info

Publication number
DE102008038302A1
DE102008038302A1 DE102008038302A DE102008038302A DE102008038302A1 DE 102008038302 A1 DE102008038302 A1 DE 102008038302A1 DE 102008038302 A DE102008038302 A DE 102008038302A DE 102008038302 A DE102008038302 A DE 102008038302A DE 102008038302 A1 DE102008038302 A1 DE 102008038302A1
Authority
DE
Germany
Prior art keywords
component
circuit board
package module
system circuit
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102008038302A
Other languages
English (en)
Inventor
Tae Hyun Suwon Kim
Sung Taek Yongin Kwon
Tae Ha Seongnam Lee
Dong Kuk Yongin Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of DE102008038302A1 publication Critical patent/DE102008038302A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Transceivers (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

Die Erfindung betrifft ein System-in-Package-Modul, umfassend: eine Systemschaltplatine; ein erstes Bauelement, das auf der Systemschaltplatine angeordnet ist; ein zweites Bauelement, das so auf dem ersten Bauelement angeordnet ist, dass es seitlich von der Mitte des ersten Bauelements versetzt ist, so dass das erste Bauelement zum Teil freigelegt ist; ein drittes Bauelement, das mit der Systemschaltplatine elektrisch verbunden ist und das auf dem zweiten Bauelement angeordnet ist; und eine Vielzahl von Bump-Anschlussflächen, die auf der Unterseite der Systemschaltplatine angeordnet sind.

Description

  • Verweis auf verbundene Anmeldungen
  • Diese Anmeldung stützt sich auf die Koreanische Patentanmeldung Nummer 10-2008-0064878 , die am 4. Juli 2008 beim Koreanischen Amt für Geistiges Eigentum eingereicht wurde und deren Offenbarung durch Bezugnahme mit eingebunden ist.
  • Hintergrund der Erfindung
  • 1. Technisches Gebiet
  • Die vorliegende Erfindung betrifft ein System-in-Package-Modul und ein dieses umfassendes mobiles Endgerät, wobei das System-in-Package-Modul, das zumindest drei darin aufeinander geschichtete Bauelemente aufweist, auf einer Hauptplatine angeordnet ist, wodurch die Anzahl der Lager der Hauptplatine reduziert wird.
  • 2. Beschreibung des Stands der Technik
  • Im Zuge der schnellen Entwicklung der Elektronik- und Informationsindustrie sind in der Entwicklung mobiler Endgeräte im Mobilkommunikationsbereich erhebliche Fortschritte erzielt worden. Neben der Kommunikationsgrundfunktion umfassen mobile Endgeräte Zusatzfunktionen, wie Spiele, Digitalkamera, verschiedene Anzeigemöglichkeiten usw.. Aus diesem Grund werden mobile Endgeräte von einer großen Benutzerzahl in vielfältiger Weise eingesetzt.
  • Ein mobiles Endgerät umfasst auf einer Hauptplatine angeordnete aktive und passive Bauelemente, wie beispielsweise RFIC (Radio Frequency IC), PMIC (Power Management IC), Speicher usw.. Da die Hauptplatine eine Vielzahl von Signalleitungen umfasst, um an entsprechende Bauelemente Signale zu liefern, weist die Hauptplatine eine zumindest sechs oder mehr Layer umfassende Struktur auf.
  • Demzufolge kommt es zu steigenden Fertigungskosten der Hauptplatine, wodurch die Fertigungskosten des mobilen Endgeräts unweigerlich ebenfalls steigen. Dabei ist der schärfer werdende Wettbewerb in der Branche für mobile Endgeräte zu beachten, wobei der Preis des mobilen Endgeräts eine wesentliche Rolle spielt.
  • Des Weiteren kommt es durch das einzeln Anordnen der passiven und aktiven Bauelemente auf der Hauptplatine zur Vergrößerung der Montagefläche der Bauelemente. Dadurch nimmt die Größe der Hauptplatine zu.
  • Vorteile der Erfindung
  • Ein Vorteil der vorliegenden Erfindung besteht darin, dass sie ein System-in-Package-Modul und ein dieses umfassendes mobiles Endgerät liefert, wobei das zumindest drei darin aufeinander geschichtete Bauelemente aufweisende System-in-Package-Modul auf einer Hauptplatine angeordnet ist, wodurch die Anzahl der Layer der Hauptplatine reduziert wird. Aus diesem Grund ist es möglich, die Größe und Kosten des mobilen Endgeräts zu senken.
  • Weitere Aspekte und Vorteile des vorliegenden allgemeinen erfinderischen Konzepts werden teilweise in der folgenden Beschreibung erläutert und werden teilweise durch die folgende Beschreibung offensichtlich oder können durch Umsetzung des allgemeinen erfinderischen Konzepts erkannt werden.
  • Ein Aspekt der Erfindung besteht darin, dass ein System-in-Package-Modul Folgendes umfasst: eine Systemschaltplatine; ein erstes Bauelement, das auf der Systemschaltplatine angeordnet ist; ein zweites Bauelement, das so auf dem ersten Bauelement angeordnet ist, dass es seitlich von der Mitte des ersten Bauelements versetzt ist, so dass das erste Bauelement zum Teil freigelegt ist; ein drittes Bauelement, das mit der Systemschaltplatine elektrisch verbunden ist und das auf dem zweiten Bauelement angeordnet ist; und eine Vielzahl von Bump-Anschlussflächen, die auf der Unterseite der Systemschaltplatine angeordnet sind.
  • Bei dem ersten Bauelement kann es sich um einen Chip handeln, der eine RF(Radiofrequenz)-Signalverarbeitungseinheit, eine Basisband-Verarbeitungseinheit und eine Energiemanagementeinheit enthält, bei dem zweiten Bauelement kann es sich um einen Flash-Speicher handeln, und bei dem dritten Bauelement kann es sich um ein PSRAM (Pseudo Static Random Access Memory) handeln.
  • Bei dem freigelegten Abschnitt des ersten Bauelements kann es sich um einen Bereich handeln, in dem die RF-Signalverarbeitungseinheit ausgebildet ist.
  • Das erste Bauelement und die Systemschaltplatine können mittels Flip-Chip-Bonden elektrisch miteinander verbunden sein.
  • Das zweite Bauelement und die Systemschaltplatine können mittels Drahtbonden elektrisch miteinander verbunden sein.
  • Das dritte Bauelement und die Systemschaltplatine können mittels Drahtbonden elektrisch miteinander verbunden sein.
  • Die Vielzahl von Bump-Anschlussflächen kann in zwei oder drei Reihen angeordnet sein.
  • Ein weiterer Aspekt der Erfindung besteht darin, dass ein mobiles Endgerät Folgendes umfasst: ein System-in-Package-Modul, umfassend: eine Systemschaltplatine; ein erstes Bauelement, das auf der Systemschaltplatine angeordnet ist; ein zweites Bauelement, das so auf dem ersten Bauelement angeordnet ist, dass es seitlich von der Mitte des ersten Bauelements versetzt ist, so dass das erste Bauelement zum Teil freigelegt ist; ein drittes Bauelement, das mit der Systemschaltplatine elektrisch verbunden ist und das auf dem zweiten Bauelement angeordnet ist; und eine Vielzahl von Bump-Anschlussflächen, die auf der Unterseite der Systemschaltplatine angeordnet sind; und eine Hauptplatine mit doppelseitiger Struktur, die auf ihrer Ober- und Unterseite vorgesehene Schaltkreisbahnen aufweist, wobei die Schaltkreisbahnen mit den Bump-Anschlussflächen elektrisch verbunden sind.
  • Kurze Beschreibung der Zeichnungen
  • Diese und/oder weitere Aspekte und Vorteile des vorliegenden allgemeinen erfinderischen Konzepts werden offensichtlich und können anhand der folgenden Beschreibung der Ausführungsformen in Verbindung mit den beiliegenden Zeichnungen besser erkannt werden, wobei:
  • 1 ein Blockdiagramm eines mobilen Endgeräts gemäß einer Ausführungsform der Erfindung ist;
  • 2 eine Draufsicht auf ein erfindungsgemäßes System-in-Package-Modul ist;
  • 3 eine Schnittdarstellung des erfindungsgemäßen System-in-Package-Moduls ist;
  • 4 eine Draufsicht auf die Unterseite eines erfindungsgemäßen System-in-Package-Moduls ist; und
  • 5 eine Schnittdarstellung des mobilen Endgeräts ist.
  • Detaillierte Beschreibung bevorzugter Ausführungsformen
  • In Detail wird nun auf verschiedene Ausführungsformen der vorliegenden allgemeinen erfinderischen Idee Bezug genommen, wobei Beispiele durch die beiliegenden Zeichnungen dargestellt sind und identische Bezugszeichen durchgängig auf identische Elemente verweisen. Die Ausführungsformen werden nachfolgend erläutert, um das vorliegende allgemeine erfinderische Konzept unter Bezugnahme auf die Figuren zu erläutern.
  • Nachfolgend sollen ein System-in-Package-Modul und ein dieses umfassendes mobiles Endgerät gemäß der vorliegenden Erfindung im Detail unter Bezugnahme auf die beiliegenden Zeichnungen erläutert werden.
  • 1 ist ein Blockdiagramm eines mobilen Endgeräts gemäß einer Ausführungsform der Erfindung.
  • Unter Bezugnahme auf 1 umfasst das mobile Endgerät 100 mehrere auf einer Hauptplatine 110 angeordnete elektronische Komponenten. Die mehreren elektronischen Komponenten können mehrere Bauelemente, einen Display-Steckverbinder 130, ein Tastaturmodul 140, eine Antenne 150 usw. umfassen.
  • Die Hauptplatine 110 weist darauf ausgebildete Signal- und Versorgungsspannungsleitungen auf, wobei die Signal- und Versorgungsspannungsleitungen an die mehreren elektronischen Komponenten Signale und Energie liefern.
  • Die mehreren Bauelemente umfassen ein Frontendmodul (FEM) 160, ein System-in-Package-Modul 120, passive Bauelemente 170 usw.
  • Bei dem FEM 160 handelt es sich um eine Transceivereinheit, mit der in dem mobilen Endgerät 100 Funksignale gesteuert werden.
  • In dem System-in-Package-Modul 120 sind eine RF-Signalverarbeitungseinheit, eine Basisband-Verarbeitungseinheit, eine Energiemanagementeinheit und eine Speichereinheit auf einer Systemschaltplatine angeordnet. Das heißt, dass die entsprechenden Einheiten in einem Package realisiert sein können, wodurch es möglich ist, die Anzahl der E/A-Anschlüsse und die Anzahl der Signal- und Spannungsversorgungsleitungen zu reduzieren. Dadurch ist es möglich, die Anzahl der Layer der Hauptplatine 110 von sechs auf zwei zu reduzieren.
  • Die RF-Signalverarbeitungseinheit ordnet die von dem FEM 160 gelieferten Signale in selektiver Weise und konvertiert die sortierten Signale anschließend in Zwischenfrequenzbandsignale. Die Basisband-Verarbeitungseinheit demoduliert die Zwischenfrequenzbandsignale zu Basisband-Signalen. Die Speichereinheit dient zur Speicherung von Daten der Signalverarbeitung der Basisband-Verarbeitungseinheit. Die Energiemanagementeinheit dient zur Energieversorgung der jeweiligen elektronischen Komponenten.
  • Das System-in-Package-Modul 120 kann ferner eine Schalteinheit, die RF-Signale selektiv zur Übertragung und zum Empfang schaltet, einen SAW-Filter zur Filterung der RF-Signale innerhalb einer entsprechenden Bandbreite, und ein passives Bauelement umfassen.
  • Indem das System-in-Package-Modul 120 auf der Hauptplatine 110 angeordnet ist, kann eine Integration der Hauptplatine 110 realisiert werden. Dementsprechend werden Signalpfade verkürzt, so dass die elektrischen Eigenschaften verbessert werden können.
  • Unter Bezugnahme auf 2 bis 4 soll das auf dem mobilen Endgerät angeordnete System-in-Package-Modul, wie in der 1 dargestellt, im Detail erläutert werden.
  • 2 ist eine Draufsicht auf das erfindungsgemäße System-in-Package-Modul. 3 ist eine Schnittdarstellung des erfindungsgemäßen System-in-Package-Moduls.
  • Wie in den 2 und 3 dargestellt, umfasst das System-in-Package-Modul 120 eine Systemschaltplatine 121, ein erstes Bauelement 122a, das auf der Systemschaltplatine 121 angeordnet ist; ein zweites Bauelement 122b, das auf dem ersten Bauelement 122a angeordnet ist; ein drittes Bauelement 122c, das wiederum auf dem zweiten Bauelement 122b angeordnet ist, und Gießharz 131, das auf der Systemschaltplatine 121 aufgebracht ist, so dass die ersten bis dritten Bauelemente 122a bis 122c geschützt sind.
  • Die Systemschaltplatine 121 umfasst beidseitig auf der Platine 121 angeordnete Schaltkreisbahnen 121a. Die Schaltkreisbahnen 121a können aus Metall ausgeformt sein.
  • Die Systemschaltplatine 121 kann zudem erste Anschlussflächen 125, zweite Anschlussflächen 126a und dritte Anschlussflächen 126b umfassen, die auf deren Oberseite ausgebildet sind. Die ersten Anschlussflächen 125 sind mit dem ersten Bauelement 122a elektrisch verbunden. Die zweiten Anschlussflächen 126b können mit dem zweiten Bauelement 122b elektrisch verbunden sein.
  • Das erste Bauelement 122a ist auf der Oberseite der Systemschaltplatine 121 angeordnet. Bei dem ersten Bauelement 122a kann es sich um einen Chip handeln, in dem eine RF-Signalverarbeitungseinheit, eine Basisband-Verarbeitungseinheit und eine Energiemanagementeinheit als ein einziges Modul ausgeführt sind. Das erste Bauelement 122a kann zudem eine Schalteinheit, einen SAW-Filter, passive Bauelemente usw. umfassen. Als passive Bauelemente können beispielsweise ein Widerstand und ein Kondensator eingesetzt werden.
  • Auf der Unterseite des ersten Bauelements 122a ist eine erste Chip-Anschlussfläche (nicht gezeigt) ausgeformt. In diesem Fall ist das erste Bauelement 122a mittels eines Flip-Chip-Bonding-Verfahrens auf der Systemschaltplatine 121 angeordnet, nachdem Konnektoren 129, wie Lötkugeln oder Metalle, zwischen der ersten Chip-Anschlussfläche und den ersten Anschlussflächen 125 der Systemschaltplatine 121 angeordnet sind.
  • Zwischen dem ersten Bauelement 122a und der Systemschaltplatine 121 kann Füllharz 132 eingegossen werden, so dass das erste Bauelement 122a an der Systemschaltplatine 121 sicher befestigt ist. Bei dem Füllharz 132 kann es sich um Epoxidharz oder Säureanhydrid-Epoxidharz handeln.
  • Das zweite Bauelement 122b ist mittels eines nicht leitfähigen Klebemittels 133, das auf dem ersten Bauelement 122a aufgebracht ist, auf dem ersten Bauelement 122a aufgeklebt. Das zweite Bauelement 122b weist eine zweite Chip-Anschlussfläche auf (nicht gezeigt), die auf dessen Oberseite ausgeformt ist.
  • Die zweite Chip-Anschlussfläche kann mittels Drahtbonden unter Verwendung von ersten Drähten 124a mit den zweiten Anschlussflächen 126a elektrisch verbunden sein.
  • Bei dem zweiten Bauelement 122b kann es sich um einen Flash-Speicher handeln.
  • Das zweite Bauelement 122b kann so angeordnet sein, dass die RF-Signalverarbeitungseinheit des ersten Bauelements 122a freigelegt ist. Das zweite Bauelement 122b ist hierzu nicht in der Mitte des ersten Bauelements 122a angeordnet, sondern so angeordnet, dass es seitlich von der Mitte des ersten Bauelements 122a versetzt ist. Das zweite Bauelement 122b kann zum Beispiel so auf dem ersten Bauelement 122a angeordnet sein, dass eine Seite des ersten Bauelements 122a mit einer Seite des zweiten Bauelements 122b ausgerichtet ist. Da die ersten Drähte 124a komplett auf einer Seite angeordnet sein können, kann folglich der Ausnutzungsgrad der Systemschaltplatine 121 gesteigert werden und die Gesamtgröße des System-in-Package Moduls 120 kann verringert werden.
  • Das dritte Bauelement 122c ist mittels eines nicht leitfähigen Klebemittels 133, das auf dem zweiten Bauelement 122b aufgebracht ist, auf dem zweiten Bauelement 122b aufgeklebt. Bei dem dritten Bauelement 122c kann es sich um ein PSRAM (Pseudo Static Random Access Memory) handeln.
  • Das dritte Bauelement 122c weist eine dritte Chip-Anschlussfläche auf (nicht gezeigt), die auf dessen Oberseite ausgebildet ist. Die dritte Chip-Anschlussfläche und die dritten Anschlussflächen 126b können mittels Drahtbonden unter Verwendung von zweiten Drähten 124b elektrisch miteinander verbunden sein.
  • Das dritte Bauelement 122c ist ebenso wie das zweite Bauelement 122b so ausgeformt, dass die RF-Signalverarbeitungseinheit des ersten Bauelements 122a freigelegt bleibt. Das heißt, dass das dritte Bauelement 122b nicht in der Mitte des ersten Bauelements 122a angeordnet ist, sondern ebenfalls so angeordnet ist, dass es seitlich von der Mitte des ersten Bauelements 122a versetzt ist. Das dritte Bauelement 122c kann zum Beispiel so auf dem ersten Bauelement 122a angeordnet sein, dass eine Seite des ersten Bauelements 122a mit einer Seite des dritten Bauelements 122c ausgerichtet ist. Aus diesem Grund können die einen Seiten des ersten bis dritten Bauelements 122a bis 122c zueinander ausgerichtet sein.
  • Da die ersten und zweiten Drähte 124a und 124b komplett auf einer Seite angeordnet sein können, kann folglich der Ausnutzungsgrad der Systemschaltplatine 121 gesteigert werden, und die Gesamtgröße des System-in-Package-Moduls 120 kann verringert werden.
  • Das Gießharz 131 dient zum Schutz des ersten bis dritten Bauelements 122a bis 122c auf der Systemschaltplatine 121. Als Gießharz 131 kann Harz auf Silikonbasis oder ein Epoxidharz-Gemisch eingesetzt werden.
  • Dadurch, dass die Vielzahl von Bauelementen als ein Modul gepackt ist, ist die Vielzahl von Bauelementen innerhalb des System-in-Package-Moduls 120 miteinander verbunden. Aus diesem Grund ist eine Vielzahl von Signalleitungen und E/A-Anschlüssen zur Verbindung der Vielzahl von Bauelementen im Gegensatz zum Stand der Technik nicht notwendig. Daher kann die Gesamtgröße des System-in-Package-Moduls 120 verringert werden, wodurch es möglich ist, die Montagegeschwindigkeit des Bauelements zu erhöhen.
  • 4 ist eine Draufsicht auf die Unterseite eines erfindungsgemäßen System-in-Package-Moduls.
  • Unter Bezugnahme auf 4 kann die Systemschaltplatine 121 ferner auf deren Unterseite ausgebildete Bump-Anschlussflächen 127 umfassen, wobei die Bump-Anschlussflächen 127 mittels Lötkugeln mit der Hauptplatine 110 befestigt sind.
  • Die Bump-Anschlussflächen 127 sind mit der Hauptplatine 110 elektrisch verbunden, so dass Signale von dem System-in-Package-Modul 120 nach außen ausgegeben werden.
  • Die Bump-Anschlussflächen 127 können mit den Schaltkreisbahnen, die in der Systemschaltplatine oder auf der Oberseite der Systemschaltplatine mittels Durchgangslöchern ausgebildet sind, direkt verbunden sein. Alternativ können die Bump-Anschlussflächen 127 mit den Schaltkreisbahnen, die auf der Unterseite der Systemschaltplatine 121 angeordnet sind, mittels einzelner Drahtleitungen elektrisch verbunden sein.
  • Die Bump-Anschlussflächen 127 können so angeordnet sein, dass sie die Ränder der ersten bis dritten Bauelemente 122a bis 122c definieren. In diesem Fall können die Bump-Anschlussflächen 127 in zumindest zwei oder drei Reihen angeordnet sein. In dem System-in-Package-Modul 120 ist eine Vielzahl von Bauelementen in einem Package realisiert. Daher ist es möglich, die Anzahl der E/A-Anschlüsse zu reduzieren.
  • 5 ist eine Schnittdarstellung des mobilen Endgeräts.
  • Wie in der 5 dargestellt, kann die mit den Bump-Anschlussflächen 127 elektrisch verbundene Hauptplatine 110 als doppelseitige Platine mit zweischichtiger Struktur ausgelegt sein, wenn die Bump-Anschlussflächen 127 in zwei Reihen angeordnet sind.
  • Die Hauptplatine 110 kann eine isolierende Schicht 110a, erste und zweite Schaltkreisbahnen 111 und 112, die beidseitig der isolierenden Schicht 110a angeordnet sind, und Lötstopplack 110b umfassen.
  • Die ersten Schaltkreisbahnen 111 können auf der Oberseite der isolierenden Schicht 110a angeordnet sein. Zudem kann die zweite Schaltkreisbahn 112 auf der Ober- und Unterseite der isolierenden Schicht 110a angeordnet sein. Die ersten und zweiten Schaltkreisbahnen 111 und 112 können mittels in der isolierenden Schicht 110a vorgesehener Durchgangslöcher elektrisch miteinander verbunden sein.
  • Der Lötstopplack 110b bedeckt die Schaltkreisbahnen, wobei die Schaltkreisbahnen, die mit dem System-in-Package-Modul 120 elektrisch verbunden sind, zum Teil freigelegt sind. Zu diesem Zeitpunkt können die Durchgangslöcher mit dem Lötstopplack 110b befüllt werden. Der Lötstopplack 110b dient zum Schutz der Schaltkreisbahnen 111 und 112 und zur gegenseitigen Isolation der ersten und zweiten Schaltkreisbahnen 111 und 122.
  • Die erste Schaltkreisbahn 111 kann mit den Bump-Anschlussflächen 127a, die mittels Lötkugeln 128 in der ersten Reihe angeordnet sind, elektrisch verbunden sein, derart, dass die Bump-Anschlussflächen 127a an die erste Schaltkreisbahn 111 ein erstes Signal liefern können. Die zweite Schaltkreisbahn 112 kann mit den Bump-Anschlussflächen 127b, die mittels Lötkugeln 128 in der zweiten Reihe angeordnet sind, elektrisch verbunden sein, derart, dass die Bump-Anschlussflächen 127b an die zweite Schaltkreisbahn 112 ein zweites Signal liefern können.
  • In dieser Ausführungsform wurde erläutert, dass die Bump-Anschlussflächen 127 in zwei Reihen angeordnet sind. Die Anordnung der Bump-Anschlussflächen 127 ist jedoch nicht darauf beschränkt. Das heißt, dass die Hauptplatine 110, die mit den Bump-Anschlussflächen 127 elektrisch verbunden ist, als doppelseitige Platine mit dreischichtiger Struktur ausgelegt sein kann, wenn die Bump-Anschlussflächen 127 in drei Reihen angeordnet sind.
  • Da das System-in-Package-Modul auf der Hauptplatine angeordnet ist, kann somit eine sechsschichtige Hauptplatine durch eine doppelseitige Platine mit zwei- oder dreischichtiger Struktur ersetzt werden. Daher kann eine Reduzierung der Dicke der mobilen Endgeräte mit dem System-in-Package-Modul ermöglicht werden, wodurch es möglich ist, die Fertigungskosten zu senken.
  • Obwohl einige Ausführungsformen des vorliegenden allgemeinen erfinderischen Konzepts dargestellt und erläutert wurden, können vom Fachmann Änderungen in diesen Ausführungsformen vorgenommen werden, ohne von den Prinzipien und dem Boden des allgemeinen erfinderischen Konzepts abzuweichen, dessen Umfang in den beigefügten Ansprüchen und ihren Entsprechungen dargelegt ist.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - KR 10-2008-0064878 [0001]

Claims (11)

  1. System-in-Package-Modul, umfassend: eine Systemschaltplatine; ein erstes Bauelement, das auf der Systemschaltplatine angeordnet ist; ein zweites Bauelement, das so auf dem ersten Bauelement angeordnet ist, dass es seitlich von der Mitte des ersten Bauelements versetzt ist, so dass das erste Bauelement zum Teil freigelegt ist; ein drittes Bauelement, das mit der Systemschaltplatine elektrisch verbunden ist und das auf dem zweiten Bauelement angeordnet ist; und eine Vielzahl von Bump-Anschlussflächen, die auf der Unterseite der Systemschaltplatine angeordnet sind.
  2. System-in-Package-Modul nach Anspruch 1, dadurch gekennzeichnet, dass es sich bei dem ersten Bauelement um einen Chip handelt, der eine RF(Radiofrequenz)-Signalverarbeitungseinheit, eine Basisband-Verarbeitungseinheit und eine Energiemanagementeinheit enthält, dass es sich bei dem zweiten Bauelement um einen Flash-Speicher handelt, und dass es sich bei dem dritten Bauelement um ein PSRAM (Pseudo Static Random Access Memory) handelt.
  3. System-in-Package-Modul nach Anspruch 2, dadurch gekennzeichnet, dass es sich bei dem freigelegten Abschnitt des ersten Bauelements um einen Bereich handelt, in dem die RF-Signalverarbeitungseinheit ausgebildet ist.
  4. System-in-Package-Modul nach Anspruch 1, dadurch gekennzeichnet, dass das erste Bauelement und die Systemschaltplatine mittels Flip-Chip-Bonden elektrisch miteinander verbunden sind.
  5. System-in-Package-Modul nach Anspruch 1, dadurch gekennzeichnet, dass das zweite Bauelement und die Systemschaltplatine mittels Drahtbonden elektrisch miteinander verbunden sind.
  6. System-in-Package-Modul nach Anspruch 1, dadurch gekennzeichnet, dass das dritte Bauelement und die Systemschaltplatine mittels Drahtbonden elektrisch miteinander verbunden sind.
  7. System-in-Package-Modul nach Anspruch 1, dadurch gekennzeichnet, dass die Vielzahl von Bump-Anschlussflächen in zwei oder drei Reihen angeordnet ist.
  8. Mobiles Endgerät, umfassend: – ein System-in-Package-Modul, umfassend: – eine Systemschaltplatine; – ein erstes Bauelement, das auf der Systemschaltplatine angeordnet ist; – ein zweites Bauelement, das so auf dem ersten Bauelement angeordnet ist, dass es seitlich von der Mitte des ersten Bauelements versetzt ist, so dass das erste Bauelement zum Teil freigelegt ist; – ein drittes Bauelement, das mit der Systemschaltplatine elektrisch verbunden ist und das auf dem zweiten Bauelement angeordnet ist; und – eine Vielzahl von Bump-Anschlussflächen, die auf der Unterseite der Systemschaltplatine angeordnet sind; und – eine Hauptplatine mit doppelseitiger Struktur, die auf ihrer Ober- und Unterseite vorgesehene Schaltkreisbahnen aufweist, wobei die Schaltkreisbahnen mit den Bump-Anschlussflächen elektrisch verbunden sind.
  9. Mobiles Endgerät nach Anspruch 8, dadurch gekennzeichnet, dass die Vielzahl von Bump-Anschlussflächen in zwei oder drei Reihen angeordnet ist.
  10. Mobiles Endgerät nach Anspruch 8, dadurch gekennzeichnet, dass es sich bei dem ersten Bauelement um einen Chip handelt, der eine RF-Signalverarbeitungseinheit, eine Basisband-Verarbeitungseinheit und eine Energiemanagementeinheit enthält, dass es sich bei dem zweiten Bauelement um einen Flash-Speicher handelt, und dass es sich bei dem dritten Bauelement um ein PSRAM handelt.
  11. Mobiles Endgerät nach Anspruch 8, dadurch gekennzeichnet, dass die Hauptplatine eine zwei- oder dreischichtige Struktur aufweist.
DE102008038302A 2008-07-04 2008-08-18 System-in-Package Modul und dieses umfassendes mobiles Endgerät Withdrawn DE102008038302A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020080064878A KR100985565B1 (ko) 2008-07-04 2008-07-04 시스템 인 패키지 모듈 및 이를 구비하는 휴대용 단말기
KR10-2008-0064878 2008-07-04

Publications (1)

Publication Number Publication Date
DE102008038302A1 true DE102008038302A1 (de) 2010-01-07

Family

ID=41396807

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008038302A Withdrawn DE102008038302A1 (de) 2008-07-04 2008-08-18 System-in-Package Modul und dieses umfassendes mobiles Endgerät

Country Status (4)

Country Link
US (1) US7679928B2 (de)
KR (1) KR100985565B1 (de)
CN (1) CN101621053B (de)
DE (1) DE102008038302A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8867231B2 (en) * 2012-01-13 2014-10-21 Tyco Electronics Corporation Electronic module packages and assemblies for electrical systems
KR20130110937A (ko) * 2012-03-30 2013-10-10 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
CN113192936B (zh) * 2021-04-23 2024-02-13 泓林微电子（昆山）有限公司 一种双面芯片封装结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004001829A1 (de) * 2003-03-12 2004-09-23 Renesas Technology Corp. Halbleitervorrichtung
US20060113677A1 (en) * 2004-12-01 2006-06-01 Hiroshi Kuroda Multi-chip module
US20070037321A1 (en) * 2005-08-10 2007-02-15 Tomoko Higashino Semiconductor device and a manufacturing method of the same
US20070057357A1 (en) * 2005-09-13 2007-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. System in package (SIP) structure
KR20080064878A (ko) 2005-11-03 2008-07-09 허니웰 인터내셔널 인코포레이티드 플루오르화 유기 화합물 제조방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100618812B1 (ko) * 2002-11-18 2006-09-05 삼성전자주식회사 향상된 신뢰성을 가지는 적층형 멀티 칩 패키지
KR100642746B1 (ko) * 2004-02-06 2006-11-10 삼성전자주식회사 멀티 스택 패키지의 제조방법
JP4809632B2 (ja) * 2005-06-01 2011-11-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR20070019359A (ko) 2005-08-12 2007-02-15 삼성전자주식회사 밀봉 수지 주입용 개구부를 구비하는 양면 실장형 기판 및그를 이용하는 멀티 칩 패키지의 제조방법
KR100723518B1 (ko) * 2006-01-03 2007-05-30 삼성전자주식회사 패드 체인을 구비하는 인터포우저 패턴
KR100805092B1 (ko) * 2006-05-10 2008-02-21 주식회사 네패스 적층형 다중칩 패키지 및 그 제조 방법
KR20070111286A (ko) 2006-05-17 2007-11-21 엘지이노텍 주식회사 Ｓｉｐ구조의 통신모듈 및 ｓｉｐ구조의 통신모듈 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004001829A1 (de) * 2003-03-12 2004-09-23 Renesas Technology Corp. Halbleitervorrichtung
US20060113677A1 (en) * 2004-12-01 2006-06-01 Hiroshi Kuroda Multi-chip module
US20070037321A1 (en) * 2005-08-10 2007-02-15 Tomoko Higashino Semiconductor device and a manufacturing method of the same
US20070057357A1 (en) * 2005-09-13 2007-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. System in package (SIP) structure
KR20080064878A (ko) 2005-11-03 2008-07-09 허니웰 인터내셔널 인코포레이티드 플루오르화 유기 화합물 제조방법

Also Published As

Publication number Publication date
KR100985565B1 (ko) 2010-10-05
KR20100004612A (ko) 2010-01-13
US20100002407A1 (en) 2010-01-07
US7679928B2 (en) 2010-03-16
CN101621053B (zh) 2011-10-26
CN101621053A (zh) 2010-01-06

Similar Documents

Publication Publication Date Title
EP1271399B1 (de) Datenträger mit integriertem Schaltkreis
DE60123762T2 (de) Elektronikmodul mit trägermontierten ic-gehäusen in 3d-anordnung
DE10222669B4 (de) Tragbare Karten-Typ-Vorrichtung
DE19650148B4 (de) Halbleitervorrichtung und zugehöriges Herstellungsverfahren
EP0083627B1 (de) Opto-elektronisches bauelement
DE10234951B4 (de) Verfahren zur Herstellung von Halbleiterschaltungsmodulen
DE19801312A1 (de) Halbleiterbauelement mit mehreren Substratlagen und zumindest einem Halbleiterchip und einem Verfahren zum Herstellen eines solchen Halbleiterbauelementes
DE10301512A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung
DE102005001856A1 (de) Packungsleiterplatte, Herstellungs- und Spannungsbereitstellungsverfahren
DE10339770B4 (de) Verfahren zum Herstellen einer FBGA-Anordnung
DE10250538A1 (de) Elektronisches Bauteil als Multichipmodul und Verfahren zu dessen Herstellung
DE102008048420A1 (de) Chip-Anordnung und Verfahren zum Herstellen einer Chip-Anordnung
EP1467407A1 (de) Leistungshalbleitermodul
DE4301915A1 (de) Mehrfachchip-Halbleitervorrichtung
DE102004004880A1 (de) Verbindungsverfahren für direkt verbundene gestapelte integrierte Schaltungen
DE102004001829A1 (de) Halbleitervorrichtung
DE112012002736B4 (de) Verfahren zur herstellung in situ gebauter kontaktstift-rasterfelder für kernlose substrate
DE10138958A1 (de) Chip-Scale-Packung, gedruckte Leiterplatte, Elektronikmodul und Leiterplatten-Entwurfsverfahren
DE102018204096A1 (de) Integrierte Antenne für Konnektivitätsmodul-Packungsstrukturen mit direkter Chipanbringung
DE19702532B4 (de) Chipkarte und Verfahren zum Erzeugen von Anschlußkontakten auf zwei Hauptoberflächen
DE102005013270A1 (de) Schaltungsplatine zum Verbinden einer integrierten Schaltung mit einem Träger und einem IC-BGA-Gehäuse, das dieselbe verwendet
DE102008038302A1 (de) System-in-Package Modul und dieses umfassendes mobiles Endgerät
DE102004036909B4 (de) Halbleiterbasisbauteil mit Verdrahtungssubstrat und Zwischenverdrahtungsplatte für einen Halbleiterbauteilstapel sowie Verfahren zu deren Herstellung
DE10142117A1 (de) Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
EP1278243A2 (de) Multichipmodul in COB Bauweise, insbesondere Compact Flash Card mit hoher Speicherkapazität und Verfahren zur Herstellung desselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20150303