DE102005013270A1 - Schaltungsplatine zum Verbinden einer integrierten Schaltung mit einem Träger und einem IC-BGA-Gehäuse, das dieselbe verwendet - Google Patents

Schaltungsplatine zum Verbinden einer integrierten Schaltung mit einem Träger und einem IC-BGA-Gehäuse, das dieselbe verwendet Download PDF

Info

Publication number
DE102005013270A1
DE102005013270A1 DE102005013270A DE102005013270A DE102005013270A1 DE 102005013270 A1 DE102005013270 A1 DE 102005013270A1 DE 102005013270 A DE102005013270 A DE 102005013270A DE 102005013270 A DE102005013270 A DE 102005013270A DE 102005013270 A1 DE102005013270 A1 DE 102005013270A1
Authority
DE
Germany
Prior art keywords
circuit board
recesses
conductive structure
solder balls
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102005013270A
Other languages
English (en)
Inventor
Maksim Dipl.-Ing. Kuzmenka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102005013270A1 publication Critical patent/DE102005013270A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4046—Through-connections; Vertical interconnect access [VIA] connections using auxiliary conductive elements, e.g. metallic spheres, eyelets, pieces of wire
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

Eine Vorrichtung zum Verbinden einer integrierten Schaltung mit einem Träger weist eine Schaltungsplatine mit einer ersten Oberfläche zum Befestigen der integrierten Schaltung und einer zweiten Oberfläche auf, die der ersten Oberfläche gegenüberliegt. Ausnehmungen sind in der zweiten Oberfläche vorgesehen zum Aufnehmen von zumindest Teilen der Lötmittelkugeln zum elektrischen und mechanischen Verbinden der Schaltungsplatine mit dem Träger. Lötmittelanschlussflächen sind in den Ausnehmungen gebildet. Ein IC-BGA-Gehäuse, das eine solche integrierte Schaltung verwendet, kann im Vergleich zu bestehenden Entwürfen mit reduzierter Höhe und verbesserten elektrischen Charakteristika implementiert werden.

Description

  • Die vorliegende Erfindung bezieht sich auf eine Schaltungsplatine, ein Verfahren zum Erzeugen einer Schaltungsplatine und insbesondere auf eine Schaltungsplatine zum mechanischen und elektrischen Verbinden eines Integrierte-Schaltung-Chips mit einer Tragestruktur, wie z. B. einer Hauptplatine oder dergleichen. Darüber hinaus bezieht sich die vorliegende Erfindung auf ein IC-BGA-Gehäuse (IC BGA = Integrated Circuit Ball Grid Array), das eine solche Schaltungsplatine verwendet.
  • Eine schematische Querschnittsansicht eines bestehenden Entwurfs eines IC-BGA-Gehäuses ist in 3 gezeigt.
  • Das IC-BGA-Gehäuse umfasst einen IC-Chip 10 und eine PCB (gedruckte Schaltungsplatine) 12 zum mechanischen und elektrischen Verbinden des IC-Chips 10 mit beispielsweise einem externen Träger, einer Hauptplatine oder einem Speichermodul.
  • Die PCB 12 umfasst eine erste dielektrische Schicht 14 und eine zweite dielektrische Schicht 16. Eine leitfähige Ebene 18 für GND/VDD kann eine leitfähige Ebene für GND- (GND = Masse) oder eine leitfähige Ebene für VDD (VDD = Leistungsversorgungspotential) sein. Leitfähige Strukturen 20 und 22 auf der unteren Oberfläche der zweiten dielektrischen Schicht 10 sind durch Durchgangslöcher 24 und 26 elektrisch mit der leitfähigen Ebene 18 für GND/VDD verbunden. Darüber hinaus ist die leitfähige Struktur 20 durch einen Verbindungsdraht 28 mit einer GND/VDD-Anschlussfläche (nicht gezeigt) auf dem IC-Chip 10 verbunden. Die leitfähige Struktur 22 ist mit einer Lötmittelkugel 30 versehen.
  • Außerdem ist eine leitfähige Struktur 32, die eine Signalleiterbahn bildet, auf der unteren Oberfläche der zweiten dielektrischen Schicht 16 vorgesehen. Die Signalleiterbahn 32 ist durch einen Verbindungsdraht 34 mit einer Signalanschlussfläche (nicht gezeigt) auf dem IC-Chip 10 verbunden. Darüber hinaus ist die leitfähige Struktur, die die Signalleiterbahn 32 bildet, mit einer Lötmittelkugel 36 versehen.
  • Die Lötmittelkugel 30 ist zum Verbinden des IC-BGA-Gehäuses mit einer GND/VDD-Ebene auf einem Träger vorgesehen, während die Lötmittelkugel 36 zum Verbinden mit einer Signalebene auf einem Träger vorgesehen ist, z. B. zum Löten einer gehäusten IC an die Hauptplatine oder eine Speichermodul-PCB. Es sollte angemerkt werden, dass in der schematischen Querschnittsansicht von 3 nur zwei beispielhafte Lötmittelkugeln 30 und 36 gezeigt sind, obwohl IC-BGA-Gehäuse normalerweise eine Vielzahl von Lötmittelkugeln umfassen.
  • Wie es in 3 gezeigt ist, ist in der PCB 12 eine Ausnehmung 38 gebildet, durch die die Verbindungsdrähte 28 und 34 mit den jeweiligen Anschlussflächen auf dem IC-Chip 10 verbunden sind. Die Ausnehmung wird allgemein als Verbindungskanal bezeichnet.
  • Die Gesamthöhe des bestehenden Entwurfs des IC-BGA-Gehäuses ist aufgrund der Größe der Lötmittelkugeln 30 und 36 groß. Außerdem umfasst der GND- oder VDD-Weg von dem Verbindungsdraht 28 zu der Lötmittelkugel 30 ein Minimum von zwei Durchgangslöchern 24, 26. Somit ist die Gesamtleistungs/masseinduktivität aufgrund der Mehrzahl von Durchgangslöchern (24 und 26) in dem Stromweg erhöht.
  • Bisher konnte die Gehäusehöhe nur reduziert werden durch Reduzieren der Anzahl von Gehäuse-PCB-Schichten und/oder Verringern der Abmessung der Lötmittelkugeln und der Dicke des Chips selbst. Eine geringere Gesamt- 1eistungs/masseinduktivität konnte durch eine größere Anzahl von Lötmittelkugeln zum Implementieren von Zufuhrverbindungen erreicht werden.
    •
  • Es ist die Aufgabe der vorliegenden Erfindung, eine Vorrichtung zum Verbinden einer integrierten Schaltung mit einem Träger und ein IC-BGA-Gehäuse zu schaffen, das eine erhöhte Komponentendichte ermöglicht, während gute elektrische Eigenschaften beibehalten werden.
  • Diese Aufgabe wird durch eine Vorrichtung gemäß Anspruch 1 sowie ein Gehäuse gemäß Anspruch 11 gelöst.
  • Gemäß einem ersten Aspekt der Erfindung wird diese Aufgabe gelöst durch eine Vorrichtung zum Verbinden einer integrierten Schaltung mit einem Träger, die folgende Merkmale umfasst:
    eine Schaltungsplatine mit einer ersten Oberfläche zum Befestigen der integrierten Schaltung und einer zweiten Oberfläche, die der ersten Oberfläche gegenüberliegt;
    Ausnehmungen, die in der zweiten Oberfläche vorgesehen sind, zum Aufnehmen von zumindest Teilen der Lötmittelkugeln zum elektrischen und mechanischen Verbinden der Schaltungsplatine mit dem Träger; und
    Lötmittelanschlussflächen, die in den Ausnehmungen gebildet sind.
  • Gemäß einem zweiten Aspekt schafft die vorliegende Erfindung ein IC-BGA-Gehäuse, das folgende Merkmale umfasst:
    eine integrierte Schaltung;
    eine Schaltungsplatine mit einer ersten Oberfläche, an der die integrierte Schaltung befestigt ist, und einer zweiten Oberfläche, die der ersten Oberfläche gegenüberliegt;
    Ausnehmungen, die in der zweiten Oberfläche vorgesehen sind, zum Aufnehmen von zumindest Teilen der Lötmittelkugeln zum elektrischen und mechanischen Verbinden der Schaltungsplatine mit einem Träger; und
    Lötmittelanschlussflächen, die in den Ausnehmungen gebildet sind.
  • Bei bevorzugten Ausführungsbeispielen der vorliegenden Erfindung umfasst die Schaltungsplatine eine Mehrzahl von isolierenden Schichten und internen leitfähigen Strukturen, die zwischen den isolierenden Schichten angeordnet sind. Die internen leitfähigen Strukturen können auch als interne leitfähige Schichten bezeichnet werden. Die Lötmittelanschlussflächen bei einigen der Ausnehmungen können Teile solcher internen leitfähigen Schichten sein, so dass Lötmittelkugeln über Ausnehmungen in einer oder mehreren der isolierenden Schichten direkt auf die internen leitfähigen Schichten der Schaltungsplatine aufgebracht werden können.
  • Auf der zweiten Oberfläche der Schaltungsplatine kann eine leitfähige Struktur gebildet sein. Bei bevorzugten Ausführungsbeispielen der Erfindung kann eine externe Masse- oder VDD-Ebene durch eine solche leitfähige Struktur implementiert werden, die auf der zweiten Oberfläche der Schaltungsplatine vorgesehen ist. Die Ausnehmungen können sich durch die leitfähige Struktur auf der zweiten Oberfläche der Schaltungsplatine erstrecken. Lötmittelkugeln, die in einigen der Ausnehmungen empfangen werden, können eine direkte Verbindung mit der leitfähigen Struktur auf der zweiten Oberfläche der Schaltungsplatine haben.
  • Die vorliegende Erfindung schafft eine Schaltungsplatine und ein IC-BGA-Gehäuse mit Lötmittelkugeln, die in die Ausnehmungen, die in der Schaltungsplatine vorgesehen sind, „eingelassen" sind. Somit liefert die vorliegende Erfindung einen neuen Entwurf eines IC-BGA-Gehäuses mit reduzierten Abmessungen und verbesserten elektrischen Charakteristika.
  • Das herkömmliche BGA-Gehäuse (3) mit einer gedruckten Schaltungsplatine mit zwei leitfähigen Schichten weist normalerweise eine Schicht auf, die im Wesentlichen durch Signalleiterbahnen 32 belegt ist, und eine weitere Schicht (VDD oder Masse), die ein wesentliches Array der Schaltungsplatine für eine bessere (reduzierte) Leistungsverbindungsinduktivität besetzt. Die vorliegende Erfindung ermöglicht ein verbessertes Gehäuse mit einer geänderten Reihenfolge von Schichten, mit der die Nachteile, die durch den bestehenden Entwurf bewirkt werden, überwunden werden können. Gemäß der Erfindung können Lötmittelkugeln auf internen leitfähigen Schichten befestigt werden, durch die Ausnehmungen oder Leerstellen in der Schaltungsplatine. Somit kann die Gesamtgehäusehöhe reduziert werden, beispielsweise um etwa die Hälfte des Lötmittelkugeldurchmessers, abhängig von der Tiefe der Ausnehmungen. Außerdem kann die leitfähige Ebene für GND oder VDD eine direkte Verbindung mit zugeordneten GND- oder VDD-Lötmittelkugeln haben, so dass für die Leistungsversorgungsverbindung keine Durchgangslöcher mehr erforderlich sind. Die Induktivität der Lötmittelkugeln wird aufgrund des kleineren Stromwegs ebenfalls reduziert.
  • Bei einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung ist eine externe leitfähige Ebene, die auf der zweiten Oberfläche der Schaltungsplatine vorgesehen ist, wirksam als eine elektromagnetische Abschirmung zwischen Gehäuseleiterbahnen und der Umgebung. Darüber hinaus hat das gesamte Gehäuse eine bessere Wärmeverbindung mit dem Träger, an dem der Chip befestigt ist, unter Verwendung der Schaltungsplatine. Ein solcher Träger kann beispielsweise jede gedruckte Schaltungsplatine, eine Hauptplatine oder eine Speichermodulplatine sein.
    •
  • Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf beiliegende Zeichnungen näher erläutert. Es zeigen:
  • 1 eine schematische Querschnittsansicht eines IC-BGA-Gehäuses gemäß einem Ausführungsbeispiel der Erfindung;
  • 2 eine vergrößerte schematische Querschnittsansicht des Abschnitts des IC-BGA-Gehäuses, das in 1 angezeigt ist; und
  • 3 eine schematische Querschnittsansicht eines bestehenden Entwurfs eines IC-BGA.
  • Ein Ausführungsbeispiel eines erfindungsgemäßen IC-BGA-Gehäuses ist in 1 gezeigt. Das IC-BGA-Gehäuse umfasst einen IC-Chip 50 und eine Schaltungsplatine 52 zum mechanischen und elektrischen Verbinden des IC-Chips 50 mit einem Träger. Der IC-Chip 50 kann durch einen herkömmlichen Halbleiter-Integrierte-Schaltung-Chip gebildet werden, beispielsweise einen Speicherchip. Der Träger (in 1 nicht gezeigt) kann durch eine Schaltungsplatine gebildet sein, an der der IC-Chip befestigt werden soll, beispielsweise eine Speichermodulplatine.
  • Kontaktanschlussflächen 54 und 56 sind auf der unteren Oberfläche des IC-Chips 50 gebildet. Die Kontaktanschlussfläche 54 stellt eine Signalkontaktanschlussfläche dar, während die Kontaktanschlussfläche 56 eine Leistungsversorgungskontaktanschlussfläche darstellt. In der Querschnittsansicht von 1 sind nur zwei Kontaktanschlussflächen, z. B. Signal und Leistung, gezeigt. Für einen Durchschnittsfachmann auf diesem Gebiet ist jedoch klar, dass der IC-Chip mit einer Mehrzahl von Kontaktanschlussflächen versehen ist, wie z. B. Datensignalanschlussflächen, Taktsignalanschlussflächen, Steuersignalanschlussflächen, Masseanschlussflächen und Versorgungsspannungsanschlussflächen.
  • Die Schaltungsplatine 52 umfasst eine erste dielektrische Schicht 60 und eine zweite dielektrische Schicht 62. Die obere Oberfläche der Schaltungsplatine 52 ist auf dem IC-Chip 50 befestigt, durch Befestigen der oberen Oberfläche der ersten dielektrischen Schicht 60 an der unteren Oberfläche des IC-Chip 50. Die obere Oberfläche der zweiten dielektrischen Schicht 62 ist auf der unteren Oberfläche der ersten dielektrischen Schicht 60 befestigt. Eine leitfähige Struktur 64, die Signalleiterbahnen darstellt, ist zwischen der ersten dielektrischen Schicht 60 und der zweiten dielektrischen Schicht 62 vorgesehen.
  • Eine leitfähige Struktur 66, die eine leitfähige Ebene für GND/VDD bildet (leitfähige Struktur für GND oder leitfähige Struktur für VDD) ist auf der unteren Oberfläche der zweiten dielektrischen Schicht 62 gebildet. Außerdem ist eine Verbindungsanschlussfläche 68, die eine Signalverbindungsanschlussfläche darstellt, auf der unteren Oberfläche der zweiten dielektrischen Schicht 62 gebildet. Die Signalverbindungsanschlussfläche 68 ist über ein Durchgangsloch 70 mit den Signalleiterbahnen 64 verbunden. Außerdem ist die Verbindungsanschlussfläche 68 durch einen Verbindungsdraht 72 mit der Kontaktanschlussfläche 54 auf dem IC-Chip 50 verbunden. Die leitfähige Ebene 66 für GND/VDD ist durch einen Verbindungsdraht 74 mit der Kontaktanschlussfläche 56 auf dem IC-Chip 50 verbunden. Eine Ausnehmung 76, die allgemein als Verbindungskanal bezeichnet wird, ist in der Schaltungsplatine 52 vorgesehen, um es den obigen Verbindungen zu ermöglichen, die Verbindungsdrähte 72 und 74 zu nutzen. Der Verbindungskanal 76 kann auf eine herkömmliche Weise gebildet sein.
  • Wie es in 1 ersichtlich ist, sind eine erste Ausnehmung 80 und eine zweite Ausnehmung 82 in der Schaltungsplatine 52 gebildet. Genauer gesagt sind die Ausnehmungen 80 und 82 gebildet, um die zweite dielektrische Schicht 66 zu durchdringen und sich zu jeweiligen Lötmittelanschlussflächen 84 und 86 zu erstrecken. Somit sind die Lötmittelanschlussflächen 84 und 86 in den Ausnehmungen 80 bzw. 82 vorgesehen. Wie es in 1 ersichtlich ist, ist die Lötmittelanschlussfläche 84 Teil der leitfähigen Struktur 64, die die Signalleiterbahnen bildet. Zu diesem Zweck erstreckt sich die leitfähige Struktur 64 in die Region, wo die Ausnehmung 80 gebildet ist. Die Lötmittelanschlussfläche 86, die in der Ausnehmung 82 gebildet ist, ist elektrisch von der leitfähigen Struktur 64 isoliert, aber kann unter Verwendung der gleichen Prozessschritte gebildet werden, die verwendet werden, um die leitfähige Struktur 64 zu bilden.
  • Wie es in 1 ersichtlich ist, erstreckt sich die leitfähige Struktur, die die leitfähige Ebene 66 für GND/VDD bildet, um im Wesentlichen bündig mit den Kanten der zweiten Ausnehmung 82 zu sein, während sich dieselbe nicht zu den Kanten der ersten Ausnehmung 80 erstreckt.
  • Mit dem obigen Entwurf ermöglicht die Schaltungsplatine 52 eine Verbindung, z. B. durch Löten, des IC-Chip 50 mit einem Träger, der Lötmittelkugeln 88 und 90 verwendet. Wie es in 1 ersichtlich ist, sind die Lötmittelkugeln 88 und 90 in die Ausnehmungen 80 und 82 eingefügt und an den Lötmittelanschlussflächen 84 und 86 befestigt. Wie es in 1 ersichtlich ist, sind bei diesem Ausführungsbeispiel etwa die Hälfte der Lötmittelkugeln in den Ausnehmungen angeordnet. Somit kann eine wesentliche Reduktion von etwa der Hälfte der Höhe der Lötmittelkugeln erreicht werden, während die Lötmittelkugeln nach wie vor eine sichere mechanische und elektrische Verbindung zu zugeordneten Kontaktanschlussflächen auf einem Träger ermöglichen.
  • Die Lötmittelkugel 88 ist zum elektrischen Verbinden der Signalleiterbahnen 64 mit einer zugeordneten Signalanschlussfläche auf dem Träger vorgesehen. Somit wird die Lötmittelkugel 88 an die Lötmittelanschlussfläche 84 gelötet und von der leitfähige Ebene 66 für GND/VDD isoliert. Diese Isolierung wird erreicht durch Bereitstellen eines Zwischenraums zwischen den Kanten der leitfähige Ebene 66 für GND/VDD und den Kanten der Ausnehmung 80.
  • Die Lötmittelkugel 90 ist vorgesehen zum Liefern einer elektrischen Verbindung zwischen der leitfähigen Ebene 66 für GND/VDD und einer zugeordneten Kontaktanschlussfläche 100 auf einem Träger 102, der in 2 gezeigt ist. In 2 ist zu sehen, dass die Lötmittelkugel 90 an die Lötmittelanschlussfläche 86 gelötet ist. Darüber hinaus ist bei dem in 2 gezeigten Ausführungsbeispiel eine zusätzliche Einrichtung vorgesehen, um eine sichere elektrische Verbindung zwischen der Lötmittelkugel 90 und der leitfähigen Ebene 66 für GND/VDD zu erreichen. Genauer gesagt ist die Lötmittelkugel 90 unter Verwendung des Lötmittels 104 elektrisch mit der leitfähigen Ebene für GND/VDD verbunden. Alternativ könnte elektrolytisches Plattieren verwendet werden, um eine elektrische Verbindung zwischen der Lötmittelkugel 90 und der leitfähigen Ebene für GND/VDD sicherzustellen.
  • Von der obigen Beschreibung ist klar, dass die Höhe eines IC-BGA-Gehäuses durch Bereitstelle der Ausnehmung 80 und 82 reduziert werden kann im Vergleich zu der Höhe eines herkömmlichen IC-BGA-Gehäuses, wie es beispielsweise in 3 gezeigt ist. Somit liefert die vorliegende Erfindung eine kompakte Anordnung. Darüber hinaus ist die Lötmittelkugel 90 direkt mit der leitfähigen Ebene für GND/VDD verbunden, ohne die Verwendung von Durchgangslöchern, wie es bei dem herkömmlichen IC-BGA-Gehäuse der Fall war. Somit kann die Induktivität der GND/VDD-Verbindung reduziert werden. Darüber hinaus macht es die geänderte Reihenfolge der leitfähigen Ebenen (Signalebene zwischen den dielektrischen Schichten 60 und 62 und der leitfähigen Ebene für GND/VDD auf der unteren Oberfläche der zweiten dielektrischen Schicht 62) möglich, die leitfähige Ebene 66 für GND/VDD als eine elektromagnetische Abschirmung zwischen den Gehäusesignalleiterbahnen und der Außenwelt zu nutzen.
  • Die erfindungsgemäße Schaltungsplatine und das erfindungsgemäße IC-BGA-Gehäuse können aus Materialien gebildet werden, die normalerweise auf dem Gebiet der gedruckten Schaltungsplatinen und IC-BGA-Gehäusen verwendet werden. Da solche Materialien für einen Durchschnittsfachmann auf diesem Gebiet bekannt sind, ist es nicht notwendig, solche Materialien näher darzustellen. Bei der obigen Beschreibung wurden nur zwei Lötmittelkugeln und zugeordnete Ausnehmungen beschrieben. Für einen Durchschnittsfachmann auf diesem Gebiet ist jedoch klar, dass ein IC-BGA-Gehäuse für die Praxis eine unterschiedliche Anzahl von Lötmittelkugeln aufweisen kann, wie es angemessen ist. Darüber hinaus kann die Schaltungsplatine eine unterschiedliche Anzahl von dielektrischen Schichten, leitfähigen Ebenen und Lötmittelkugeln aufweisen, abhängig von den Signalen, die übertragen werden sollen (wie z. B. Leistungsversorgungssignale, Datensignale, Taktsignale, Steuersignale und dergleichen).
    • 10
    IC-Chip
    12
    PCB
    14
    erste dielektrische Schicht
    16
    zweite dielektrische Schicht
    18
    leitfähige Ebene für GND/VDD
    20,22
    leitfähige Strukturen
    24,26
    Durchgangslöcher
    28
    Verbindungsdraht
    30
    Lötmittelkugel
    32
    Signalleiterbahn
    34
    Verbindungsdraht
    36
    Lötmittelkugel
    38
    Ausnehmung
    50
    IC-Chip
    52
    Schaltungsplatine
    54,56
    Kontaktanschlussflächen
    60
    erste dielektrische Schicht
    62
    zweite dielektrische Schicht
    64
    Signalleiterbahnen
    66
    leitfähige Ebene für GND/VDD
    68
    Signalverbindungsanschlussfläche
    70
    Durchgangsloch
    72
    Verbindungsdraht
    74
    Verbindungsdraht
    76
    Verbindungskanal
    80
    erste Ausnehmung
    82
    zweite Ausnehmung
    84,86
    Lötmittelanschlussfläche
    88,90
    Lötmittelkugeln
    100
    Kontaktanschlussflächen
    102
    Träger
    104
    Lötmittel

Claims (20)

  1. Vorrichtung zum Verbinden einer integrierten Schaltung (31) mit einem Träger, die folgende Merkmale umfasst: eine Schaltungsplatine (20) mit einer ersten Oberfläche zum Befestigen der integrierten Schaltung und einer zweiten Oberfläche, die der ersten Oberfläche gegenüberliegt; Ausnehmungen, die in der zweiten Oberfläche vorgesehen sind, zum Aufnehmen von zumindest Teilen der Lötmittelkugeln zum elektrischen und mechanischen Verbinden der Schaltungsplatine mit dem Träger; und Lötmittelanschlussflächen (25), die in den Ausnehmungen gebildet sind.
  2. Vorrichtung gemäß Anspruch 1, bei der eine Verbindungsanschlussfläche (13) auf der Schaltungsplatine vorgesehen ist und bei der die Schaltungsplatine leitfähige Strukturen (24) umfasst, die die Verbindungsanschlussfläche (13) mit zumindest einer der Lötmittelanschlussflächen (25) verbinden.
  3. Vorrichtung gemäß Anspruch 1 oder 2, bei der die Schaltungsplatine eine erste isolierende Schicht (21, 28, 29), eine zweite isolierende Schicht (27) und eine leitfähige Struktur (24) zwischen der ersten und der zweiten isolierenden Schicht umfasst.
  4. Vorrichtung gemäß Anspruch 3, bei der sich die Ausnehmungen durch die zweite dielektrische Schicht (27) erstrecken und bei der ein Teil der leitfähigen Struktur die Lötmittelanschlussfläche von zumindest einer der Ausnehmungen bildet.
  5. Vorrichtung gemäß einem der Ansprüche 1 bis 4, bei der eine leitfähige Struktur (24) auf der zweiten Oberfläche der Schaltungsplatine gebildet ist.
  6. Vorrichtung gemäß Anspruch 5, bei der sich zumindest eine der Ausnehmungen durch die leitfähige Struktur (24) auf der zweiten Oberfläche der integrierten Schaltung erstreckt.
  7. Vorrichtung gemäß Anspruch 6, bei der sich zumindest zwei der Ausnehmungen durch die leitfähige Struktur (24) auf der zweiten Oberfläche der integrierten Schaltung erstrecken, wobei Lötmittelkugeln in den zumindest zwei der Ausnehmungen aufgenommen werden, wobei eine der Lötmittelkugeln elektrisch mit der leitfähigen Struktur auf der zweiten Oberfläche der integrierten Schaltung verbunden ist und eine der Lötmittelkugeln davon isoliert ist.
  8. Vorrichtung gemäß einem der Ansprüche 1 bis 7, bei der die Schaltungsplatine eine Mehrzahl von isolierenden Schichten umfasst, die unterschiedliche Ebenen der Schaltungsplatine definieren, und eine Mehrzahl von leitfähigen Strukturen, die in den unterschiedlichen Ebenen angeordnet sind, wobei die Schaltungsplatine ferner eine erste Ausnehmung und eine zweite Ausnehmung umfasst, wobei sich eine erste leitfähige Struktur, die auf einer ersten Ebene angeordnet ist, zu der ersten Ausnehmung erstreckt, und eine zweite leitfähige Struktur, die auf einer zweiten Ebene angeordnet ist, zu der zweiten Ausnehmung erstreckt, wobei eine erste Lötmittelkugel, die zumindest teilweise in der ersten Ausnehmung aufgenommen ist, elektrisch mit der ersten leitfähigen Struktur verbunden ist, und eine zweite Lötmittelkugel, die zumindest teilweise in der zweiten Ausnehmung aufgenommen ist, elektrisch mit der zweiten leitfähigen Struktur verbunden ist.
  9. Vorrichtung gemäß einem der Ansprüche 5 bis 8, bei der die leitfähige Struktur (24) auf der zweiten Oberfläche der Schaltungsplatine eine Massestruktur oder eine Leistungsversorgungsstruktur ist.
  10. Vorrichtung gemäß einem der Ansprüche 1 bis 9, bei der Lötmittelkugeln in den Ausnehmungen aufgenommen werden, wobei die Schaltungsplatine leitfähige Strukturen (24) umfasst, zum Verbinden von zumindest einigen der Lötmittelkugeln mit einer Signalkontaktanschlussfläche auf der integrierten Schaltung und zum Verbinden von zumindest einer anderen der Lötmittelkugeln mit einer Masse- oder Leistungsversorgungskontaktanschlussfläche auf der integrierten Schaltung.
  11. IC-BGA-Gehäuse, das folgende Merkmale umfasst: eine integrierte Schaltung; eine Schaltungsplatine mit einer ersten Oberfläche, an der die integrierte Schaltung befestigt ist, und einer zweiten Oberfläche, die der ersten Oberfläche gegenüberliegt; Ausnehmungen, die in der zweiten Oberfläche vorgesehen sind, zum Ausnehmen von zumindest Teilen der Lötmittelkugeln zum elektrischen und mechanischen Verbinden der Schaltungsplatine mit einem Träger; Lötmittelanschlussflächen (25), die in den Ausnehmungen gebildet sind; und Lötmittelkugeln, die zumindest teilweise in den Ausnehmungen aufgenommen werden und an die Lötmittelkugeln angelegt werden.
  12. IC-BGA-Gehäuse gemäß Anspruch 11, bei dem eine Verbindungsanschlussfläche (13) auf der Schaltungsplatine vorgesehen ist und bei der die Schaltungsplatine leitfähige Strukturen (24) umfasst, die die Verbindungsanschlussfläche (13) mit zumindest einer der Lötmittelanschlussflächen (25) verbinden.
  13. IC-BGA-Gehäuse gemäß Anspruch 11 oder 12, bei dem die Schaltungsplatine eine erste isolierende Schicht (21, 28, 29), eine zweite isolierende Schicht (27) und eine leitfähige Struktur (24) zwischen der ersten und der zweiten isolierenden Schicht umfasst.
  14. IC-BGA-Gehäuse gemäß Anspruch 13, bei dem sich die Ausnehmungen durch die zweite dielektrische Schicht (27) erstrecken und bei der ein Teil der leitfähigen Struktur die Lötmittelanschlussfläche von zumindest einer der Ausnehmungen bildet.
  15. IC-BGA-Gehäuse gemäß einem der Ansprüche 11 bis 14, bei dem eine leitfähige Struktur (24) auf der zweiten Oberfläche der Schaltungsplatine gebildet ist.
  16. IC-BGA-Gehäuse gemäß Anspruch 15, bei dem sich zumindest eine der Ausnehmungen durch die leitfähige Struktur (24) auf der zweiten Oberfläche der integrierten Schaltung erstreckt.
  17. IC-BGA-Gehäuse gemäß Anspruch 16, bei dem sich zumindest zwei der Ausnehmungen durch die leitfähige Struktur (24) auf der zweiten Oberfläche der integrierten Schaltung erstrecken, wobei Lötmittelkugeln in den zumindest zwei der Ausnehmungen aufgenommen werden, wobei eine der Lötmittelkugeln elektrisch mit der leitfähigen Struktur auf der zweiten Oberfläche der integrierten Schaltung verbunden ist und eine der Lötmittelkugeln davon isoliert ist.
  18. IC-BGA-Gehäuse gemäß einem der Ansprüche 11 bis 17, bei dem die Schaltungsplatine eine Mehrzahl von iso lierenden Schichten umfasst, die unterschiedliche Ebenen der Schaltungsplatine definieren, und eine Mehrzahl von leitfähigen Strukturen, die in den unterschiedlichen Ebenen angeordnet sind, wobei die Schaltungsplatine ferner eine erste Ausnehmung und eine zweite Ausnehmung umfasst, wobei sich eine erste leitfähige Struktur, die auf einer ersten Ebene angeordnet ist, zu der ersten Ausnehmung erstreckt, und eine zweite leitfähige Struktur, die auf einer zweiten Ebene angeordnet ist, zu der zweiten Ausnehmung erstreckt, wobei eine erste Lötmittelkugel, die zumindest teilweise in der ersten Ausnehmung aufgenommen ist, elektrisch mit der ersten leitfähigen Struktur verbunden ist, und eine zweite Lötmittelkugel, die zumindest teilweise in der zweiten Ausnehmung aufgenommen ist, elektrisch mit der zweiten leitfähigen Struktur verbunden ist.
  19. IC-BGA-Gehäuse gemäß einem der Ansprüche 15 bis 18, bei dem die leitfähige Struktur (24) auf der zweiten Oberfläche der Schaltungsplatine eine Massestruktur oder eine Leistungsversorgungsstruktur ist.
  20. IC-BGA-Gehäuse gemäß einem der Ansprüche 11 bis 19, bei dem Lötmittelkugeln in den Ausnehmungen aufgenommen werden, wobei die Schaltungsplatine leitfähige Strukturen (24) umfasst, zum Verbinden von zumindest einigen der Lötmittelkugeln mit einer Signalkontaktanschlussfläche auf der integrierten Schaltung und zum Verbinden von zumindest einer anderen der Lötmittelkugeln mit einer Masse- oder Leistungsversorgungskontaktanschlussfläche auf der integrierten Schaltung.
DE102005013270A 2004-03-31 2005-03-22 Schaltungsplatine zum Verbinden einer integrierten Schaltung mit einem Träger und einem IC-BGA-Gehäuse, das dieselbe verwendet Withdrawn DE102005013270A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/815,224 US6953893B1 (en) 2004-03-31 2004-03-31 Circuit board for connecting an integrated circuit to a support and IC BGA package using same
US10/815,224 2004-03-31

Publications (1)

Publication Number Publication Date
DE102005013270A1 true DE102005013270A1 (de) 2005-10-27

Family

ID=35053035

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005013270A Withdrawn DE102005013270A1 (de) 2004-03-31 2005-03-22 Schaltungsplatine zum Verbinden einer integrierten Schaltung mit einem Träger und einem IC-BGA-Gehäuse, das dieselbe verwendet

Country Status (2)

Country Link
US (1) US6953893B1 (de)
DE (1) DE102005013270A1 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8189328B2 (en) 2006-10-23 2012-05-29 Virident Systems, Inc. Methods and apparatus of dual inline memory modules for flash memory
US20130048360A1 (en) * 2009-09-24 2013-02-28 Option System in package, printed circuit board provided with such system in package
TWI416694B (zh) * 2010-09-17 2013-11-21 Powertech Technology Inc 全罩式屏蔽至接地銲球之晶片封裝構造
US9293426B2 (en) 2012-09-28 2016-03-22 Intel Corporation Land side and die side cavities to reduce package Z-height
US9282649B2 (en) * 2013-10-08 2016-03-08 Cisco Technology, Inc. Stand-off block
KR20150100388A (ko) * 2014-02-25 2015-09-02 삼성전자주식회사 메모리 모듈의 모듈 탭 영역에서의 선택적 리세스드 레퍼런스 플레인 구조 및 그에 따른 선택적 리세스드 레퍼런스 플레인 형성방법
US11289412B2 (en) 2019-03-13 2022-03-29 Texas Instruments Incorporated Package substrate with partially recessed capacitor
US11195786B1 (en) 2020-06-04 2021-12-07 Western Digital Technologies, Inc. Ball grid array substrate

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5677566A (en) * 1995-05-08 1997-10-14 Micron Technology, Inc. Semiconductor chip package
JPH10294418A (ja) * 1997-04-21 1998-11-04 Oki Electric Ind Co Ltd 半導体装置
KR100211421B1 (ko) * 1997-06-18 1999-08-02 윤종용 중앙부가 관통된 플렉서블 회로기판을 사용한 반도체 칩 패키지
JPH11297889A (ja) * 1998-04-16 1999-10-29 Sony Corp 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法
JP3171176B2 (ja) * 1998-12-15 2001-05-28 日本電気株式会社 半導体装置およびボール・グリッド・アレイ製造方法
US6310390B1 (en) * 1999-04-08 2001-10-30 Micron Technology, Inc. BGA package and method of fabrication

Also Published As

Publication number Publication date
US6953893B1 (en) 2005-10-11
US20050217885A1 (en) 2005-10-06

Similar Documents

Publication Publication Date Title
DE69637165T2 (de) Mehrschichtige gedruckte Schaltungsplatte und ihre Verwendung als Kontaktgitterpackung
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE102004045719B4 (de) Gedruckte-Schaltungsplatine-Testzugangspunktstrukturen und Verfahren zum Herstellen derselben
DE102005013270A1 (de) Schaltungsplatine zum Verbinden einer integrierten Schaltung mit einem Träger und einem IC-BGA-Gehäuse, das dieselbe verwendet
DE10301512A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung
DE19801312A1 (de) Halbleiterbauelement mit mehreren Substratlagen und zumindest einem Halbleiterchip und einem Verfahren zum Herstellen eines solchen Halbleiterbauelementes
DE102004001829A1 (de) Halbleitervorrichtung
DE10002852A1 (de) Abschirmeinrichtung und elektrisches Bauteil mit einer Abschirmeinrichtung
DE112004000300B4 (de) Vorrichtungen, Systeme und Verfahren zur Stromzufuhr
DE102017218138B4 (de) Vorrichtung mit Substrat mit leitfähigen Säulen und Verfahren zur Herstellung der Vorrichtung
DE112018003635T5 (de) Hybridkontaktflächengitter-array-verbinder für verbesserte signalintegrität
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
DE102013201931B4 (de) Laserbauelement und Verfahren zu seiner Herstellung
DE10153666B4 (de) Kontaktanordnung mit hoher Dichte und Verfahren zum Anordnen von Kontakten
EP0645953B1 (de) Verfahren zur Herstellung einer zwei- oder mehrlagigen Verdrahtung und danach hergestellte zwei- oder mehrlagige Verdrahtung
DE112005000438B4 (de) Eine Zwischenverbindungsstruktur und ein Verfahren zum Verbinden von vergrabenen Signalleitungen mit elektrischen Vorrichtungen
DE102009027416B4 (de) Halbleitermodul mit steckbarem Anschluss und Verfahren zur Herstellung eines Halbleitermoduls mit steckbarem Anschluss
DE102018112828B4 (de) Verfahren zum Herstellen eines Speichers mit einem gestapelten integrierten Schaltungschip
DE10301510B4 (de) Verfahren zur Herstellung eines Verkleinerten Chippakets
DE102013214730B4 (de) Elektronische Schaltung und Herstellungsverfahren dafür
DE19781978B4 (de) Gehäuse für eine integrierte Schaltung und Verfahren zu dessen Herstellung
DE10205563B4 (de) Gehäustes Halbleiterbauelement mit zwei Die-Paddles sowie zugehöriges Herstellungsverfahren
DE10302022A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung
DE10030144A1 (de) Halbleitervorrichtung und zugehörige Einbaustruktur
DE102006000622B4 (de) Miniaturisiertes Multi-Chip Modul und Verfahren zur Herstellung desselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal