KR100211421B1 - 중앙부가 관통된 플렉서블 회로기판을 사용한 반도체 칩 패키지 - Google Patents

중앙부가 관통된 플렉서블 회로기판을 사용한 반도체 칩 패키지 Download PDF

Info

Publication number
KR100211421B1
KR100211421B1 KR1019970025371A KR19970025371A KR100211421B1 KR 100211421 B1 KR100211421 B1 KR 100211421B1 KR 1019970025371 A KR1019970025371 A KR 1019970025371A KR 19970025371 A KR19970025371 A KR 19970025371A KR 100211421 B1 KR100211421 B1 KR 100211421B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
circuit board
chip package
flexible
package
Prior art date
Application number
KR1019970025371A
Other languages
English (en)
Other versions
KR19990001899A (ko
Inventor
이규진
최완균
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970025371A priority Critical patent/KR100211421B1/ko
Priority to JP34634497A priority patent/JP3546131B2/ja
Priority to US09/081,564 priority patent/US6252298B1/en
Publication of KR19990001899A publication Critical patent/KR19990001899A/ko
Application granted granted Critical
Publication of KR100211421B1 publication Critical patent/KR100211421B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 중앙부가 관통된 플렉서블 회로기판을 사용한 반도체 칩 패키지에 관한 것으로서, 종래의 인쇄회로기판 및 그를 이용한 패키지가 안고 있는 미세 회로배선의 한계, 박형화의 한계, 칩 크기의 패키지 구현의 한계 등의 문제들을 해결하기 위하여, 구리 또는 금 회로배선층을 폴리이미드와 같은 플렉서블 테이프에 에칭에 의하여 형성함으로써 회로배선 폭이 감소되고 두께가 박형화된 플렉서블 회로기판 및 그를 이용한 패키지를 제공한다. 특히, 플렉서블 회로기판을 사용하여 센터 패드형의 반도체 칩을 패키지하기 위하여, 본 발명에 따른 회로기판의 중앙부에는 개구부를 형성하고, 하부에는 반도체 칩의 활성면을 접착한다. 따라서, 반도체 칩의 입/출력 패드는 개구부를 통하여 외부로 노출되어 개구부 주위에 형성된 회로배선층과 전기적으로 연결될 수 있고, 패키지 전체의 횡크기가 반도체 칩의 수준으로 축소될 수 있다. 전기적 연결은 금과 같은 금속 세선에 의하여 이루어지며, 금속 세선 및 반도체 칩의 입/출력 패드 등은 개구부 내부를 채우는 액상 봉지수지에 의하여 보호된다. 패키지의 외부접속단자로는 솔더 볼, 금 범프 등이 사용될 수 있다. 본 발명의 회로기판은 회로배선을 덮는 폴리이미드 보호층, 기계적·열적 신뢰성을 향상시키기 위한 구리 또는 알루미늄의 보강재, 실리콘 수지 등의 접착층을 더 포함할 수 있으며, 봉지수지의 흘러넘침을 방지하기 위하여 개구부 주위에 댐을 형성하거나 보호층에 홈을 형성할 수 있으며, 보호층의 홈에 댐을 형성함으로써 댐의 높이 및 폭을 조절할 수 있다.

Description

중앙부가 관통된 플렉서블(flexible) 회로기판을 사용한 반도체 칩 패키지
본 발명은 반도체 칩 패키지에 관한 것으로서, 보다 구체적으로는 중앙부가 관통된 플렉서블(flexible) 회로기판의 하부면에 반도체 칩의 활성면을 접착하고, 회로기판의 개구부를 통하여 반도체 칩의 입/출력 패드와 회로기판 상부면의 금속 회로배선층 간에 금속 세선에 의한 전기적 접속을 구현하며, 액상의 봉지수지로 봉지한 칩 크기의 반도체 칩 패키지에 관한 것이다.
반도체 칩의 집적도 및 입출력 핀 수의 지속적인 증가 추세에 반하여, 반도체 칩을 보호하고 외부 회로와의 전기적 접속 관계를 매개하는 반도체 칩 패키지는 소형화의 요구에 직면하고 있다. 이러한 요구에 부응하여 개발된 반도체 칩 패키지 중의 하나가 볼 그리드 어레이(ball grid array; BGA) 패키지이다. 볼 그리드 어레이(BGA) 패키지는 리드 프레임(lead frame)을 이용한 통상적인 플라스틱 패키지에 비하여, 외부 회로기판에 대한 실장 밀도를 축소시킬 수 있고 전기적 특성이 우수하다는 장점들을 갖고 있다. 볼 그리드 어레이(BGA) 패키지가 통상적인 플라스틱 패키지와 구별되는 구조적인 차이 중의 하나는, 반도체 칩과 외부 회로기판 간의 전기적 접속이 리드 프레임 대신에 회로배선 및 솔더 볼이 형성된 인쇄회로기판(printed circuit board; PCB)에 의하여 구현된다는 점이다.
이하, 인쇄회로기판을 이용한 일반적인 볼 그리드 어레이 패키지(BGA)에 대하여 설명하겠다. 도 1은 종래 기술에 따른 반도체 칩 패키지의 실시예로서 일반적인 볼 그리드 어레이(BGA) 패키지(10)의 구조를 나타내는 단면도이다. 도 1을 참조하면, 인쇄회로기판(12) 상부면의 중앙부에는 반도체 칩(11)이 접착되고, 그 주변으로는 회로배선(13)이 패턴화되어 있다. 회로배선(13)은 관통구멍(15)을 통하여 인쇄회로기판(12) 하부면까지 연장된다. 인쇄회로기판(12) 상부면의 회로배선(13)은 반도체 칩(11)과, 하부면의 회로배선(13)은 외부 회로기판(도시되지 않음)과 각각 전기적으로 접속된다. 회로배선(13)과 반도체 칩(11) 간의 전기 접속을 매개하는 것은 금속 세선(14)이며, 회로배선(13)과 외부 회로기판 간의 전기접속을 매개하는 것은 솔더 볼(16)이다. 반도체 칩(11)과 금속 세선(14)을 포함하여 인쇄회로기판(12)의 상부면은 수지(17)로 봉지된다.
인쇄회로기판(12)은 통상적으로 FR-4, FR-5, BT(bismaleimide triazine) 등의 수지를 이용하여 제조되는데, 회로배선(13)의 폭 및 회로배선(13)간 간격의 한계치가 각각 70㎛에 달하기 때문에, 그 이하의 미세 폭이 요구될 경우 대응이 곤란하다는 단점이 있다. 그리고, 인쇄회로기판(12)은 회로배선(13)을 형성할 수 없는(즉, 반도체 칩(11)이 접착되는) 영역이 불가피하게 필요하기 때문에, 그만큼 패키지(10)의 크기는 반도체 칩(11) 크기에 비하여 증가하게 된다.
따라서, 본 발명의 목적은 회로배선의 미세 패턴화 및 두께의 박형화가 가능한 회로기판을 반도체 칩 패키지에 적용하는 것이다.
본 발명의 다른 목적은 반도체 칩의 크기에 근접한 반도체 칩 패키지를 제공하는데 있다.
본 발명의 또 다른 목적은 액상 봉지수지의 흘러넘침을 방지하는데 있다.
본 발명의 또 다른 목적은 봉지수지의 상부면의 높이를 외부접속단자의 최종 높이보다 낮게 형성하기 위한 것이다.
본 발명의 또 다른 목적은 반도체 칩 패키지와 외부 회로기판과의 열팽창계수 차이를 완화하여 반도체 칩 등의 신뢰성을 향상시키기 위한 것이다.
도 1은 종래 기술에 따른 반도체 칩 패키지의 실시예로서 일반적인 볼 그리드 어레이(BGA) 패키지의 구조를 나타내는 단면도,
도 2는 본 발명에 따른 중앙부가 관통된 플렉서블 회로기판의 제1 실시예를 나타내는 부분 절개 사시도,
도 3은 도 2의 3-3선을 따라 절단한 단면도,
도 4는 도 2 및 도 3에 도시된 플렉서블 회로기판을 사용한 본 발명에 따른 반도체 칩 패키지의 실시예를 나타내는 단면도,
도 5는 본 발명에 따른 중앙부가 관통된 플렉서블 회로기판의 제2 실시예를 나타내는 단면도,
도 6은 본 발명에 따른 중앙부가 관통된 플렉서블 회로기판의 제3 실시예를 나타내는 단면도,
도 7은 도 6에 도시된 플렉서블 회로기판을 사용한 본 발명에 따른 반도체 칩 패키지의 다른 실시예를 나타내는 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
20,40,50 : 플렉서블 회로기판 21,41,51 : 플렉서블 테이프
22,42,52 : 개구부 23 : 본딩 패드
24 : 회로배선 25 : 랜드 패드
26,46,56 : 회로 배선층 27,47,57 : 보호층
28,48,58 : 보강재 29,49,59 : 접착층
30,60 : 반도체 칩 패키지 31,61 : 반도체 칩
32,62 : 입/출력 패드 33,63 : 금속 세선
34,64 : 봉지수지 35,65 : 외부접속단자
36,66 : 댐
상기 목적을 달성하기 위하여, 본 발명은 중앙부가 관통된 플렉서블 회로기판을 사용한 반도체 칩 패키지를 제공한다. 플렉서블 회로기판은 전기적으로 절연성을 갖는 플렉서블 테이프와 패턴화된 금속 회로배선층을 포함하며, 금속 회로배선층은 플렉서블 테이프의 상부면에 형성되고 각각 양끝에 본딩 패드와 랜드 패드가 형성된 복수개의 회로배선을 포함한다. 플렉서블 회로기판의 하부, 즉 플렉서블 테이프의 하부면에는 반도체 칩의 활성면이 접착된다. 반도체 칩 활성면의 중앙부에는 복수개의 입/출력 패드가 형성되어 있으며, 입/출력 패드는 플렉서블 테이프의 중앙부가 관통되어 형성된 개구부를 통하여 외부로 노출된다. 반도체 칩의 입/출력 패드와 금속 회로배선층의 본딩 패드는 개구부를 통하여 각각 금속 세선으로 전기적인 연결을 이루고, 입/출력 패드와 금속 세선은 개구부와 본딩 패드를 덮는 봉지수지에 의하여 외부로부터 보호된다. 그리고 복수개의 외부접속단자가 랜드 패드에 기계적·전기적으로 접속된다.
본 발명에 따른 반도체 칩 패키지에 사용되는 플렉서블 회로기판은 회로배선을 덮는 폴리이미드와 같은 보호층을 더 포함할 수 있다. 봉지수지는 소정의 점도를 갖는 액상의 수지이며, 차폐물의 내측 상부에 봉지수지의 흐름을 방지하기 위한 댐이 형성된다. 댐은 봉지수지와 동일한 액상의 수지이며, 댐 형성을 용이하게 하기 위하여 차폐물의 내측에는 홈이 형성될 수도 있다. 어느 경우나 봉지수지의 상부면은 외부접속단자의 상부보다 높이가 낮아야 한다.
또한, 본 발명에 따른 반도체 칩 패키지에 사용되는 플렉서블 회로기판은 보강재와 접착층을 더 포함하기도 한다. 보강재와 접착층은 플렉서블 테이프의 하부면에 각각 형성되고, 이 경우 반도체 칩의 활성면은 접착층에 접착된다. 보강재는 구리 또는 알루미늄으로 이루어지며, 전기적으로 절연성을 가지는 접착층은 실리콘 수지 또는 연성의 비실리콘 수지이다. 보강재는 슬릿이 형성되거나 복수개로 분리될 수도 있다.
본 발명에 의하여 제공되는 플렉서블 회로기판은 특히 반도체 칩과 동일한 크기로 형성하는 것이 가능하다. 플렉서블 회로기판의 플렉서블 테이프와 금속 회로배선층은 각각 폴리이미드와 구리 또는 금으로 이루어지는 것이 바람직하다. 또한, 금속 회로배선층은 전기 절연층을 개재하여 두 개 이상의 층으로 형성될 수도 있다. 본 발명의 반도체 칩 패키지에 사용되는 금속 세선은 금으로 이루어지는 것이 바람직하며, 외부접속단자는 솔더 볼 또는 금 범프이다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
도 2는 본 발명에 따른 중앙부가 관통된 플렉서블 회로기판(20)의 제1 실시예를 나타내는 부분 절개 사시도이고, 도 3은 도 2의 3-3선을 따라 절단한 단면도이다. 그리고, 도 4는 도 2 및 도 3에 도시된 플렉서블 회로기판(20)을 사용한 본 발명에 따른 반도체 칩 패키지(30)의 실시예를 나타내는 단면도이다. 도 2 내지 도 4를 참조하면, 본 발명에 따른 플렉서블 회로기판(20; flexible circuit board)은 금속 회로배선층(26; metal circuit layer)이 전기적으로 절연성을 갖는 플렉서블 테이프(21; flexible tape)에 형성된 구조를 갖는다. 소정의 패턴으로 형성된 회로배선층(26)은 복수개의 회로배선(24; circuit trace)을 포함하며, 회로배선(24)의 양 끝에는 각각 본딩 패드(23; bonding pad)와 랜드 패드(25; land pad)가 형성된다.
플렉서블 테이프(21)는 주로 폴리이미드(polyimide)와 같은 수지로 형성되며, 구리(Cu) 또는 금(Au) 재질의 회로배선층(26)은 에칭(etching)과 같은 방법에 의하여 소정의 패턴으로 형성될 수 있다. 즉, 구리 또는 금 박판(薄板)을 플렉서블 테이프(21)에 적층시키고, 에칭에 의하여 회로배선(24)과 본딩 패드(23) 및 랜드 패드(25)를 형성한다. 본 발명에 따른 회로기판(20)은 플렉서블 테이프(21)에 18㎛ 또는 35㎛ 두께의 구리 또는 금 박판으로 회로배선층(26)을 형성하며, 회로배선(24)의 폭은 최소 50㎛ 정도까지 축소가 가능하다.
따라서, 본 발명에 따른 플렉서블 회로기판(20)은 종래의 인쇄회로기판과 달리 유연성이 있어서, 좁은 공간에의 배치가 가능할 뿐만 아니라, 두께의 박형화 및 회로배선(24)의 미세 패턴화가 가능하다. 본딩 패드(23)는 상기 플렉서블 회로기판(20)을 도 4에 도시된 바와 같이 반도체 칩 패키지(30)에 적용할 때 반도체 칩(31)과 전기적으로 연결되는 부분이며, 랜드 패드(25)는 패키지(30)의 외부접속단자(35)가 형성되는 부분이다.
한편, 금속 회로배선층은 필요에 따라 다층으로 형성될 수도 있는데, 도 5에 그 예를 도시하고 있다. 도 5는 본 발명에 따른 중앙부가 관통된 플렉서블 회로기판(40)의 제2 실시예를 나타내는 단면도이다. 도 5에 도시된 바와 같이, 회로배선층(46a, 46b)이 여러 층의 구조를 가질 경우, 각각의 회로배선층(46a, 46b) 사이에는 전기 절연층(41a, 41b)이 개재되는데, 이 전기 절연층(41a, 41b)은 전술한 플렉서블 테이프(도 2 내지 도 4의 21)와 동일하다.
다층의 회로배선층(46a, 46b)은 다음과 같은 과정을 거쳐 제조될 수 있다. 즉, 전기 절연층인 플렉서블 테이프(41a)에 회로배선층을 형성하기 위한 금속 박판(46a)을 적층하고 소정의 패턴으로 에칭한 후, 다시 플렉서블 테이프(41b) 및 금속 박판(46b)을 연이어 적층·에칭함으로써 다층 구조의 플렉서블 회로기판(40)을 얻을 수 있다. 도 5에서 미설명 도면부호인 42, 47, 48, 49번은 각각 도 2 내지 도 4의 22, 27, 28, 29번과 동일한 구성요소를 가리키는 것이며, 이에 대한 설명은 후술한다.
다시 도 2 내지 도 4를 참조하면, 회로배선(24) 위에는 산화 방지를 위하여 보호층(27)을, 본딩 패드(23)와 랜드 패드(25)에는 본딩성을 좋게 하기 위하여 도금층(도시되지 않음)을 형성할 수 있다. 보호층(27)은 폴리이미드와 같이 플렉서블 테이프(21)와 동일한 재료를 이용할 수 있으며, 도금층은 주로 니켈(Ni), 금(Au)과 같은 금속으로 형성된다. 보호층(27)은 회로배선(24)을 포함하여 플렉서블 테이프(21)의 전면에 폴리이미드 수지 등을 도포한 후, 본딩 패드(23)와 랜드 패드(25) 부분만을 에칭에 의하여 제거함으로써 용이하게 형성할 수 있다. 회로배선(24) 뿐만 아니라 플렉서블 테이프(21)의 전면에 보호층(27)을 형성하는 것이, 회로배선(24)의 산화를 방지할 수 있을 뿐만 아니라, 인접한 회로배선들(24)을 서로 전기적으로 절연시킬 수 있어서 바람직하다.
또한, 플렉서블 회로기판(20)에 기계적인 강도를 보완해 줄 필요가 있거나, 반도체 칩 패키지(30)와 외부 회로기판(도시되지 않음)과의 열팽창계수 차이를 줄여줄 필요가 있을 때, 본 발명의 플렉서블 회로기판(20)은 보강재(28; stiffener)를 더 포함하기도 한다. 반도체 칩 패키지(30)의 제조가 완료된 후, 패키지(30)는 외부 회로기판(도시되지 않음)에 실장되는데, 양자 간의 열팽창계수 차이가 크면 패키지(30) 내의 반도체 칩(31) 등에 신뢰성 불량을 야기할 수 있다. 따라서, 패키지(30)가 실장되는 외부 회로기판의 패드(도시되지 않음) 재질과 동일한 구리(Cu) 또는 알루미늄(Al)과 같은 금속을 보강재(28)로 사용함으로써 양자 간의 열팽창계수 차이를 줄여줄 수 있다. 상기 효과를 최대화하기 위하여 보강재(28)는 여러개로 분리될 수도 있으며, 슬릿이 형성되기도 한다.
플렉서블 회로기판(20)의 상부면에는 회로배선층(26)이 형성되어 있기 때문에 보강재(28)는 플렉서블 회로기판(20)의 하부면에 형성된다. 이 경우 금속 재질의 보강재(28)와 반도체 칩(31) 간에는 별도의 접착층(29)이 더 형성된다. 접착층(29)은 전기 절연성을 가지며 반도체 칩(31)과 플렉서블 회로기판(20) 간의 열팽창계수 차이를 줄일 수 있는 실리콘수지(silicone) 또는 모듈러스(modulus)가 작은, 즉 연성(軟性)의 비실리콘 수지가 사용 가능하다.
이상과 같은 구조를 갖는 플렉서블 회로기판(20)을 입/출력 패드(32)가 반도체 칩(31)의 활성면(active surface)의 중앙부에 배열된 센터 패드(center pad)형 반도체 칩(31)과 더불어 사용하기 위해서, 회로기판(20)의 중앙부에는 관통된 개구부(22; opening)를 형성하고, 회로기판(20)의 하부에는 반도체 칩(31)의 활성면을 접착한다. 따라서, 반도체 칩(31)의 입/출력 패드(32)는 개구부(22)를 통하여 외부로 노출되며, 개구부(22) 주위에 형성된 금속 회로배선층(26)의 본딩 패드(23)와 전기적으로 연결될 수 있다. 특히, 이와 같은 구조로 반도체 칩 패키지(30)를 구현함으로써, 플렉서블 회로기판(20) 뿐만 아니라 패키지(30) 전체의 횡크기가 반도체 칩(31)과 동일한 수준으로 축소될 수 있다. 즉, 본 기술분야의 용어를 빌리자면, 칩 사이즈 패키지(chip size package; CSP)의 구현이 가능하다.
반도체 칩(31)의 입/출력 패드(32)와 금속 회로배선층(26)의 본딩 패드(23)와의 전기적인 연결은 금속 세선(33; metal wire)에 의하여 이루어진다. 금속 세선(33)은 금(Au)을 사용하는 것이 바람직하다. 입/출력 패드(32)와 금속 세선(33)을 외부 오염으로부터 보호하기 위하여, 개구부(22) 내부 및 본딩 패드(23)의 상부는 봉지수지(34; encapsulating resin)로 뒤덮인다. 봉지수지(34)로는 주로 에폭시(epoxy) 계열의 수지 화합물이 주로 쓰이며, 봉지 방법으로는 통상적인 플라스틱 패키지에 적용되는 몰딩(molding) 또는 세라믹 패키지에 적용되는 리드 실링(lid sealing)도 가능하나, 소정의 점도를 갖는 액상의 봉지수지(34)를 포팅(potting)한 후 경화하는 방법이 가장 바람직하다. 포팅 방법은 다시 주사기에 담긴 액상의 봉지수지를 분사하는 디스펜싱(dispensing) 방법과, 마스크를 사용하여 봉지수지를 인가하는 스크린 프린팅(screen printing) 방법으로 구분되는데, 이 중에서도 디스펜싱에 의한 포팅 방법이 적합하다.
그런데, 디스펜싱에 의한 포팅 방법을 적용하기 위해서는, 봉지수지(34)의 흐름을 방지하기 위한 방편으로서 댐(36; dam)의 설치가 요구된다. 이하에서는 댐(36)의 형성 이유와 형성 방법에 대해서 상술하겠다. 금속 세선(33)이 회로배선층(26)에 연결되기 위해서는, 도 4에 나타난 바와 같이, 금속 세선(33)의 높이가 회로배선층(26)의 높이보다 높아야 한다. 따라서, 봉지수지(34)는 개구부(22) 내부만 채우는 것이 아니라, 얼마간은 회로배선층(26) 위로 솟아있을 수 밖에 없다. 그런데, 봉지수지(34)는 액상이기 때문에 소정의 점도를 갖고 있다 해도 어느 정도의 흐름(퍼짐)이 발생하게 되며, 이를 방지하기 위하여 개구부(22)의 외곽을 따라 댐(36)을 형성하는 것이다.
댐(36)을 형성하는 방법에는 실크 스크린(silk screen), 테이프 부착 등의 방법이 있으나, 실크 스크린 방법은 댐의 높이 증가가 곤란하고, 테이프 부착 방법은 테이프 자체의 신뢰성 및 가격면에서 단점이 있다. 따라서, 봉지 방법과 마찬가지로 디스펜싱에 의하여 댐(36)을 형성하는 것이 가장 적당하다. 이 경우, 댐(36)은 봉지수지(34)와 동일한 액상의 수지를 사용하는 것이 바람직하며, 댐(36)의 폭과 높이를 일정하게 형성하기 위하여 댐(36)의 형성에 쓰이는 수지는 봉지수지(34)에 비해 높은 점도를 갖는 것을 택한다.
한편, 반도체 칩 패키지(30)가 외부 회로기판(도시되지 않음)에 실장되어 기계적으로 결합되고 전기적으로 접속되도록 해 주는 것이 외부접속단자(35)이다. 외부접속단자(35)는 볼(ball) 또는 범프(bump) 형태의 금속층인데, 주로 솔더 볼(solder ball) 또는 금 범프(Au bump) 등이 사용된다. 외부접속단자(35)는 회로배선층(26)의 랜드 패드(25) 상에 형성되는데, 솔더 볼인 경우 솔더 마운팅/리플로우(mounting/reflow) 방법 또는 스크린 프린팅/리플로우 방법으로, 금 범프인 경우 도금 또는 포토 마스킹(photo masking)등의 방법으로 형성된다.
외부접속단자(35)의 상부는 봉지수지(34)의 상부면보다 항상 높은 위치에 있어야 한다. 그 이유는 반도체 칩 패키지(30)가 외부 회로기판에 실장될 때, 봉지수지(34)가 외부 회로기판에 접촉되어 신뢰성 불량을 일으키는 것을 방지하기 위해서이다. 그런데, 외부접속단자(35)는 외부 회로기판과 결합될 때 그 높이가 감소된다. 따라서, 봉지수지(34)는 외부접속단자(35)의 높이 감소를 염두에 두고, 외부접속단자(35)의 최종 높이보다 낮도록 형성되어야 한다. 예를 들어, 최근 칩 사이즈 패키지(CSP)에의 적용이 확산되고 있는 0.3㎜ 직경의 솔더 볼(35)의 경우, 패키지 제조 후에는 그 높이가 0.25㎜, 외부 회로기판에 실장 후에는 0.2㎜가 되므로, 봉지수지(34)의 높이는 회로배선층(26)의 상부면으로부터 0.15㎜이하가 되도록 하는 것이 바람직하다. 그리고, 댐(36)의 높이는 0.1~0.15㎜가 적당하다.
그런데, 전술한 바 있는 실크 스크린 방법으로는 댐(36)을 0.1㎜이상의 높이로 형성하기가 곤란하며, 디스펜싱에 의한 방법으로도 0.15㎜ 이상의 댐(36)을 형성하기가 용이하지 않다. 일반적으로 적용되는 점도가 높은 액상 봉지수지를 디스펜싱에 의하여 댐을 형성할 경우, 형성되는 댐의 높이 및 폭의 최소치는 각각 0.2㎜ 및 0.6㎜이다. 그러므로, 통상적으로 적용되는 0.5㎜ 또는 0.76㎜ 직경의 솔더 볼의 경우는 디스펜싱에 의하여 댐을 형성하는 것이 가능하나, 0.3㎜ 직경의 솔더 볼의 경우는 댐이 높이가 솔더 볼의 최종 높이와 비슷해져서 적용이 곤란하다. 더구나, 0.6㎜의 댐 폭은 칩 사이즈 패키지의 관점에서 상당한 제약이 아닐 수 없다.
이러한 문제점을 해결하기 위하여, 보호층의 내측에 홈을 형성한다. 이하, 도 6 및 도 7을 참조하여 이에 대하여 설명하겠다. 도 6은 본 발명에 따른 중앙부가 관통된 플렉서블 회로기판(50)의 제3 실시예를 나타내는 단면도이며, 도 7은 도 6에 도시된 플렉서블 회로기판(50)을 사용한 본 발명에 따른 반도체 칩 패키지(60)의 다른 실시예를 나타내는 단면도이다. 도 6 및 도 7에 도시되어 있는 바와 같이, 개구부(52) 쪽의 보호층(57) 내측에 소정의 폭을 갖는 홈(57a; groove)을 형성한다. 앞서, 보호층은 본딩 패드 및 랜드 패드 부위를 에칭함으로써 형성된다고 언급한 바 있는데(도 3 참조), 이 패드들의 에칭과 동시에 홈(57a)의 형성 부위도 에칭할 수 있기 때문에, 별도의 추가 공정이 없이 홈(57a)을 형성할 수 있다.
홈(57a)은 두가지 용도로 쓰일 수 있다. 첫 번째는 댐의 높이 문제를 해결하고, 댐이 용이하게 형성되도록 해 준다. 댐(66)이 형성될 부위에 홈(57a)이 있음으로 해서 댐(66)의 높이 감소가 가능해지며, 게다가 홈이 없는 경우에 비하여 점도가 낮은 수지를 사용할 수 있기 때문에, 댐(66)의 높이 뿐만 아니라 폭의 조절도 가능하다. 즉, 홈(57a)의 폭으로서 댐(66)의 폭을 사전에 결정할 수 있다. 앞서 디스펜싱에 의하여 형성되는 댐(도 4의 36)의 폭의 최소치가 0.6㎜라고 언급한 바 있는데, 본 실시예와 같이 홈(57a)을 형성할 경우 댐(66)의 폭은 0.3㎜까지 축소가 가능하다.
홈(57a)은 또한 댐(66)을 형성하지 않고도 댐(66)의 역할만을 수행할 수 있다. 즉, 봉지수지(64)가 개구부(52)를 채우고 나서 주변으로 흘러넘치더라도, 홈(57a)을 채우는 동안은 일단 더 이상의 흘러넘침이 방지된다. 따라서, 봉지수지(64)의 양을 적절히 조절함으로써, 봉지수지(64)의 흐름을 방지하고자 하는 댐(66)의 역할을 대신할 수 있는 것이다. 도 6 및 도 7에서 미설명 도면부호인 51, 56, 58, 59, 61, 62, 63, 65번은 각각 전술한 바 있는 도 2 내지 도 4의 21, 26, 28, 29, 31, 32, 33, 35번과 동일한 구성요소를 가리키는 것이며, 이에 대한 설명은 생략한다.
이상 설명한 바와 같이 본 발명의 구조에 따르면, 폴리이미드와 같은 플렉서블 테이프를 회로기판으로 사용함으로써 회로배선의 미세 패턴화 및 두께의 박형화가 가능하다는 이점이 있다. 그러므로 고집적, 다핀, 미세피치의 반도체 칩에 대한 적용이 용이하고, 반도체 칩 패키지의 소형화, 박형화가 가능하다.
또한, 본 발명의 반도체 칩 패키지는 회로기판의 하부면에 반도체 칩의 활성면이 접착되고 회로기판의 개구부를 통하여 반도체 칩과 회로기판 간의 전기적 접속을 구현하는 구조이기 때문에, 플렉서블 회로기판 뿐만 아니라 패키지 전체의 횡크기가 반도체 칩과 동일한 수준으로 축소될 수 있다. 즉, 칩 사이즈 패키지(CSP)의 구현이 가능하다.
그리고, 본 발명에 따른 댐 또는 보호층의 홈은 회로기판의 개구부 내부를 채우는 액상 봉지수지의 개구부 외곽으로의 흘러넘침을 방지해 주며, 봉지 영역을 원하는 크기로 형성할 수 있게 해 준다.
보호층에 형성된 홈 및 그 홈에 형성된 댐은 또한 봉지수지의 상부면이 항상 외부접속단자의 상부보다 낮은 위치에 형성되게 해 준다. 즉, 반도체 칩 패키지가 외부 회로기판에 실장될 때 봉지수지에 의한 접촉 불량을 방지하기 위하여 봉지수지가 충분히 낮은 높이로 형성될 수 있게 해 준다.
그리고, 본 발명에 의한 플렉서블 회로기판의 보강재는 반도체 칩 패키지와 외부 회로기판 간의 열팽창계수 차이를 완화시켜 반도체 칩 등의 신뢰성을 향상시킬 수 있다.

Claims (18)

  1. 활성면의 중앙부에 형성된 복수개의 입/출력 패드를 포함하는 반도체 칩;
    전기적으로 절연성을 갖는 플렉서블 테이프와, 패턴화된 금속 회로배선층을 포함하며, 상기 금속 회로배선층은 상기 플렉서블 테이프의 상부면에 형성되고 각각 양끝에 본딩 패드와 랜드 패드가 형성된 복수개의 회로배선을 포함하며, 상기 반도체 칩의 활성면은 상기 플렉서블 테이프의 하부면에 접착되며, 상기 입/출력 패드는 상기 플렉서블 테이프의 중앙부가 관통되어 형성된 개구부를 통하여 외부로 노출되는 플렉서블 회로기판;
    상기 개구부를 통하여 상기 반도체 칩의 상기 입/출력 패드와 상기 금속 회로배선층의 상기 본딩 패드를 각각 전기적으로 연결하는 복수개의 금속 세선;
    상기 입/출력 패드와 상기 금속 세선을 외부로부터 보호하기 위하여 상기 개구부와 상기 본딩 패드를 덮는 봉지수지; 및
    상기 랜드 패드에 각각 기계적·전기적으로 접속되는 복수개의 외부접속단자;
    를 포함하는 반도체 칩 패키지.
  2. 제 1 항에 있어서, 상기 플렉서블 회로기판은 상기 금속 회로배선층의 상기 회로배선을 덮는 보호층을 더 포함하는 것을 특징으로 하는 반도체 칩 패키지.
  3. 제 2 항에 있어서, 상기 보호층은 폴리이미드로 이루어지는 것을 특징으로 하는 반도체 칩 패키지.
  4. 제 2 항에 있어서, 상기 봉지수지는 소정의 점도를 갖는 액상의 수지인 것을 특징으로 하는 반도체 칩 패키지.
  5. 제 4 항에 있어서, 상기 차폐물의 내측 상부에는 상기 봉지수지의 흐름을 방지하기 위한 댐이 형성되는 것을 특징으로 하는 반도체 칩 패키지.
  6. 제 5 항에 있어서, 상기 차폐물의 내측에는 홈이 형성되며, 상기 댐은 상기 홈에 형성되는 것을 특징으로 하는 반도체 칩 패키지.
  7. 제 5 항에 있어서, 상기 댐은 상기 봉지수지와 동일한 액상의 수지로 이루어지는 것을 특징으로 하는 반도체 칩 패키지.
  8. 제 1 항 또는 제 5 항 또는 제 6 항 중의 어느 한 항에 있어서, 상기 봉지수지의 상부면은 상기 외부접속단자의 상부보다 높이가 낮은 것을 특징으로 하는 반도체 칩 패키지.
  9. 제 1 항 또는 제 2 항에 있어서, 상기 플렉서블 회로기판은 보강재와 접착층을 더 포함하며, 상기 보강재와 상기 접착층은 상기 플렉서블 회로기판의 상기 플렉서블 테이프의 하부면에 각각 형성되고, 상기 반도체 칩의 활성면은 상기 접착층에 접착되는 것을 특징으로 하는 반도체 칩 패키지.
  10. 제 9 항에 있어서, 상기 보강재는 구리 또는 알루미늄으로 이루어지는 것을 특징으로 하는 반도체 칩 패키지.
  11. 제 9 항에 있어서, 상기 접착층은 전기적으로 절연성을 가지며, 실리콘 수지 또는 연성의 비실리콘 수지로 이루어지는 것을 특징으로 하는 반도체 칩 패키지.
  12. 제 9 항에 있어서, 상기 보강재는 슬릿이 형성되거나 복수개로 분리되는 것을 특징으로 하는 반도체 칩 패키지.
  13. 제 1 항에 있어서, 상기 플렉서블 회로기판의 횡크기는 상기 반도체 칩과 동일한 크기인 것을 특징으로 하는 반도체 칩 패키지.
  14. 제 1 항에 있어서, 상기 플렉서블 회로기판의 상기 플렉서블 테이프는 폴리이미드로 이루어지는 것을 특징으로 하는 반도체 칩 패키지.
  15. 제 1 항에 있어서, 상기 플렉서블 회로기판의 상기 금속 회로배선층은 구리 또는 금으로 이루어지는 것을 특징으로 하는 반도체 칩 패키지.
  16. 제 1 항에 있어서, 상기 플렉서블 회로기판의 상기 금속 회로배선층은 전기 절연층을 개재하여 두 개 이상의 층으로 형성되는 것을 특징으로 하는 반도체 칩 패키지.
  17. 제 1 항에 있어서, 상기 금속 세선은 금으로 이루어지는 것을 특징으로 하는 반도체 칩 패키지.
  18. 제 1 항에 있어서, 상기 외부접속단자는 솔더 볼 또는 금 범프인 것을 특징으로 하는 반도체 칩 패키지.
KR1019970025371A 1997-06-18 1997-06-18 중앙부가 관통된 플렉서블 회로기판을 사용한 반도체 칩 패키지 KR100211421B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019970025371A KR100211421B1 (ko) 1997-06-18 1997-06-18 중앙부가 관통된 플렉서블 회로기판을 사용한 반도체 칩 패키지
JP34634497A JP3546131B2 (ja) 1997-06-18 1997-12-16 半導体チップパッケージ
US09/081,564 US6252298B1 (en) 1997-06-18 1998-05-19 Semiconductor chip package using flexible circuit board with central opening

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970025371A KR100211421B1 (ko) 1997-06-18 1997-06-18 중앙부가 관통된 플렉서블 회로기판을 사용한 반도체 칩 패키지

Publications (2)

Publication Number Publication Date
KR19990001899A KR19990001899A (ko) 1999-01-15
KR100211421B1 true KR100211421B1 (ko) 1999-08-02

Family

ID=19510002

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970025371A KR100211421B1 (ko) 1997-06-18 1997-06-18 중앙부가 관통된 플렉서블 회로기판을 사용한 반도체 칩 패키지

Country Status (3)

Country Link
US (1) US6252298B1 (ko)
JP (1) JP3546131B2 (ko)
KR (1) KR100211421B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000028360A (ko) * 1998-10-31 2000-05-25 김규현 반도체 장치
KR100379086B1 (ko) * 1998-10-31 2003-07-18 앰코 테크놀로지 코리아 주식회사 반도체패키지제조방법

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3639088B2 (ja) * 1997-06-06 2005-04-13 株式会社ルネサステクノロジ 半導体装置及び配線テープ
JPH1140694A (ja) * 1997-07-16 1999-02-12 Oki Electric Ind Co Ltd 半導体パッケージおよび半導体装置とその製造方法
US6890796B1 (en) * 1997-07-16 2005-05-10 Oki Electric Industry Co., Ltd. Method of manufacturing a semiconductor package having semiconductor decice mounted thereon and elongate opening through which electodes and patterns are connected
JP2000156435A (ja) 1998-06-22 2000-06-06 Fujitsu Ltd 半導体装置及びその製造方法
US6479887B1 (en) 1998-08-31 2002-11-12 Amkor Technology, Inc. Circuit pattern tape for wafer-scale production of chip size semiconductor packages
KR20000015580A (ko) * 1998-08-31 2000-03-15 김규현 반도체 패키지용 써킷테이프
US6428641B1 (en) 1998-08-31 2002-08-06 Amkor Technology, Inc. Method for laminating circuit pattern tape on semiconductor wafer
JP3661444B2 (ja) * 1998-10-28 2005-06-15 株式会社ルネサステクノロジ 半導体装置、半導体ウエハ、半導体モジュールおよび半導体装置の製造方法
JP2000138317A (ja) * 1998-10-31 2000-05-16 Anam Semiconductor Inc 半導体装置及びその製造方法
JP2000138262A (ja) 1998-10-31 2000-05-16 Anam Semiconductor Inc チップスケ―ル半導体パッケ―ジ及びその製造方法
JP2000150730A (ja) * 1998-11-17 2000-05-30 Fujitsu Ltd 半導体装置及びその製造方法
US6455354B1 (en) * 1998-12-30 2002-09-24 Micron Technology, Inc. Method of fabricating tape attachment chip-on-board assemblies
JP3756689B2 (ja) * 1999-02-08 2006-03-15 沖電気工業株式会社 半導体装置及びその製造方法
KR100575858B1 (ko) * 1999-04-13 2006-05-03 주식회사 하이닉스반도체 칩 스캐일 패키지 및 그의 제조방법
KR100570512B1 (ko) * 1999-08-06 2006-04-13 삼성전자주식회사 칩 스케일형 반도체 패키지
US20030107105A1 (en) * 1999-08-31 2003-06-12 Kozicki Michael N. Programmable chip-to-substrate interconnect structure and device and method of forming same
US6210992B1 (en) * 1999-08-31 2001-04-03 Micron Technology, Inc. Controlling packaging encapsulant leakage
US6331453B1 (en) * 1999-12-16 2001-12-18 Micron Technology, Inc. Method for fabricating semiconductor packages using mold tooling fixture with flash control cavities
JP3371873B2 (ja) * 1999-12-22 2003-01-27 日本電気株式会社 液晶表示装置およびその調整方法
KR100324332B1 (ko) * 2000-01-04 2002-02-16 박종섭 솔더 조인트 신뢰성을 향상시킨 비지에이 반도체 패키지및 그 제조 방법
JP2001267459A (ja) * 2000-03-22 2001-09-28 Mitsubishi Electric Corp 半導体装置
KR20010097511A (ko) * 2000-04-24 2001-11-08 이중구 이층형 칩 스케일 반도체 팩키지 및, 그것의 제조 방법
US6531335B1 (en) * 2000-04-28 2003-03-11 Micron Technology, Inc. Interposers including upwardly protruding dams, semiconductor device assemblies including the interposers, and methods
US6501170B1 (en) * 2000-06-09 2002-12-31 Micron Technology, Inc. Substrates and assemblies including pre-applied adhesion promoter
US6589820B1 (en) 2000-06-16 2003-07-08 Micron Technology, Inc. Method and apparatus for packaging a microelectronic die
KR20020000012A (ko) 2000-06-20 2002-01-04 윤종용 슬릿이 형성된 칩 스케일 패키지 제조 방법
KR100608608B1 (ko) * 2000-06-23 2006-08-09 삼성전자주식회사 혼합형 본딩패드 구조를 갖는 반도체 칩 패키지 및 그제조방법
DE10034006A1 (de) * 2000-07-07 2002-01-24 Infineon Technologies Ag Trägermatrix mit Bondkanal für integrierte Halbleiter und Verfahren zu ihrer Herstellung
US6326700B1 (en) * 2000-08-15 2001-12-04 United Test Center, Inc. Low profile semiconductor package and process for making the same
US6483044B1 (en) 2000-08-23 2002-11-19 Micron Technology, Inc. Interconnecting substrates for electrical coupling of microelectronic components
US6979595B1 (en) * 2000-08-24 2005-12-27 Micron Technology, Inc. Packaged microelectronic devices with pressure release elements and methods for manufacturing and using such packaged microelectronic devices
US6838760B1 (en) * 2000-08-28 2005-01-04 Micron Technology, Inc. Packaged microelectronic devices with interconnecting units
US6577004B1 (en) * 2000-08-31 2003-06-10 Micron Technology, Inc. Solder ball landpad design to improve laminate performance
KR20020039572A (ko) * 2000-11-22 2002-05-27 이중구 칩스케일패키지
US6492698B2 (en) * 2000-12-15 2002-12-10 Agilent Technologies, Inc. Flexible circuit with two stiffeners for optical module packaging
SG103832A1 (en) * 2001-05-08 2004-05-26 Micron Technology Inc Interposer, packages including the interposer, and methods
US20020168799A1 (en) * 2001-05-10 2002-11-14 Kamran Manteghi Die mounting on a substrate
DE10126310B4 (de) * 2001-05-30 2006-05-18 Infineon Technologies Ag Leiterplattenvorrichtung, deren Verwendung und Halbleiterspeichervorrichtung
TW483134B (en) * 2001-06-13 2002-04-11 Walsin Advanced Electronics Micro BGA package
US6800947B2 (en) * 2001-06-27 2004-10-05 Intel Corporation Flexible tape electronics packaging
KR100404251B1 (ko) * 2001-08-28 2003-11-03 주식회사 하이닉스반도체 파인 피치 볼 그리드 어레이 반도체 패키지 및 그의 몰딩장치
KR20030091359A (ko) * 2002-05-27 2003-12-03 엘지전자 주식회사 인쇄회로기판의 제조방법
KR100861509B1 (ko) * 2002-06-10 2008-10-02 삼성테크윈 주식회사 전기적 및 열적으로 향상된 반도체 패키지
US20040061222A1 (en) * 2002-09-30 2004-04-01 Jin-Chuan Bai Window-type ball grid array semiconductor package
US6750549B1 (en) * 2002-12-31 2004-06-15 Intel Corporation Variable pad diameter on the land side for improving the co-planarity of ball grid array packages
KR100621991B1 (ko) * 2003-01-03 2006-09-13 삼성전자주식회사 칩 스케일 적층 패키지
US6798069B1 (en) * 2003-03-28 2004-09-28 Lsi Logic Corporation Integrated circuit having adaptable core and input/output regions with multi-layer pad trace conductors
US6953893B1 (en) * 2004-03-31 2005-10-11 Infineon Technologies Ag Circuit board for connecting an integrated circuit to a support and IC BGA package using same
US7371676B2 (en) * 2005-04-08 2008-05-13 Micron Technology, Inc. Method for fabricating semiconductor components with through wire interconnects
US20060261498A1 (en) * 2005-05-17 2006-11-23 Micron Technology, Inc. Methods and apparatuses for encapsulating microelectronic devices
US7393770B2 (en) 2005-05-19 2008-07-01 Micron Technology, Inc. Backside method for fabricating semiconductor components with conductive interconnects
US7307348B2 (en) * 2005-12-07 2007-12-11 Micron Technology, Inc. Semiconductor components having through wire interconnects (TWI)
JP2007158157A (ja) 2005-12-07 2007-06-21 Alps Electric Co Ltd 電子回路装置
KR100713931B1 (ko) 2006-03-29 2007-05-07 주식회사 하이닉스반도체 고속 및 고성능의 반도체 패키지
US7659612B2 (en) 2006-04-24 2010-02-09 Micron Technology, Inc. Semiconductor components having encapsulated through wire interconnects (TWI)
US20070278671A1 (en) * 2006-06-02 2007-12-06 Powertech Technology Inc. Ball grind array package structure
US7833456B2 (en) * 2007-02-23 2010-11-16 Micron Technology, Inc. Systems and methods for compressing an encapsulant adjacent a semiconductor workpiece
US7595999B2 (en) * 2007-06-21 2009-09-29 Dell Products L.P. System and method for coupling an integrated circuit to a circuit board
TWI340439B (en) * 2007-08-29 2011-04-11 Nanya Technology Corp Window-type ball grid array package structure and fabricating method thereof
KR100969326B1 (ko) * 2007-09-18 2010-07-09 삼성전기주식회사 다층 인쇄회로기판 및 그 제조방법
US7643305B2 (en) * 2008-03-07 2010-01-05 Qualcomm Mems Technologies, Inc. System and method of preventing damage to metal traces of flexible printed circuits
JP5062283B2 (ja) 2009-04-30 2012-10-31 日亜化学工業株式会社 半導体装置及びその製造方法
KR101614856B1 (ko) * 2009-10-12 2016-04-22 삼성전자주식회사 반도체 칩의 실장 기판, 이를 갖는 반도체 패키지 및 반도체 패키지의 제조 방법
KR101078741B1 (ko) 2009-12-31 2011-11-02 주식회사 하이닉스반도체 반도체 패키지 및 이를 갖는 적층 반도체 패키지
US8482134B1 (en) * 2010-11-01 2013-07-09 Amkor Technology, Inc. Stackable package and method
CN111816636B (zh) * 2019-04-10 2022-05-31 欣兴电子股份有限公司 封装载板以及封装结构
WO2023205958A1 (zh) * 2022-04-24 2023-11-02 京东方科技集团股份有限公司 柔性电路板及其制作方法、显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3911711A1 (de) * 1989-04-10 1990-10-11 Ibm Modul-aufbau mit integriertem halbleiterchip und chiptraeger
US5583375A (en) * 1990-06-11 1996-12-10 Hitachi, Ltd. Semiconductor device with lead structure within the planar area of the device
US5650593A (en) * 1994-05-26 1997-07-22 Amkor Electronics, Inc. Thermally enhanced chip carrier package
US5677566A (en) * 1995-05-08 1997-10-14 Micron Technology, Inc. Semiconductor chip package
US5674785A (en) * 1995-11-27 1997-10-07 Micron Technology, Inc. Method of producing a single piece package for semiconductor die
KR19980020726A (ko) * 1996-09-11 1998-06-25 김광호 칩 스케일의 볼 그리드 어레이 패키지 및 그의 제조 방법
US5866949A (en) * 1996-12-02 1999-02-02 Minnesota Mining And Manufacturing Company Chip scale ball grid array for integrated circuit packaging

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000028360A (ko) * 1998-10-31 2000-05-25 김규현 반도체 장치
KR100379086B1 (ko) * 1998-10-31 2003-07-18 앰코 테크놀로지 코리아 주식회사 반도체패키지제조방법

Also Published As

Publication number Publication date
US6252298B1 (en) 2001-06-26
KR19990001899A (ko) 1999-01-15
JPH1117048A (ja) 1999-01-22
JP3546131B2 (ja) 2004-07-21

Similar Documents

Publication Publication Date Title
KR100211421B1 (ko) 중앙부가 관통된 플렉서블 회로기판을 사용한 반도체 칩 패키지
US6201302B1 (en) Semiconductor package having multi-dies
US6184133B1 (en) Method of forming an assembly board with insulator filled through holes
KR100694739B1 (ko) 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지
US6013946A (en) Wire bond packages for semiconductor chips and related methods and assemblies
KR100253363B1 (ko) 반도체 패키지용 기판과 그 기판을 이용한 랜드 그리드 어레이반도체 패키지 및 그들의 제조 방법
US6228683B1 (en) High density leaded ball-grid array package
US6962829B2 (en) Method of making near chip size integrated circuit package
US5578525A (en) Semiconductor device and a fabrication process thereof
KR100608608B1 (ko) 혼합형 본딩패드 구조를 갖는 반도체 칩 패키지 및 그제조방법
US20050212110A1 (en) Circuit device
CN101266962B (zh) 半导体器件及其制造方法
KR20060079754A (ko) 반도체 패키지용 칩 패드가 라우트된 리드 프레임
US6936922B1 (en) Semiconductor package structure reducing warpage and manufacturing method thereof
JPH11260851A (ja) 半導体装置及び該半導体装置の製造方法
US7276800B2 (en) Carrying structure of electronic components
US20020119595A1 (en) Semiconductor package using tape circuit board with a groove for preventing encapsulant from overflowing and manufacturing method thereof
KR100292033B1 (ko) 반도체칩패키지및그제조방법
EP3971963A1 (en) Semiconductor package assembly
JP2899956B2 (ja) 半導体装置及びその製造方法
EP1848029A1 (en) Carrying structure of electronic components
KR100549299B1 (ko) 반도체패키지 및 그 제조 방법
KR100195504B1 (ko) 열 방출형 볼 그리드 어레이(bga) 패키지
KR100762871B1 (ko) 칩크기 패키지 제조방법
KR100456482B1 (ko) 패터닝된 리드 프레임을 이용한 볼 그리드 어레이 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080502

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee