KR20030091359A - 인쇄회로기판의 제조방법 - Google Patents

인쇄회로기판의 제조방법 Download PDF

Info

Publication number
KR20030091359A
KR20030091359A KR1020020029292A KR20020029292A KR20030091359A KR 20030091359 A KR20030091359 A KR 20030091359A KR 1020020029292 A KR1020020029292 A KR 1020020029292A KR 20020029292 A KR20020029292 A KR 20020029292A KR 20030091359 A KR20030091359 A KR 20030091359A
Authority
KR
South Korea
Prior art keywords
window
wire bonding
circuit board
printed circuit
bonding pad
Prior art date
Application number
KR1020020029292A
Other languages
English (en)
Inventor
남상혁
송주호
문상진
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020020029292A priority Critical patent/KR20030091359A/ko
Publication of KR20030091359A publication Critical patent/KR20030091359A/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

본 발명은 인쇄회로기판의 제조방법에 관한 것이다. 본 발명은 인쇄회로기판(30)의 와이어본딩패드(32)와 볼패드(33)의 표면에 금도금을 수행하기 위해 인입선(50,52)의 제거불량을 방지하는 것이다. 이를 위해 상기 인입선(50,52)을 통해 전원을 공급하여 와이어본딩패드(32)와 볼패드(33)에 금도금을 한 후, 알카리에칭을 통해 상기 인입선(50,52)을 제거하고 인쇄회로기판(30)의 윈도우형성영역(40)을 기계가공을 제거하여 윈도우(42)를 형성한다. 여기서 상기 인입선(50,52)에 금도금층이 형성되는 것을 방지하기 위해 금도금레지스트를 사용하는데, 이는 액상포토솔더레지스트(LPR: Liquid Photo Solder Resist)이다. 상기 알카리에칭시에 상기 와이어본딩패드(32)와 볼패드(33)는 상기 금도금층의 존재에 의해 제거되지 않는다.

Description

인쇄회로기판의 제조방법{PCB making method}
본 발명은 인쇄회로기판에 관한 것으로, 더욱 상세하게는 본딩패드나 볼패드 등의 연결패드의 표면에 금도금을 위한 인입선 제거시의 불량을 방지한 인쇄회로기판의 제조방법에 관한 것이다.
도 1에는 종래 기술에 의한 인쇄회로기판의 제조방법을 설명하기 위한 평면도가 도시되어 있고, 도 2에는 종래 기술에 의한 제조방법으로 제조된 인쇄회로기판을 사용하여 만들어진 반도체패키지의 구성을 보인 단면도가 도시되어 있다.
이들 도면에 도시된 바에 따르면, 인쇄회로기판(1)의 표면에는 와이어본딩패드(3)와 볼패드(5) 등이 노출되게 형성된다. 상기 와이어본딩패드(3)는 도 2에 도시된 바와 같이, 반도체칩(15)과의 전기적 연결을 위한 골드와이어(16)의 일단이 부착되는 부분이고, 상기 볼패드(5)는 반도체패키지(sp)가 실장되는 별도의 인쇄회로기판과의 전기적 연결을 위한 솔더볼(19)이 안착되는 부분이다.
인쇄회로기판(1)의 내부 또는 표면에는 다층 혹은 단일의 층으로 회로패턴(7)이 형성된다. 상기 회로패턴(7)중 표면에 형성된 것은 솔더리지스트(8)에 의해 덮혀져 보호된다. 상기 회로패턴(7)은 상기 와이어본딩패드(3)나 볼패드(5)와 전기적으로 연결된다.
상기 인쇄회로기판(1)의 중앙을 가로질러서는 윈도우형성영역(10')이 구비된다. 상기 윈도우형성영역(10')에는 인쇄회로기판(1)의 제조공정중에 상기 와이어본딩패드(3)와 볼패드(5)의 표면에 금도금을 하기 위한 전원을 공급하는 구성이 구비된다. 즉, 상기 윈도우형성영역(10')에는 주인입선(12)과 부인입선(14)이 형성된다. 상기 주인입선(12)은 외부의 전원공급원과 연결되고 상기 윈도우형성영역(10')을 일측에서 타측으로 가로질러 형성되는 것이고, 상기 부인입선(14)은 상기 주인입선(12)에서 와이어본딩패드(3) 사이를 전기적으로 연결한다. 이때, 상기 부인입선(14)은 상기 주인입선(12)과 상기 와이어본딩패드(3)사이를 최단거리로 연결하도록 형성된다.
그리고 상기 윈도우형성영역(10')에는, 도 2에 도시된 바와 같이, 인쇄회로기판(1)의 완성후에, 윈도우(10)가 형성된다. 상기 윈도우(10)를 통해 상기 와이어본딩패드(3)와 반도체칩(15)을 전기적으로 연결하는 골드와이어(16)가 통과한다.
이와 같은 구성의 인쇄회로기판(1)을 제조하는 과정을 설명하면, 먼저 RCC등을 이용하여 내부 회로패턴을 형성한다. 물론 인쇄회로기판(10)이 단층으로 형성되는 경우에는 바로 표면 회로패턴(7), 와이어본딩패드(3), 볼패드(5) 및 인입선(12,14)을 형성한다. 그리고 인입선(12,14)을 포함한 윈도우형성영역(10')에 솔더리지스트(SR: Solder Resist)를 도포하고, 와이어본딩패드(3)와 볼패드(5)에 금도금을 수행한다. 금도금은 와이어본딩패드(3)와 골드와이어(19), 볼패드(5)와 솔더볼(19) 사이의 접착이 보다 확실하게 되도록 한다.
금도금이 마쳐지면 상기 윈도우형성영역(10')을 펀치나 라우터를 사용한 기계적 가공으로 제거하여 윈도우(10)를 형성한다. 이때, 상기 주인입선(12)과 부인입선(14)도 함께 제거되어 상기 와이어본딩패드(3) 사이의 전기적 연결이단절된다.
이와 같이 되면 인쇄회로기판(1)의 제조가 완료된다. 참고로, 도면에 도시된 인쇄회로기판(1)은 반도체칩(15)에 부착되는 CSP(Chip Scale PCB)이다. 이와 같은 인쇄회로기판(1)을 통상적으로 BOC(Board On Chip) 또는 Window BGA라 부른다.
한편, 상기 인쇄회로기판(1)에 반도체칩(15)을 실장하여 패키징한 반도체패키지(sp)가 도 2에 도시되어 있다. 이에 따르면, 상기 인쇄회로기판(1)의 하면에 반도체(15)가 안착되고, 상기 반도체(5)와 와이어본딩패드(3) 사이를 골드와이어(19)로 연결한다. 이때 상기 골드와이어(19)는 상기 와이어본딩패드(3)에서 상기 반도체칩(15)으로 상기 윈도우(10)를 통해 연장된다. 상기 와이어본딩패드(3)와 반도체칩(15)을 전기적으로 연결하는 골드와이어(19)는 몰딩재(17)에 의해 몰딩되어 외부의 환경과 차폐된다. 상기 몰딩재(17)는 도 2에 잘 도시된 바와 같이 상기 윈도우(10)와 상기 와이어본딩패드(3)를 덮게 된다.
그리고, 상기 볼패드(5)는 상기 몰딩재(17)에 의해 덮혀지지 않고, 상기 볼패드(5)에는 솔더볼(19)이 부착된다. 상기 솔더볼(19)은 상기 반도체패키지(sp)가 장착되는 별도의 인쇄회로기판과의 전기적 연결을 위한 것이다.
그러나 상기한 바와 같은 구성을 가지는 종래 기술에서는 다음과 같은 문제점이 있다.
먼저, 도 3a에는 펀치를 사용하여 윈도우(10)를 형성한 인쇄회로기판(1)의 단면도가 도시되어 있다. 펀치를 사용하여 가공하는 경우에 펀치가 인쇄회로기판(1)의 상부에서 하부로 진행하면서 인쇄회로기판(1)을 관통하여 윈도우(10)를 형성한다. 이때, 상기 주인입선(12)과 와이어본딩패드(3)를 연결하고 있는 부인입선(14)도 함께 잘라진다.
하지만, 상기 펀치가 상기 윈도우(10)를 형성하면서 상기 부인입선(14)을 자를 때, 상기 와이어본딩패드(3)측에 연결되어 남게 되는 부인입선(14)의 선단부가 도 3a에 도시된 바와 같이, 윈도우(10)의 내측 가장자리 하부로 늘어져 있게 된다. 이와 같이 윈도우(10)의 내측 가장자리로 늘어져 존재하게 되는 부인입선(14)의 부분은 와이어본딩패드(3)와 반도체칩(15)과의 전기적 연결을 위한 골드와이어(16)의 중간부분과 접촉하게 된다. 이와 같이 골드와이어(16)가 부인입선(14)과 접촉하게 되면 상기 와이어본딩패드(3)와 연결되는 골드와이어(16)의 단부에 탄성력이 작용하게 하면서 와이어본딩패드(3)에 골드와이어(16)가 정확하게 부착되지 못하게 하는 문제점을 발생시킨다.
다음으로 도 3b에는 라우터를 사용하여 윈도우(10)를 형성하는 경우의 문제점이 도시되어 있다. 라우터를 사용하는 경우에는 라우터의 톱날이 상기 인쇄회로기판(1)의 일측에서 타측으로, 보다 정확하게는 상기 주인입선(12)을 따라 이동하여 윈도우(10)를 형성한다.
이때, 상기 라우터의 톱날은 상기 부인입선(14)을 수직으로 가로질러 이동(화살표 A방향)하면서 절단하는데, 상기 와이어본딩패드(3)에 연결된 부인입선(14)의 선단부가 도 3b에 도시된 바와 같이, 톱날의 이동방향으로 밀리면서 절단되는 현상이 발생된다. 이와 같은 경우에 부인입선(14)이 인접하는 부인입선(14)에 닿게 되어 서로 인접한 회로패턴(7)이나 와이어본딩패드(3)가 전기적으로 연결되는 치명적인 문제점이 발생한다.
따라서, 본 발명은 상기한 바와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 금도금을 위한 전원을 공급하는 인입선 제거불량을 방지하는 것이다.
도 1은 종래 기술에 의한 인쇄회로기판의 제조방법을 설명하기 위한 평면도.
도 2는 종래 기술에 의한 제조방법으로 제조된 인쇄회로기판을 사용하여 만들어진 반도체패키지의 구성을 보인 단면도.
도 3a는 종래 기술에 의한 인쇄회로기판을 사용하여 만든 반도체패키지의 문제점을 설명하는 단면도.
도 3b는 종래 기술에 의한 인쇄회로기판의 제조방법의 문제점을 설명하는 평면도.
도 4는 본 발명에 의한 인쇄회로기판의 제조방법의 바람직한 실시예를 설명하기 위한 평면도.
도 5는 본 발명 실시예에 의해 제조된 인쇄회로기판의 구성을 보인 평면도.
* 도면의 주요 부분에 대한 부호의 설명 *
30: 인쇄회로기판32: 와이어본딩패드
33: 볼패드35: 회로패턴
37: 솔더레지스트40: 윈도우형성영역
42: 윈도우50: 주인입선
52: 부인입선
상기한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 본 발명은 대략 중앙부에 반도체칩과의 연결을 위한 윈도우가 형성되는 인쇄회로기판의 제조방법에서, 상기 윈도우를 벗어난 기판내부의 회로패턴과 기판표면에 상기 회로패턴과 전기적으로 연결되는 와이어본딩패드나 볼패드를 형성하고 상기 윈도우가 형성되는 영역에 상기 와이어본딩패드와 볼패드에 도금용 전원을 공급하기 위한 도금인입선을 형성하는 단계와, 상기 와이어본딩패드, 볼패드 및 윈도우형성영역을 제외한 부분에 솔더레지스트를 도포하는 단계와, 상기 도금인입선에 금도금레지스트를 도포하는 단계와, 상기 도금인입선을 통해 상기 와이어본딩패드와 솔더볼패드에 전원을 공급하여 상기 와이어본딩패드 또는 볼패드에 금도금층을 형성하는 단계와, 상기 도금인입선을 에칭으로 제거하는 단계와, 상기 윈도우형성영역에 윈도우를 형성하는 단계를 포함하여 구성된다.
상기 금도금레지스트는 액상포토솔더레지스트이고, 실크스크린 인쇄법으로 도포된다.
상기 도금인입선은 알카리에칭으로 제거한다.
이와 같은 구성을 가지는 본 발명에 의하면 인쇄회로기판의 도금용 전원을공급하는 인입선의 제거가 보다 정확하게 되어 불량발생율이 줄어들게 되는 이점이 있다.
이하 본 발명에 의한 인쇄회로기판의 제조방법의 바람직한 실시예를 첨부된 도면을 참고하여 상세하게 설명한다.
도 4에는 본 발명에 의한 인쇄회로기판의 제조방법의 바람직한 실시예를 설명하기 위한 인쇄회로기판의 평면도가 도시되어 있고, 도 5에는 본 발명 실시예에 의해 완성된 인쇄회로기판의 평면도가 도시되어 있다.
이들 도면에 도시된 바에 따르면, 인쇄회로기판(30)의 표면으로 노출되게 와이어본딩패드(32)와 볼패드(33)가 형성된다. 상기 와이어본딩패드(32)는 반도체칩과의 전기적 연결을 위한 골드와이어의 일단부가 부착되는 부분으로 그 표면에 금도금이 이루어진다. 상기 볼패드(33)는 인쇄회로기판(30)을 사용하여 만들어진 반도체패키지가 장착되는 인쇄회로기판과의 전기적 연결을 위한 솔더볼이 형성되는 부분이다.
상기 인쇄회로기판(30)에는 회로패턴(35)이 형성되는데, 상기 회로패턴(35)은 상기 와이어본딩패드(32)와 볼패드(33) 사이를 전기적으로 연결하는 역할을 한다. 도면에는 상기 회로패턴(35)중 인쇄회로기판(30)의 표면에 형성된 것만이 점선으로 도시되어 있다. 상기 회로패턴(35)은 솔더리지스트(37)에 의해 덮혀져서 보호된다. 그리고 상기 인쇄회로기판(30)의 내부도 회로패턴이 형성될 수 있다. 상기 회로패턴은 다수개의 층을 형성하도록 만들어지기도 하고, 하나의 층으로만 형성되기도 한다.
상기 인쇄회로기판(30)의 중앙을 가로질러서는 윈도우형성영역(40)이 구비된다. 상기 윈도우형성영역(40)에는 상기 와이어본딩패드(32)와 볼패드(33)에 금도금을 하기 위해 필요한 전원을 공급하는 구성이 형성된다. 즉 상기 윈도우형성영역(40)에는 도면을 기준으로 좌우로 길게 주인입선(50)이 형성되고, 상기 주인입선(50)에서 그 진행방향의 양측으로 부인입선(52)이 연장되어 상기 와이어본딩패드(32)나 볼패드(33)에 연결된 회로패턴(35)에 연결된다.
한편, 상기 윈도우형성영역(40)에는 펀치나 라우터를 사용하여 기계적 가공을 통해 윈도우(42)를 형성한다. 상기 윈도우(42)는 상기 인쇄회로기판(30)의 하면에 부착되는 반도체칩과의 전기적 연결을 위한 골드와이어서 인쇄회로기판(30)의 상면에서 하면으로 연장되는 통로가 된다.
이하, 상기한 바와 같은 구성을 가지는 인쇄회로기판을 제조하는 과정을 설명하기로 한다.
먼저, 절연층과 금속층으로 이루어진 모재에 회로패턴 등을 형성한다. 이때 인쇄회로기판(30)이 단층으로 형성되는 경우에는 그 표면에 회로패턴(35)이 구비된다. 그리고, 인쇄회로기판(30)이 다층으로 형성되는 경우에는 절연층과 금속층을 차례로 형성하면서 회로패턴을 형성한다. 참고로 절연층과 금속층은 동장적층판을 사용하여 형성할 수도 있다.
다음으로 인쇄회로기판(30)의 표면에 회로패턴(35)과 함께 와이어본딩패드(32) 및 볼패드(33)를 형성한다. 물론 상기 주인입선(50)과 부인입선(52)도 함께 형성된다.
상기와 같이 인쇄회로기판(30)의 표면을 형성한 후에는 상기 와이어본딩패드(32), 볼패드(33) 및 원도우형성영역(40)과 주,부인입선(50,52)을 제외한 부분에 솔더레지스트가 도포되게 한다.
그리고, 상기 주,부인입선(50,52)을 포함한 윈도우형성영역(40)에 액상 포토솔더레지스트(LPR:Liquid Photo Solder Resist)를 도포한다. 상기 액상포토솔더레지스트가 도포된 부분은 도금이 이루어지지 않게 된다. 상기 액상포토솔더레지스트는 실크스크린 인쇄법으로 도포된다. 상기 액상포토솔더레지스트는 주,부인입선(50,52)과 와이어본딩패드(32) 부분에도 일부 도포된다.
이와 같은 상기 와이어본딩패드(32) 및 볼패드(33)만이 노출되고 다른 부분은 모두 솔더레지스트와 액상포토솔더레지스트로 코팅된 상태에서 상기 주인입선(50)과 부인입선(52)을 통해 전류를 공급하여 상기 와이어본딩패드(32) 및 볼패드(33)에 금도금을 수행한다. 상기 주인입선(50)과 부인입선(52)은 액상포토솔더레지스트에 의해 덮혀 있게 됨에 따라 금도금이 이루어지지 않는다.
다음으로, 윈도우형성영역(40)에 도포된 액상포토솔더레지스트를 제거하면, 주, 부인입선(50,52)이 노출된다. 상기 주,부인입선(50,52)은 인쇄회로기판(30)의 제조공정상 구리박막으로 형성된 것이므로 알칼리 에칭을 실시하면 제거되나, 알칼리에칭의 특성상 금도금막은 제거되지 않는다.
따라서, 상기 주,부인입선(50,52)은 알칼리에칭에 의해 제거되고, 상기 와이어본딩패드(32)와 볼패드(33)는 금도금막에 의해 알칼리에칭에 의해서도 제거되지 않고 남게 된다.
마지막으로, 라우터를 사용하여 상기 윈도우형성영역(40)의 일부를 제거하면 상기 윈도우(52)가 형성된다. 이와 같은 상태의 인쇄회로기판(30)이 도 5에 도시되어 있다. 상기 인쇄회로기판(30)은 그에 부착되는 반도체칩과 같은 크기로 형성되는 것으로, 인쇄회로기판(30)의 하면에 반도체칩이 부착되고 상기 와이어본딩패드(32)와 반도체칩 사이를 연결하는 골드와이어가 상기 윈도우(52)를 통과하게 된다.
위에서 상세히 설명한 바와 같은 본 발명에 의한 인쇄회로기판의 제조방법에서는 인쇄회로기판의 표면에 형성되는 와이어본딩패드와 볼패드에 금도금을 하기 위한 인입선을 윈도우의 형성전에 미리 제거하여 인입선 절단 불량을 방지하도록 하고 있다.
이와 같은 본 발명에 의하면 윈도우 형성을 위한 기계가공 전에 미리 인입선을 제거하므로 기계가공에 의해 인입선이 정확하게 제거되지 않게 되는 것을 미연에 방지하여 인쇄회로기판의 불량을 미연에 방지할 수 있게 된다.

Claims (3)

  1. 대략 중앙부에 반도체칩과의 연결을 위한 윈도우가 형성되는 인쇄회로기판의 제조방법에서,
    상기 윈도우를 벗어난 기판내부의 회로패턴과 기판표면에 상기 회로패턴과 전기적으로 연결되는 와이어본딩패드나 볼패드를 형성하고 상기 윈도우가 형성되는 영역에 상기 와이어본딩패드와 볼패드에 도금용 전원을 공급하기 위한 도금인입선을 형성하는 단계와,
    상기 와이어본딩패드, 볼패드 및 윈도우형성영역을 제외한 부분에 솔더레지스트를 도포하는 단계와,
    상기 도금인입선에 금도금레지스트를 도포하는 단계와,
    상기 도금인입선을 통해 상기 와이어본딩패드와 솔더볼패드에 전원을 공급하여 상기 와이어본딩패드 또는 볼패드에 금도금층을 형성하는 단계와,
    상기 도금인입선을 에칭으로 제거하는 단계와,
    상기 윈도우형성영역에 윈도우를 형성하는 단계를 포함하여 구성됨을 특징으로 하는 인쇄회로기판의 제조방법.
  2. 제 1 항에 있어서, 상기 금도금레지스트는 액상포토솔더레지스트이고, 실크스크린 인쇄법으로 도포됨을 특징으로 하는 인쇄회로기판의 제조방법.
  3. 제 1 항에 있어서, 상기 도금인입선은 알카리에칭으로 제거함을 특징으로 하는 인쇄회로기판의 제조방법.
KR1020020029292A 2002-05-27 2002-05-27 인쇄회로기판의 제조방법 KR20030091359A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020029292A KR20030091359A (ko) 2002-05-27 2002-05-27 인쇄회로기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020029292A KR20030091359A (ko) 2002-05-27 2002-05-27 인쇄회로기판의 제조방법

Publications (1)

Publication Number Publication Date
KR20030091359A true KR20030091359A (ko) 2003-12-03

Family

ID=32384501

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020029292A KR20030091359A (ko) 2002-05-27 2002-05-27 인쇄회로기판의 제조방법

Country Status (1)

Country Link
KR (1) KR20030091359A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102014581A (zh) * 2010-11-24 2011-04-13 深南电路有限公司 局部镀金板的制作工艺
KR20220079277A (ko) * 2020-12-04 2022-06-13 주식회사 티엘비 다층인쇄회로기판의 최외층 형성 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1117048A (ja) * 1997-06-18 1999-01-22 Samsung Electron Co Ltd 半導体チップパッケージ
KR20010005136A (ko) * 1999-06-30 2001-01-15 이형도 패키지 기판 제조방법
JP2001110934A (ja) * 1999-10-07 2001-04-20 Hitachi Chem Co Ltd 半導体装置、それに用いる半導体チップ支持基板及び半導体装置の製造方法
KR20030005565A (ko) * 2001-07-09 2003-01-23 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 인쇄회로기판의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1117048A (ja) * 1997-06-18 1999-01-22 Samsung Electron Co Ltd 半導体チップパッケージ
KR20010005136A (ko) * 1999-06-30 2001-01-15 이형도 패키지 기판 제조방법
JP2001110934A (ja) * 1999-10-07 2001-04-20 Hitachi Chem Co Ltd 半導体装置、それに用いる半導体チップ支持基板及び半導体装置の製造方法
KR20030005565A (ko) * 2001-07-09 2003-01-23 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 인쇄회로기판의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102014581A (zh) * 2010-11-24 2011-04-13 深南电路有限公司 局部镀金板的制作工艺
KR20220079277A (ko) * 2020-12-04 2022-06-13 주식회사 티엘비 다층인쇄회로기판의 최외층 형성 방법

Similar Documents

Publication Publication Date Title
US7506437B2 (en) Printed circuit board having chip package mounted thereon and method of fabricating same
KR100346630B1 (ko) 리드프레임과그제조방법
KR100499006B1 (ko) 도금 인입선이 없는 패키지 기판의 제조 방법
KR100499003B1 (ko) 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법
US8383950B1 (en) Metal etch stop fabrication method and structure
US6861764B2 (en) Wiring substrate having position information
JP4302944B2 (ja) めっき引込線がない印刷回路基板の製造方法
US20160293537A1 (en) Embedded component substrate and semiconductor module
KR20060048058A (ko) 반도체 장치 및 그 제조 방법
TWI408775B (zh) 用於形成與積體電路之接觸墊之連接之方法
US7091583B2 (en) Method and structure for prevention leakage of substrate strip
US20070096271A1 (en) Substrate frame
US7065869B2 (en) Method for plating of printed circuit board strip
KR20060108045A (ko) 반도체 패키지용 인쇄회로기판의 윈도우 가공방법
KR20030091359A (ko) 인쇄회로기판의 제조방법
JP4982664B2 (ja) 電子デバイス装置およびその製造方法
KR20040024381A (ko) 인쇄회로기판의 도금방법
KR100582086B1 (ko) 인쇄회로기판의 제조방법
JP2001358257A (ja) 半導体装置用基板の製造方法
KR101091243B1 (ko) 인쇄회로기판의 제조방법
KR101064754B1 (ko) 비오씨 반도체 패키지 기판의 제조방법 및 비오씨 반도체 패키지 기판
JPH06204655A (ja) プリント配線板及びその製造方法
TWI813139B (zh) 可提高側面可焊性之半導體封裝元件及其製法
US20230395465A1 (en) Semiconductor package with solderable sidewall
US7951697B1 (en) Embedded die metal etch stop fabrication method and structure

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application