JP2001267459A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2001267459A
JP2001267459A JP2000081026A JP2000081026A JP2001267459A JP 2001267459 A JP2001267459 A JP 2001267459A JP 2000081026 A JP2000081026 A JP 2000081026A JP 2000081026 A JP2000081026 A JP 2000081026A JP 2001267459 A JP2001267459 A JP 2001267459A
Authority
JP
Japan
Prior art keywords
circuit board
semiconductor element
semiconductor device
electrode
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000081026A
Other languages
English (en)
Inventor
Kazuyuki Nakagawa
和之 中川
Michitaka Kimura
通孝 木村
Masatoshi Yasunaga
雅敏 安永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2000081026A priority Critical patent/JP2001267459A/ja
Priority to US09/665,415 priority patent/US6856028B1/en
Priority to TW093200979U priority patent/TW587843U/zh
Priority to KR1020000064799A priority patent/KR20010092648A/ko
Publication of JP2001267459A publication Critical patent/JP2001267459A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

(57)【要約】 【課題】 半導体素子を絶縁回路基板に接合した半導体
装置において、絶縁回路基板の外部電極の半田接合部に
発生する応力を抑制し、実装信頼性を向上させる。 【解決手段】 絶縁回路基板と半導体素子を接合する樹
脂層のサイズを半導体素子より外側に広がった大きいサ
イズにする。あるいは、回路基板と同サイズにまで拡大
する。また、半導体素子の周囲をフランジ構造の封止樹
脂で被覆する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体素子を絶縁
回路基板に接合した半導体装置に関し、さらに詳しくは
半導体素子と絶縁回路基板との接合を改善して半導体装
置の外部電極の半田接合部に発生する応力を抑制し、実
装信頼性を向上させた半導体装置に関するものである。
【０００２】
【従来の技術】図５は、絶縁回路基板上に半導体素子を
接合した、従来の半導体装置の断面を示す図である。図
５に示すように、従来の半導体装置では、回路基板１の
上にフェースダウンに半導体素子１０を搭載して接着層
５により接合し、回路基板１の開口穴２を介して素子電
極１１をワイヤ１２により回路基板１の下側の基板電極
４に接続していた。そしてこの接続部を樹脂６により封
止していた。また、回路基板１の下面には外部電極３を
備え、この外部電極３は半田接合部３１，３２で回路基
板１およびモジュール基板２００に固着されていた。
【０００３】すなわち、半導体素子１０が絶縁回路基板
１上にフェースダウン方式で搭載された構造で、絶縁回
路基板１の開口穴２を通して半導体素子電極１１と絶縁
回路基板下面電極４が電気的に接続され、この接続部が
樹脂封止された半導体装置において、半導体素子１０と
絶縁回路基板１を接合する接着層５が半導体素子１０と
同一サイズの半導体装置である。そして、このように構
成した半導体装置１００を、外部電極３を介してモジュ
ール基板２００に固定、搭載していた。
【０００４】図６は、従来の他の半導体装置の断面を示
す図である。図６の半導体装置は、図５の半導体装置１
００において、半導体素子１０の側面周囲を封止樹脂７
でフランジ構造に被覆したものである。すなわち、図５
に示す従来の半導体装置において、半導体素子１０側面
に樹脂封止したフランジ構造を有する半導体装置であ
る。
【０００５】
【発明が解決しようとする課題】このような従来の図５
あるいは図６に示す半導体装置では、絶縁回路基板１と
半導体素子１０の接着層５に用いる樹脂のサイズが、半
導体素子１０とほぼ同一サイズであり、最外周の外部電
極３に構成部材の熱膨張差等による応力がかかるため実
装信頼性が低下する傾向があった。また近年、半導体装
置をモジュール基板上に実装した温度サイクル試験で
の、半田接合寿命の高寿命化が課題となっている。
【０００６】この発明は、上述のような従来の課題を解
決するためになされたもので、絶縁回路基板と半導体素
子との接合を改善し、半導体装置の実装信頼性を向上さ
せるとともに、半導体装置をモジュール基板上に実装し
た温度サイクル試験においても、半田接合寿命の高寿命
化を図った半導体装置を得ることを目的とする。
【０００７】
【課題を解決するための手段】請求項１の発明にかかる
半導体装置は、主面と背面を有し少なくとも上記背面に
基板電極を配置し所定の開口穴を形成した回路基板と、
主面と背面を有し上記主面に素子電極を配置した半導体
素子とを有し、上記半導体素子の主面をこの主面より大
きい面積の接着層により上記回路基板の主面に接合し、
上記半導体素子の素子電極を上記回路基板の開口穴を通
して上記回路基板の背面の基板電極に接続したことを特
徴とするものである。
【０００８】請求項２の発明にかかる半導体装置は、請
求項１に記載のものにおいて、上記回路基板の上におい
て、上記半導体素子の少なくとも側面周囲をフランジ構
造に樹脂封止したことを特徴とするものである。
【０００９】請求項３の発明にかかる半導体装置は、請
求項２に記載のものにおいて、上記接着層を上記回路基
板の主面と実質的に同一の大きさにしたことを特徴とす
るものである。
【００１０】請求項４の発明にかかる半導体装置は、請
求項２または３に記載のものにおいて、上記半導体素子
の側面周囲および背面を樹脂封止したことを特徴とする
ものである。
【００１１】
【発明の実施の形態】以下、添付図面に基づいてこの発
明の実施の形態について説明する。図中、同一または相
当する部分には同一の符号を付して、その説明を適宜簡
略化ないし省略する。 実施の形態１．図１は、本発明の実施の形態１におい
て、絶縁回路基板上に半導体素子をフェースダウンに接
着した半導体装置を、モジュール基板に搭載した状態を
示す断面図である。この実施の形態１においては、半導
体素子と絶縁回路基板を接合する接着層のサイズが、半
導体素子のサイズよりも大きい半導体装置を示してい
る。
【００１２】図１において、１は半導体素子を接着する
ための絶縁性の回路基板、２は接続配線を通すために絶
縁回路基板１に設けた開口穴、３は絶縁回路基板１の外
部電極、４は絶縁回路基板１の下面に配置された基板電
極（基板下面電極）を示す。また、１０はフェースダウ
ンに回路基板１に接着した半導体素子、１１は半導体素
子１０の素子電極、１２は素子電極１１を基板下面電極
４に電気接続するワイヤを示す。また、５は半導体素子
１０よりも大きいサイズに形成されて半導体素子１０を
基板１に固着する接着層、６は基板１の下面から半導体
素子１０とワイヤ１２を封止する封止樹脂を示す。
【００１３】このように、絶縁回路基板１には開口穴２
が設けてあり、半導体素子１０は、半導体素子１０より
も大きいサイズに拡げた接着層５によりフェースダウン
構造で絶縁回路基板１に接着され、絶縁回路基板１の開
口穴２を通して半導体素子電極１１と基板下面電極４が
電気的に接続されている。１００Ａは、以上のように構
成された半導体装置を示す。
【００１４】次に、２００はモジュール基板を示し、こ
のモジュール基板２００に半導体装置１００が外部電極
３を介して搭載されている。この外部電極３は半田ボー
ルで構成され、絶縁回路基板１との間の半田接合部３１
と、モジュール基板２００との間の半田接合部３２によ
り固定されている。
【００１５】前記のような構造を有する半導体装置１０
０をモジュール基板２００に実装し温度サイクル試験す
ると、外部電極３と絶縁回路基板１との間の半田接合部
３１、及び外部電極３とモジュール基板２００との間の
半田接合部３２にかかる応力が緩和される。その理由と
しては、従来型の図５に示す半導体装置では、最外周の
外部電極３に構成部材の熱膨張差等による応力がかかる
ため実装信頼性が低下するが、本実施の形態の構造では
前記熱膨張差等により発生する応力を吸収する接着層５
の包括エリアが半導体素子１０より大きいため、半田接
合部３１，３２に発生する応力が緩和されためであり、
これにより実装信頼性が向上する効果が得られる。
【００１６】この実施の形態による半導体装置の構造を
要約すると次のとおりである。回路基板１は、主面と背
面を有し、所定の開口穴２が形成されるとともに、少な
くとも背面に基板電極４を配置している。半導体素子１
０は、主面と背面を有し主面に素子電極１１を配置して
いる。そして、半導体素子１０の主面をこの主面より大
きい面積の接着層５ａにより回路基板１の主面に接合
し、半導体素子１０の素子電極１１を回路基板１の開口
穴２を通して背面の基板電極４に接続している。なお、
接着層５ａのサイズが半導体素子１０のサイズより大き
いという意味は、半導体素子１０の主面の全体をカバー
し、かつ、半導体素子の外方に所定長さ延びているとい
うことである。
【００１７】実施の形態２．図２は、本発明の実施の形
態２において、絶縁回路基板上に半導体素子をフェース
ダウンに接着した半導体装置を、モジュール基板に搭載
した状態を示す断面図である。この実施の形態２におい
ては、半導体素子側面をフランジ構造に樹脂封止した半
導体装置であって、半導体素子と絶縁回路基板を接合す
る接着層のサイズが、半導体素子よりも大きい場合を示
している。
【００１８】図２において、１は回路基板、２は回路基
板１の開口穴、３は回路基板１の外部電極、４は回路基
板１の基板下面電極を示す。また、１０は半導体素子、
１１は半導体素子１０の素子電極、１２は素子電極１１
を基板下面電極４に電気接続するワイヤを示す。また、
５ａは半導体素子１０よりもサイズが大きい接着層、６
は封止樹脂を示す。また、７ａは半導体素子１０の側面
周囲をフランジ構造に封止した樹脂を示す。
【００１９】このように、回路基板１には開口穴２が設
けてあり、半導体素子１０は、半導体素子１０よりも大
きいサイズに拡げた接着層５ａによりフェースダウン構
造で回路基板１に接着され、回路基板１の開口穴２を通
して半導体素子電極１１と基板下面電極４が電気的に接
続されている。そして、半導体素子１０の周囲側面が樹
脂封止され、この封止樹脂７によるフランジ構造を有し
ている。１００Ｂは、以上のように構成された半導体装
置を示す。
【００２０】次に、２００はモジュール基板を示し、こ
のモジュール基板２００に半導体装置１００Ｂが外部電
極３を介して搭載されている。この外部電極３は半田ボ
ールで構成され、絶縁回路基板１との間の半田接合部３
１と、モジュール基板２００との間の半田接合部３２に
より固定されている。
【００２１】前記のような構造を有する半導体装置１０
０Ｂをモジュール基板２００に実装し温度サイクル試験
すると、モジュール基板２００と外部電極間３との間の
半田接合部３２、及び外部電極３と絶縁回路基板１との
間の半田接合部３１にかかる応力が緩和される。その理
由としては、従来型の図６に示す半導体装置の半田接合
部では、半導体素子１０の端部近傍を起点に回路基板１
が反るため、半田接合寿命が短くなるが、本実施の形態
の構造の様に接合層５ａのサイズを半導体素子１０より
大きくすると、回路基板１の反りの起点が最外周の外部
電極３より遠くなり、半田接合部３１，３２への応力が
緩和されるためであり、これにより実装信頼性が向上す
る。以上のことから本実施の形態の構造により、半導体
装置の剛性化及び実装信頼性の向上が得られる。
【００２２】実施の形態３．図３は、本発明の実施の形
態３において、絶縁回路基板上に半導体素子をフェース
ダウンに接着した半導体装置を、モジュール基板に搭載
した状態を示す断面図である。この実施の形態３におい
ては、半導体素子側面に樹脂封止したフランジ構造を有
する半導体装置であって、半導体素子と絶縁回路基板を
接合する接着層が、絶縁回路基板とほば同一サイズであ
り、フランジ部が絶縁回路基板と直接接しない構造の半
導体装置を示している。
【００２３】図３において、１は回路基板、２は回路基
板１の開口穴、３は回路基板１の外部電極、４は回路基
板１の基板下面電極を示す。また、１０は半導体素子、
１１は半導体素子１０の素子電極、１２は素子電極１１
を基板下面電極４に電気接続するワイヤを示す。また、
５ｂは半導体素子１０よりも大きく回路基板１とほぼ同
一のサイズに形成され、半導体素子１０を回路基板１に
接着する接着層、６は封止樹脂を示す。また、７ａは半
導体素子１０の側面周囲を封止した樹脂を示し、この封
止樹脂７ａがフランジ構造を形成している。また、接着
層５ｂが回路基板１と同サイズであるので、封止樹脂７
ａは回路基板１と直接接しない構造になっている。
【００２４】このように、この実施の形態では、回路基
板１には開口穴２が設けてあり、半導体素子１０は、回
路基板１と同じサイズに拡げた接着層５ｂによりフェー
スダウン構造で回路基板１に接着され、回路基板１の開
口穴２を通して半導体素子電極１１と基板下面電極４が
電気的に接続されている。そして、半導体素子１０の周
囲側面が樹脂封止され、この封止樹脂７によるフランジ
構造を有している。１００Ｃは、以上のように構成され
た半導体装置を示す。
【００２５】次に、２００はモジュール基板を示し、こ
のモジュール基板２００に半導体装置１００Ｃが外部電
極３を介して搭載されている。この外部電極３は半田ボ
ールで構成され、絶縁回路基板１との間の半田接合部３
１と、モジュール基板２００との間の半田接合部３２に
より固定されている。
【００２６】前記のような構造を有する半導体装置１０
０Ｃをモジュール基板２００に実装し温度サイクル試験
すると、外部電極３と絶縁回路基板１との間の半田接合
部３１、及びモジュール基板２００と外部電極間３との
間の半田接合部３２にかかる応力が緩和される。その理
由としては、従来型の図６に示す半導体装置の半田接合
部では、半導体素子１０の端部近傍を起点に回路基板１
が反るため、半田接合寿命が短くなるが、本実施の形態
の構造の様に接合層５ｂのサイズを半導体素子１０より
大きくすると、回路基板１の反りの起点が最外周の外部
電極３より遠くなり、半田接合部３１，３２への応力が
緩和されるためであり、これにより実装信頼性が向上す
る。またフランジ構造の封止樹脂７ａが、接着性の高い
接着層５ｂを介して回路基板１と接合されていることに
より、回路基板１とフランジ構造の封止樹脂７ａ間の剥
離等による信頼性の低下を防止できる。以上のことから
本実施の形態の構造により、半導体装置の剛性化及び実
装信頼性の向上が得られる。
【００２７】実施の形態４．図４は、本発明の実施の形
態４において、絶縁回路基板上に半導体素子フェースダ
ウンに接着した半導体装置を、モジュール基板に搭載し
た状態を示す断面図である。この実施の形態４において
は、半導体素子側面及び裏面を樹脂封止した半導体装置
であって、半導体素子と絶縁回路基板を接合する接着層
が、絶縁回路基板とほば同一サイズであり、フランジ部
が絶縁回路基板と直接接しない構造の半導体装置を示し
ている。
【００２８】図４において、１は回路基板、２は回路基
板１の開口穴、３は回路基板１の外部電極、４は絶縁回
路基板１の基板下面電極を示す。また、１０は半導体素
子、１１は半導体素子１０の素子電極、１２は素子電極
１１を基板下面電極４に電気接続するワイヤを示す。ま
た、５ｂは半導体素子１０よりも大きく回路基板１とほ
ぼ同一のサイズに形成され、半導体素子１０を回路基板
１に接着する接着層、６は封止樹脂を示す。また、７ｂ
は半導体素子１０の側面周囲と背面（素子電極１１があ
る表面側に対向する裏面）との全体を封止した樹脂を示
し、この封止樹脂７ｂがフランジ構造を有している。ま
た、接着層５ｂが回路基板１と同サイズであるので、封
止樹脂７ｂは回路基板１と直接接しない構造になってい
る。
【００２９】このように、この実施の形態では、回路基
板１には開口穴２が設けてあり、半導体素子１０は、回
路基板１と同じサイズに拡げた接着層５ｂによりフェー
スダウン構造で回路基板１に接着され、回路基板１の開
口穴２を通して半導体素子電極１１と基板下面電極４が
電気的に接続されている。そして、半導体素子１０の周
囲側面と裏面が樹脂封止され、この封止樹脂７ｂの半導
体素子１０の側面周囲の部分がフランジ構造を有してい
る。なお、封止樹脂７ｂは、図３のフランジ構造の封止
樹脂７ａに加えて、これと一体的に半導体素子１１の背
面側に所定厚さの樹脂層を付加したものである。１００
Ｄは、以上のように構成された半導体装置を示す。
【００３０】次に、２００はモジュール基板を示し、こ
のモジュール基板２００に半導体装置１００Ｄが外部電
極３を介して搭載されている。この外部電極３は半田ボ
ールで構成され、回路基板１との間の半田接合部３１
と、モジュール基板２００との間の半田接合部３２によ
り固定されている。
【００３１】前記のような構造を有する半導体装置１０
０Ｄをモジュール基板２００に実装し温度サイクル試験
すると、外部電極３と回路基板１との間の半田接合部３
１、及びモジュール基板２００と外部電極間３との間の
半田接合部３２にかかる応力が緩和される。その理由と
しては、従来型の図６に示す半導体装置の半田接合部で
は、半導体素子１０の端部近傍を起点に回路基板が反る
ため、半田接合寿命が短くなるが、本実施の形態による
構造の様に接合層５ｂのサイズを半導体素子１０より大
きく、回路基板１と同サイズにすると、絶縁回路基板１
の反りの起点が最外周の外部電極３より遠くなり、半田
接合部３１，３２への応力が緩和されるためであり、こ
れにより実装信頼性が向上するまたフランジ構造の封止
樹脂７ｂが、接着性の高い接着層５ｂを介して回路基板
１と接合されていることにより、回路基板１とフランジ
構造の封止樹脂７ｂ間の剥離等による信頼性の低下を防
止できるうえに、半導体素子裏面も封止樹脂により保護
されているため搬送時の取り扱いが容易になる。。以上
のことから本実施の形態の構造により、半導体装置の剛
性化及び実装信頼性の向上が得られる。
【００３２】
【発明の効果】以上、各実施の形態１〜４について説明
したように、本発明では、半導体装置の構造において、
絶縁回路基板と半導体素子を接合する樹脂層のサイズを
改善し、外部電極とモジュール基板との間及び絶縁回路
基板と外部電極との間の半田接合部に発生する応力を抑
制し、半導体装置の実装信頼性を向上させることを可能
にした。また、半導体装置の半導体素子外周部に、封止
樹脂によるフランジ構造を有する剛性の高い半導体装置
において、絶縁回路基板と半導体素子を接合する樹脂層
のサイズを改善し、半導体装置の実装信頼性を向上させ
ることを可能にした。
【図面の簡単な説明】
【図１】 本発明の実施の形態１による、半導体素子と
絶縁回路基板を接合する接着層のサイズが、半導体素子
よりも大きい半導体装置を示す断面図。
【図２】 本発明の実施の形態２による、半導体素子側
面に樹脂封止したフランジ構造を有する半導体装置で、
半導体素子と絶縁回路基板を接合する接着層のサイズ
が、半導体素子よりも大きい半導体装置の断面図。
【図３】 本発明の実施の形態３による、半導体素子側
面に樹脂封止したフランジ構造を有する半導体装置で、
半導体素子と絶縁回路基板を接合する接着層が、絶縁回
路基板とほば同一サイズであり、フランジ部が絶縁回路
基板と直接接しない半導体装置の断面図。
【図４】 本発明の実施の形態４による、半導体素子側
面及び裏面を樹脂封止した半導体装置で、半導体素子と
絶縁回路基板を接合する接着層が、絶縁回路基板とほば
同一サイズであり、フランジ部が絶縁回路基板と直接接
しない半導体装置の断面図。
【図５】 従来の半導体装置の断面図。
【図６】 従来の他の半導体装置の断面図。
【符号の説明】
１ 回路基板、 ２ 開口穴、 ３ 外部電極、 ４
基板電極、 ５ａ，５ｂ 接着層、 ６ 封止樹脂、
７ａ，７ｂ 封止樹脂、 １０ 半導体素子、１１ 素
子電極、 １２ ワイヤ、 ３１ 回路基板と外部電極
の半田接合部、 ３２ モジュール基板と外部電極の半
田接合部、 １００Ａ，１００Ｂ，１００Ｃ，１００Ｄ
半導体装置、 ２００ モジュール基板。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 安永 雅敏 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 5F044 AA05 EE02 EE20 JJ03

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 主面と背面を有し少なくとも上記背面に
    基板電極を配置し所定の開口穴を形成した回路基板と、
    主面と背面を有し上記主面に素子電極を配置した半導体
    素子とを有し、 上記半導体素子の主面をこの主面より大きい面積の接着
    層により上記回路基板の主面に接合し、上記半導体素子
    の素子電極を上記回路基板の開口穴を通して上記回路基
    板の背面の基板電極に接続したことを特徴とする半導体
    装置。
  2. 【請求項２】 上記回路基板の上において、上記半導体
    素子の少なくとも側面周囲をフランジ構造に樹脂封止し
    たことを特徴とする請求項１に記載の半導体装置。
  3. 【請求項３】 上記接着層を上記回路基板の主面と実質
    的に同一の大きさにしたことを特徴とする請求項２に記
    載の半導体装置。
  4. 【請求項４】 上記半導体素子の側面周囲および背面を
    樹脂封止したことを特徴とする請求項２または３に記載
    の半導体装置。
JP2000081026A 2000-03-22 2000-03-22 半導体装置 Withdrawn JP2001267459A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000081026A JP2001267459A (ja) 2000-03-22 2000-03-22 半導体装置
US09/665,415 US6856028B1 (en) 2000-03-22 2000-09-20 Semiconductor device having an improved mounting structure
TW093200979U TW587843U (en) 2000-03-22 2000-10-31 Semiconductor device
KR1020000064799A KR20010092648A (ko) 2000-03-22 2000-11-02 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000081026A JP2001267459A (ja) 2000-03-22 2000-03-22 半導体装置

Publications (1)

Publication Number Publication Date
JP2001267459A true JP2001267459A (ja) 2001-09-28

Family

ID=18598015

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000081026A Withdrawn JP2001267459A (ja) 2000-03-22 2000-03-22 半導体装置

Country Status (4)

Country Link
US (1) US6856028B1 (ja)
JP (1) JP2001267459A (ja)
KR (1) KR20010092648A (ja)
TW (1) TW587843U (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070278671A1 (en) * 2006-06-02 2007-12-06 Powertech Technology Inc. Ball grind array package structure

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6111306A (en) * 1993-12-06 2000-08-29 Fujitsu Limited Semiconductor device and method of producing the same and semiconductor device unit and method of producing the same
CN1117395C (zh) * 1994-03-18 2003-08-06 日立化成工业株式会社 半导体组件的制造方法及半导体组件
JP2891665B2 (ja) 1996-03-22 1999-05-17 株式会社日立製作所 半導体集積回路装置およびその製造方法
DE19620654B4 (de) 1996-05-22 2005-04-07 Linde Ag Verstellbare Axialkolbenmaschine in Schrägscheibenbauweise
JP3611948B2 (ja) * 1997-05-16 2005-01-19 日本テキサス・インスツルメンツ株式会社 半導体装置及びその製造方法
KR100211421B1 (ko) * 1997-06-18 1999-08-02 윤종용 중앙부가 관통된 플렉서블 회로기판을 사용한 반도체 칩 패키지
US6049129A (en) * 1997-12-19 2000-04-11 Texas Instruments Incorporated Chip size integrated circuit package
JPH11284007A (ja) * 1998-03-31 1999-10-15 Toshiba Corp 半導体装置及びその製造方法
US6048755A (en) * 1998-11-12 2000-04-11 Micron Technology, Inc. Method for fabricating BGA package using substrate with patterned solder mask open in die attach area
US6455354B1 (en) * 1998-12-30 2002-09-24 Micron Technology, Inc. Method of fabricating tape attachment chip-on-board assemblies

Also Published As

Publication number Publication date
KR20010092648A (ko) 2001-10-26
TW587843U (en) 2004-05-11
US6856028B1 (en) 2005-02-15

Similar Documents

Publication Publication Date Title
JP2917575B2 (ja) 樹脂封止型半導体装置
JPH06105721B2 (ja) 半導体装置
US20100140786A1 (en) Semiconductor power module package having external bonding area
US20080093725A1 (en) Semiconductor package preventing warping and wire severing defects, and method of manufacturing the semiconductor package
US20140367842A1 (en) Power semiconductor device and method of manufacturing the same
US7504734B2 (en) Semiconductor device having improved solder joint and internal lead lifetimes
JP2001267459A (ja) 半導体装置
JP2001351946A (ja) 半導体装置
JP2000124235A (ja) 樹脂封止半導体装置
JPH10275887A (ja) 半導体装置
US20100068853A1 (en) Method of manufacturing semiconductor device
US6208017B1 (en) Semiconductor device with lead-on-chip structure
JP4361828B2 (ja) 樹脂封止型半導体装置
JPS63190363A (ja) パワ−パツケ−ジ
JP2002289741A (ja) 半導体装置
JPH06120296A (ja) 半導体集積回路装置
JPH11204692A (ja) 半導体装置
JP2016134547A (ja) 半導体装置
JPH03231435A (ja) 半導体集積回路装置
JP3848333B2 (ja) 半導体装置
JPS59117251A (ja) 半導体装置
JPH09181116A (ja) 半導体装置
JP2780927B2 (ja) 半導体装置
JP2000357761A (ja) Ｂｇａ型半導体装置
JPH0846121A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070605