KR100324332B1 - 솔더 조인트 신뢰성을 향상시킨 비지에이 반도체 패키지및 그 제조 방법 - Google Patents

솔더 조인트 신뢰성을 향상시킨 비지에이 반도체 패키지및 그 제조 방법 Download PDF

Info

Publication number
KR100324332B1
KR100324332B1 KR1020000000130A KR20000000130A KR100324332B1 KR 100324332 B1 KR100324332 B1 KR 100324332B1 KR 1020000000130 A KR1020000000130 A KR 1020000000130A KR 20000000130 A KR20000000130 A KR 20000000130A KR 100324332 B1 KR100324332 B1 KR 100324332B1
Authority
KR
South Korea
Prior art keywords
flexible member
pad
semiconductor package
solder joint
package
Prior art date
Application number
KR1020000000130A
Other languages
English (en)
Other versions
KR20010068289A (ko
Inventor
최광성
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000000130A priority Critical patent/KR100324332B1/ko
Priority to US09/613,136 priority patent/US6395581B1/en
Publication of KR20010068289A publication Critical patent/KR20010068289A/ko
Application granted granted Critical
Publication of KR100324332B1 publication Critical patent/KR100324332B1/ko
Priority to US10/097,350 priority patent/US6580162B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

본 발명은 비지에이(BGA) 반도체 패키지 및 그 제조 방법에 관한 것으로, 패키지 내부에 금속 분말을 포함하는 유연성 부재를 포함시킴으로써, 볼 그리드 어레이(ball grid array)와 인쇄 회로 기판 사이의 솔더 조인트(solder joint)에 가해지는 열 주기 응력(heat cyclic stress)을 극복할 수 있는, 솔더 조인트 신뢰성이 향상된 BGA 패키지를 제공하고자 한다.

Description

솔더 조인트 신뢰성을 향상시킨 비지에이 반도체 패키지 및 그 제조 방법{BGA SEMICONDUCTOR PACKAGE IMPROVING SOLDER JOINT RELIABILITY AND FABRICATION METHOD THEREOF}
본 발명은 반도체 패키지 및 그 제조 방법에 관한 것으로, 특히 솔더 조인트(solder joint)의 신뢰성을 향상시킨 비지에이(BGA) 반도체 패키지 및 그 제조 방법에 관한 것이다.
최근 마이크로프로세서나 주문형 반도체(ASIC) 등 비메모리 제품을 중심으로 경박단소화에 대한 요구가 급진전되면서, 다핀화에 유리하도록 솔더 볼(solder ball) 형태의 외부 단자를 패키지 밑면에 배열하는 비지에이(BGA: Ball Grid Array, 이하 BGA로 칭함) 반도체 패키지가 주력 반도체 패키지 형태로 자리잡아가고 있다.
BGA는 피지에이(PGA: Pin Grid Array)와 플립 칩(flip chip)의 개념을 상호 수용한 것으로 기존의 큐에프피(QFP : Quad Flat Package) 반도체 패키지에 비하여, 반도체 패키지가 차지하는 면적을 60% 가까이 줄일 수 있으며, 전기적열적 수행 능력도 40% 까지 향상됨은 물론 300 핀(pin) 이상의 다핀으로 갈수록 비용면에서도 유리하다.
비지에이 반도체 패키지를 제조할 때 가장 중요한 고려 대상은 볼 그리드 어레이(ball grid array)와 인쇄 회로 기판(PCB : printed circuit board) 사이의 솔더 조인트(solder joint)의 신뢰성이다. 볼 그리드 어레이와 인쇄 회로 기판의 온도와 열팽창 계수(thermal expansion coefficient)가 서로 다르기 때문에, 소자는 인쇄 회로 기판과 서로 다른 비율로 팽창한다. 그 결과, 소자의 전원이 켜지고(on) 꺼질(off) 때마다 볼 그리드 어레이와 인쇄 회로 기판 사이에 형성된 솔더 조인트에 높은 열 주기 응력(heat cyclic stress)이 가해진다. 상기와 같이 솔더 조인트에 가해지는 높은 응력을 극복할 수 있는 솔더 조인트의 신뢰성이 BGA 패키지를 개발함에 있어서 가장 중요한 요소 중 하나이다.
종래의 BGA 제조 공정은 FAB(fabrication) 기술에 활용되는 패드 재배치 기술을 이용한 것으로서, 웨이퍼 상에 회로를 형성하는 단계부터 패키지 볼(ball)을 부착하는 단계까지 모두 FAB 공정에서 일괄적으로 처리된다.
도 1(a) ~ 도 1(e)에는 종래의 BGA 반도체 패키지의 순차적인 제조 공정이 도시되어 있다.
먼저 도 1(a)에 도시된 바와 같이, 반도체 칩(chip)(1) 상면에 칩 패드(3)를 형성한다.
다음으로 도 1(b)에 도시된 바와 같이, 상기 반도체 칩(1) 상면에 감광성을 가지는 고분자 절연막(5)을 스핀 코팅(spin coating) 방법으로 도포한 뒤, 패터닝을 하여 상기 칩 패드(3)를 노출시킨다.
다음으로 도 1(c)에 도시된 바와 같이, 패드 재배치를 위하여 상기 고분자 절연막(5)과 상기 칩 패드(3) 상면에 금속막(7)을 증착한 뒤 패터닝을 한다.
다음으로 도 1(d)에 도시된 바와 같이, 상기 금속막(7)과 상기 고분자 절연막(5) 상면에 솔더 리지스트(solder resist)막(9)을 스핀 코팅(spin coating) 방법으로 도포한 뒤 패터닝을 하여, 상기 금속막(7) 중 솔더 볼(solder ball)을 형성시킬 영역을 노출시킨다.
다음으로 도 1(e)에 도시된 바와 같이, 상기 금속막(7) 중 솔더 리지스트(9) 사이로 노출된 영역에 솔더 볼(solder ball)을 부착함으로써 종래의 BGA 반도체 패키지의 제조를 완료한다.
상기의 공정으로 제조되는 종래의 BGA 반도체 패키지는 다음과 같은 원인에 의하여 솔더 조인트 신뢰성이 감소한다.
첫째, 솔더 볼은 일반적으로 주석과 납이 공정(eutectic) 조성을 가지도록 제조된다. 그 결과 도 2 에 도시된 바와 같이, 패키지의 하중에 의하여 솔더 볼(13)이 찌그러진(collapse) 형상을 가지게 되어, 솔더 볼(13)이 부착되는 패키지의 패드(16)와 인쇄 회로 기판(15) 사이의 길이(standoff)(20)가 감소한다.
둘째, 도 2 에 도시된 바와 같이, 솔더 볼(13)과 패키지의 패드(16) 또는 솔더 볼(13)과 인쇄 회로 기판(105) 사이의 계면 면적이 상기 솔더 볼(13)의 직경보다 작다. 따라서, 패키지와 인쇄 회로 기판의 열팽창 계수 차이로 인해 발생하는 열응력이 상기 계면들에 집중되어, 상기 솔더 볼(13)과 패드(16) 또는 상기 솔더 볼(13)과 인쇄 회로 기판(15) 사이의 계면 근처에서 균열(18)이 쉽게 발생한다.
셋째, 상기 솔더 볼(13)과 패드(16) 또는 상기 솔더 볼(13)과 인쇄 회로 기판(15) 사이의 계면 면적이 작기 때문에, 계면 근처에서 발생한 균열(18)이 성장할 수 있는 면적이 작다. 그 결과, 일단 균열이 발생되면 균열이 얼마 성장하지 않아도 솔더 조인트 신뢰성이 크게 떨어진다.
넷째, 특히 인쇄 회로 기판의 양면에 패키지를 실장하는 경우, 인쇄 회로 기판이 휘어짐으로써 볼 그리드 어레이와 인쇄 회로 기판 사이에 발생하는 응력을 흡수하는 것이 불가능하기 때문에, 솔더 조인트 신뢰성이 더욱 나빠진다.
본 발명은 상기의 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 볼 그리드 어레이와 인쇄 회로 기판 사이에 형성된 솔더 조인트에 가해지는 열 주기 응력(heat cyclic stress)을 흡수할 수 있는 유연성 부재(flexible element)를 패키지에 형성함으로써, 솔더 조인트 신뢰성을 향상시킬 수 있는 BGA 반도체 패키지 및 그 제조 방법을 제공하는데 있다.
본 발명에 의한 비지에이 반도체 패키지는 상면에 칩 패드가 형성되어 있는 반도체 칩과; 상기 패드를 노출시키면서, 상기 반도체 칩 상에 형성되는 유연성 부재(flexible member)와; 상기 유연성 부재 상면에 형성되는 금속 패턴과; 상기 패드와 상기 금속 패턴을 전기적으로 연결시키는 연결 부재와; 상기 금속 패턴과 전기적으로 연결되는 외부 단자를 포함하여 구성된다.
상기 유연성 부재는 내부에 금속 분말을 포함하여, 솔더 조인트에 가해지는 응력을 흡수하는 응력 버퍼(stress buffer) 또는 응력 릴리프(stress relief)의 역할을 한다.
또한, 본 발명에 의한 비지에이 반도체 패키지 제조 방법은 유연성 부재를 제조하는 단계와; 상기 유연성 부재 상면에 금속 패턴을 형성하는 단계와; 반도체 칩 상면에 패드를 형성하는 단계와; 상기 반도체 칩 상에, 상기 패드가 노출되도록 상기 유연성 부재를 부착하는 단계와; 상기 패드와 상기 금속 패턴을 전기적으로 연결시키는 단계와; 상기 금속 패턴 중 소정 영역에 외부 단자를 부착하는 단계를 포함하여 이루어진다.
도 1(a) ~ 도 1(e)는 종래의 비지에이(BGA) 반도체 패키지의 순차적인 제조 공정을 도시한 공정도.
도 2 는 비지에이 반도체 패키지의 솔더 조인트를 도시한 종단면도.
도 3 은 본 발명의 일실시예에 의한 비지에이 반도체 패키지를 도시한 종단면도.
도 4(a) ~ 도 4(d)는 본 발명의 일실시예에 의한 유연성 부재의 순차적인 제조 공정을 도시한 공정도.
도 5(a) ~ 도 5(e)는 본 발명의 일실시예에 의한 비지에이 반도체 패키지의 순차적인 제조 공정을 도시한 공정도.
** 도면의주요부분에대한부호설명**
100 : 반도체 칩 102 : 칩 패드(chip pad)
104 : 절연막 110 : 유연성 부재
114 : 금속 와이어 116 : 밀봉부
118 : 솔더 리지스트(solder resist) 120 : 솔더 볼(solder ball)
이하, 본 발명의 바람직한 일실시예에 따른 BGA 반도체 패키지 및 제조 방법을 첨부 도면을 참조하여 상세히 설명한다.
도 3 에는 본 발명의 일실시예에 의한 BGA 패키지의 종단면도가 도시되어 있다.
도시된 바와 같이, 반도체 칩(100) 상면에 형성된 칩 패드(102)가 주로 고분자 물질로 이루어지는 절연막(104)의 사이로 노출된다. 상기 절연막(104) 상면에는 주로 플라스틱으로 이루어지며, 상부 기판(106)과 하부 기판(108)으로 이루어지는 유연성 부재(110)가 접착제(125)에 의해 부착된다. 상기 유연성 부재(110) 내의 홈에는 금속 분말(112)이 위치한다. 상기 유연성 부재(110) 상면에는 금속 패턴(미도시)이 형성되고, 상기 금속 패턴과 상기 칩 패드(102)는 금속 와이어(114)에 의해 전기적으로 연결된다. 상기 금속 와이어는 밀봉부(encapsulant)(116)에 의해 밀봉된다. 상기 금속 패턴(미도시) 상면에는 솔더 리지스트(solder resist)막(118)이 소정 영역의 금속 패턴(미도시)를 노출시키면서 형성되고, 상기 노출된 금속 패턴(미도시) 상에는 솔더 볼(120)이 부착된다.
도 4(a) ~ 도 4(b)에는 본 발명의 일실시예에 의한 유연성 부재(110)의 순차적인 제조 방법이 도시되어 있다.
먼저 도 4(a)에 도시된 바와 같이, 상면에 홈(200)이 형성되어 있고, 주로 플라스틱으로 이루어지는 상부 기판(106)을 지그(jig)(150)에 안착시킨다. 상기 지그(150)에는 전자석, 진동기(vibrator), 그리고 히터(heater)가 부착된다. 상기 상부 기판(106) 하면에는 금속 패턴(미도시)이 형성된다.
다음으로 도 4(b)에 도시된 바와 같이, 상기 지그(jig)(150)에 자장(magnetic field)을 걸어준 뒤, 스퀴즈(squeeze)(152)를 이용하여 금속 분말(112)을 상기 상부 기판(106)에 형성된 홈(200)에 충진시킨다. 본 실시예에서는 상기 금속 분말로서 자석과 인력이 작용하는 철 등의 금속을 사용하여, 금속 분말이 자장에 의해서 상기 홈 내에 고정되도록 한다. 금속 분말(112)을 홈(200)에 충진시킨 다음에 진동기(미도시)를 이용하여 상기 상부 기판을 진동시켜서 금속 분말(112)의 충진성을 향상시킨 뒤, 다시 한번 스퀴즈(152)를 이용하여 금속 분말(112)을 홈(200)에 충진시킨다.
다음으로 도 4(c)에 도시된 바와 같이, 상기 홈(200)을 포함하는 상부 기판(106) 상면에 접착제(adhesive)(125)를 이용하여 주로 플라스틱으로 이루어지는 하부 기판(108)을 접착시킨 후 열을 가한다. 이때, 상기 접착제는(125)는 상기 금속 분말(112) 사이를 적실 수 있을 양만큼 사용한다. 상기 접착제(125)의 경화가 완료되면 자장을 끊는다.
도 4(d)는 상기의 방법으로 제조한 유연성 부재(110)를 도시한다.
도 5(a) ~ 도 5(e)에는 본 발명의 일실시예에 의한 BGA 반도체 패키지의 순차적인 제조 방법이 도시되어 있다.
먼저 도 5(a)에 도시된 바와 같이, 반도체 칩(100)의 상면에 칩 패드(102)를형성한다.
다음으로 도 5(b)에 도시된 바와 같이, 상기 반도체 칩(100) 상면에 감광성을 가지는 고분자로 이루어지는 절연막(104)을 스핀 코팅(spin coating) 방법으로 도포한 뒤, 패터닝을 하여 상기 칩 패드(102)를 노출시킨다. 상기 고분자 절연막(104)을 폴리이미드 막(polyimide film) 등의 감광성이 없는 막으로 대체하는 경우에는, 별도의 감광막(photoresist)(미도시)을 사용하여 절연막을 패터닝한다.
다음으로 도 5(c)에 도시된 바와 같이, 상기 절연막(104) 상면에 도 4(d)에 도시된 유연성 부재(110)를 금속 패턴(미도시)이 상면에 노출되도록 접착제(125)를 이용하여 부착한다. 이 때, 상기 유연성 부재(110) 사이로 상기 칩 패드(102)가 노출된다.
다음으로 도 5(d)에 도시된 바와 같이, 상기 칩 패드(102)와 상기 금속 패턴(미도시)을 금속 와이어(114)를 이용하여 전기적으로 연결한다. 이어서, 상기 금속 와이어(114)를 밀봉부(encapsulant)(116)에 의해 밀봉시킨다.
다음으로 도 5(e)에 도시된 바와 같이, 상기 금속 패턴을 포함하는 유연성 부재(110) 상면에 솔더 리지스트(solder resist)막(118)을 스핀 코팅(spin coating) 방법으로 도포한 뒤 패터닝을 하여, 상기 금속 패턴(미도시) 중 솔더 볼(solder ball)을 형성시킬 영역을 노출시킨다. 마지막으로 상기 금속 패턴 중 노출된 영역에 솔더 볼(120)을 부착한다. 상기 솔더 볼(120)을 부착하는 방법은 플럭스(flux)를 이용하여 솔더 볼을 부착한 뒤 리플로(reflow) 공정을 실시하거나, 솔더를 스크린 프린팅(screen printing)하는 방법을 사용한다.
상기한 본 발명에 의한 BGA 패키지 제조 방법을 웨이퍼(wafer)를 칩 단위로 절단하기 전에 수행한 뒤, 완성된 패키지를 칩 단위로 절단하는 웨이퍼 레벨 패키징(wafer level packaging)도 가능하다.
상기한 바와 같은 본 발명에 의한 BGA 반도체 패키지는 내부에 금속 분말을 포함하는 유연성 부재가, 볼 그리드 어레이와 인쇄 회로 기판 사이에 형성된 솔더 조인트에 가해지는 열 주기 응력(heat cyclic stress)을 흡수하기 때문에, 솔더 조인트 신뢰성을 향상시킬 수 있는 효과가 있다. 더욱이, 인쇄 회로 기판의 양면에 패키지를 실장하는 양면 실장의 경우에도 솔더 조인트 신뢰성을 향상시킬 수 있다.
또한 본 발명에 의한 BGA 반도체 패키지는 유연성 부재 내부에 위치하는 금속 분말이 부유 접지(floating ground) 역할을 하기 때문에, 인덕턴스(inductance)를 감소시킴으로써 패키지 내부에서 발생하는 노이즈(noise)를 감소시킬 수 있는 효과가 있다.
본 발명은 상기에 설명되고 도면에 예시된 것에 의해 한정되는 것은 아니며, 다음에 기재되는 청구의 범위 내에서 더 많은 변형 및 변용예가 가능한 것임은 물론이다.

Claims (5)

  1. 상면에 칩 패드가 형성되어 있는 반도체 칩과;
    상기 패드를 노출시키면서, 상기 반도체 칩 상에 형성되는 유연성 부재(flexible member)와;
    상기 유연성 부재의 일면에 형성되는 금속 패턴과;
    상기 패드와 상기 금속 패턴을 전기적으로 연결시키는 연결 부재와;
    상기 연결 부재를 밀봉하는 밀봉부와;
    상기 금속 패턴과 전기적으로 연결되는 외부 단자를 포함하여 구성되는 것을 특징으로 하는 비지에이(BGA) 반도체 패키지.
  2. 제 1 항에 있어서, 상기 유연성 부재는 내부에 금속 분말을 포함하는 것을 특징으로 하는 비지에이 반도체 패키지.
  3. 제 1 항에 있어서, 상기 외부 단자는 솔더 볼인 것을 특징으로 하는 비지에이 반도체 패키지.
  4. 유연성 부재를 제조하는 단계와;
    상기 유연성 부재의 일면에 금속 패턴을 형성하는 단계와;
    반도체 칩의 상면에 패드를 형성하는 단계와;
    상기 반도체 칩 상에, 상기 패드가 노출되도록 상기 유연성 부재를 부착하는 단계와;
    상기 패드와 상기 금속 패턴을 전기적으로 연결시키는 단계와;
    상기 금속 패턴 중 소정 영역에 외부 단자를 부착하는 단계를 포함하여 이루어지는 것을 특징으로 하는 비지에이 반도체 패키지 제조 방법.
  5. 제 4 항에 있어서, 상기 유연성 부재를 제조하는 단계는,
    일면에 홈이 형성된 제 1 기판을 준비하는 단계와;
    상기 홈에 금속 분말을 채우는 단계와;
    상기 홈을 덮도록, 상기 제 1 기판의 일면에 제 2 기판을 부착하는 단계를 포함하여 이루어지는 것을 특징으로 하는 비지에이 반도체 패키지 제조 방법.
KR1020000000130A 2000-01-04 2000-01-04 솔더 조인트 신뢰성을 향상시킨 비지에이 반도체 패키지및 그 제조 방법 KR100324332B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020000000130A KR100324332B1 (ko) 2000-01-04 2000-01-04 솔더 조인트 신뢰성을 향상시킨 비지에이 반도체 패키지및 그 제조 방법
US09/613,136 US6395581B1 (en) 2000-01-04 2000-07-10 BGA semiconductor package improving solder joint reliability and fabrication method thereof
US10/097,350 US6580162B2 (en) 2000-01-04 2002-03-15 Ball grid array (BGA) semiconductor package improving solder joint reliability

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000000130A KR100324332B1 (ko) 2000-01-04 2000-01-04 솔더 조인트 신뢰성을 향상시킨 비지에이 반도체 패키지및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20010068289A KR20010068289A (ko) 2001-07-23
KR100324332B1 true KR100324332B1 (ko) 2002-02-16

Family

ID=19636171

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000000130A KR100324332B1 (ko) 2000-01-04 2000-01-04 솔더 조인트 신뢰성을 향상시킨 비지에이 반도체 패키지및 그 제조 방법

Country Status (2)

Country Link
US (2) US6395581B1 (ko)
KR (1) KR100324332B1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7265045B2 (en) * 2002-10-24 2007-09-04 Megica Corporation Method for fabricating thermal compliant semiconductor chip wiring structure for chip scale packaging
US8661338B2 (en) * 2004-01-14 2014-02-25 Xerox Corporation System and method for dynamic document layout
US7371676B2 (en) * 2005-04-08 2008-05-13 Micron Technology, Inc. Method for fabricating semiconductor components with through wire interconnects
US7502606B2 (en) * 2005-04-11 2009-03-10 Microsoft Corporation Computer-readable medium, method, and device for associating information with a contact
US7393770B2 (en) * 2005-05-19 2008-07-01 Micron Technology, Inc. Backside method for fabricating semiconductor components with conductive interconnects
US7307348B2 (en) * 2005-12-07 2007-12-11 Micron Technology, Inc. Semiconductor components having through wire interconnects (TWI)
KR100703816B1 (ko) * 2006-04-21 2007-04-04 삼성전자주식회사 웨이퍼 레벨 반도체 모듈과 그 제조 방법
US7659612B2 (en) 2006-04-24 2010-02-09 Micron Technology, Inc. Semiconductor components having encapsulated through wire interconnects (TWI)
US7538413B2 (en) * 2006-12-28 2009-05-26 Micron Technology, Inc. Semiconductor components having through interconnects
KR101007932B1 (ko) * 2008-07-25 2011-01-14 세크론 주식회사 패턴 위치 결정 방법, 캐비티 위치 결정 방법 및 솔더 범프형성 방법
US8307897B2 (en) * 2008-10-10 2012-11-13 Halliburton Energy Services, Inc. Geochemical control of fracturing fluids
US8448593B2 (en) * 2009-09-15 2013-05-28 Eduard Kopylou Folding boat
US8932443B2 (en) 2011-06-07 2015-01-13 Deca Technologies Inc. Adjustable wafer plating shield and method
US9464362B2 (en) 2012-07-18 2016-10-11 Deca Technologies Inc. Magnetically sealed wafer plating jig system and method
KR102497583B1 (ko) * 2015-10-27 2023-02-10 삼성전자주식회사 유연한 연결부를 갖는 반도체 장치 및 그 제조방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4612160A (en) * 1984-04-02 1986-09-16 Dynamet, Inc. Porous metal coating process and mold therefor
JP2891665B2 (ja) * 1996-03-22 1999-05-17 株式会社日立製作所 半導体集積回路装置およびその製造方法
KR19980020726A (ko) * 1996-09-11 1998-06-25 김광호 칩 스케일의 볼 그리드 어레이 패키지 및 그의 제조 방법
US5866949A (en) * 1996-12-02 1999-02-02 Minnesota Mining And Manufacturing Company Chip scale ball grid array for integrated circuit packaging
JP3611948B2 (ja) * 1997-05-16 2005-01-19 日本テキサス・インスツルメンツ株式会社 半導体装置及びその製造方法
KR100211421B1 (ko) * 1997-06-18 1999-08-02 윤종용 중앙부가 관통된 플렉서블 회로기판을 사용한 반도체 칩 패키지
US6201299B1 (en) * 1999-06-23 2001-03-13 Advanced Semiconductor Engineering, Inc. Substrate structure of BGA semiconductor package
TW440978B (en) * 1999-10-19 2001-06-16 Advanced Semiconductor Eng Ball grid array chip scale package structure

Also Published As

Publication number Publication date
US6395581B1 (en) 2002-05-28
KR20010068289A (ko) 2001-07-23
US20020102770A1 (en) 2002-08-01
US6580162B2 (en) 2003-06-17

Similar Documents

Publication Publication Date Title
KR100246366B1 (ko) 에리어 어레이형 반도체 패키지 및 그 제조방법
KR100324332B1 (ko) 솔더 조인트 신뢰성을 향상시킨 비지에이 반도체 패키지및 그 제조 방법
TWI272705B (en) Heat spreader and package structure utilizing the same
KR100442695B1 (ko) 열 방출판이 부착된 플립칩 패키지 제조 방법
JP3622435B2 (ja) 半導体装置とその製造方法
JPH0722570A (ja) 集積回路チップ・パッケージを基板の表面に電気的に且つ機械的に接続する弾力性リード及びこれの製造方法
US7432601B2 (en) Semiconductor package and fabrication process thereof
US20090051049A1 (en) Semiconductor device, substrate and semiconductor device manufacturing method
JPH10233463A (ja) 半導体装置およびその製造方法
KR20040083192A (ko) 솔더 볼 패키지
US6455941B1 (en) Chip scale package
JP2003086626A (ja) 電子部品、その製造方法、電子部品の実装体および実装方法
JP2003092376A (ja) 半導体装置の実装方法及びその実装構造、並びに半導体装置及びその製造方法
KR100434201B1 (ko) 반도체 패키지 및 그 제조 방법
JPH1050770A (ja) 半導体装置及びその製造方法
JPH11168116A (ja) 半導体チップ用電極バンプ
JP2949969B2 (ja) フィルムキャリア半導体装置
JP2009021366A (ja) 半導体装置
US6541844B2 (en) Semiconductor device having substrate with die-bonding area and wire-bonding areas
TWM545363U (zh) 晶片封裝結構
JP2004014568A (ja) 半導体装置
JP2000277564A (ja) 半導体装置及びその製造方法
KR100444175B1 (ko) 볼그리드 어레이 적층칩 패키지
JP2003037222A (ja) 半導体装置の実装方法及びその実装構造、並びに半導体装置及びその製造方法
KR100403359B1 (ko) 반도체패키지의제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121224

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20131223

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee