KR102497583B1 - 유연한 연결부를 갖는 반도체 장치 및 그 제조방법 - Google Patents

유연한 연결부를 갖는 반도체 장치 및 그 제조방법 Download PDF

Info

Publication number
KR102497583B1
KR102497583B1 KR1020150149561A KR20150149561A KR102497583B1 KR 102497583 B1 KR102497583 B1 KR 102497583B1 KR 1020150149561 A KR1020150149561 A KR 1020150149561A KR 20150149561 A KR20150149561 A KR 20150149561A KR 102497583 B1 KR102497583 B1 KR 102497583B1
Authority
KR
South Korea
Prior art keywords
semiconductor chips
redistribution
layer
semiconductor
semiconductor device
Prior art date
Application number
KR1020150149561A
Other languages
English (en)
Other versions
KR20170049695A (ko
Inventor
임호혁
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150149561A priority Critical patent/KR102497583B1/ko
Priority to US15/252,519 priority patent/US10553529B2/en
Priority to CN201610875203.4A priority patent/CN106611757B/zh
Publication of KR20170049695A publication Critical patent/KR20170049695A/ko
Priority to US16/413,757 priority patent/US10770383B2/en
Application granted granted Critical
Publication of KR102497583B1 publication Critical patent/KR102497583B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/82005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 유연한 연결부를 갖는 반도체 장치 및 그 제조방법에 관한 것으로, 이격 영역을 사이에 두고 이격된 적어도 두 개의 반도체 칩들, 및 상기 반도체 칩들 상에 제공되고 상기 반도체 칩들과 전기적으로 연결된 재배선을 갖는 재배선층을 포함한다. 상기 재배선층은 상기 이격 영역에 제공되는 연결부를 포함한다. 상기 연결부는 상기 재배선을 감싸는 그리고 상기 반도체 칩에 비해 유연한 유기막을 포함한다.

Description

유연한 연결부를 갖는 반도체 장치 및 그 제조방법{SEMICONDUCTOR DEVICES HAVING FLEXIBLE INTERCONNECTION AND METHODS FOR FABRICATING THE SAME}
본 발명은 반도체에 관한 것으로, 보다 구체적으로는 유연한 연결부를 갖는 반도체 장치 및 그 제조방법에 관한 것이다.
웨어러블 장치에 쓰이는 반도체 장치는 웨어러블 장치의 벤딩 특성을 지지하기 위해 유연성을 가지는 것이 유리하다. 그런데 실리콘 베이스의 칩을 유연하게 구성하는 것이 용이하지 않으므로 유연성을 확보할 수 있는 반도체 장치의 개선된 구조의 필요성이 있다.
본 발명은 종래 기술에서 요구되는 필요에 부응하기 위해 안출된 것으로, 본 발명의 목적은 유연한 구조를 갖는 반도체 장치 및 그 제조방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체 장치는 반도체 칩들을 전기적으로 연결하는 유연한 연결부를 갖는 것을 일 특징으로 한다.
상기 특징을 구현할 수 있는 본 발명의 일 실시예에 따른 반도체 장치는: 이격 영역을 사이에 두고 이격된 적어도 두 개의 반도체 칩들; 및 상기 반도체 칩들 상에 제공되고, 상기 반도체 칩들과 전기적으로 연결된 재배선을 갖는 재배선층을 포함할 수 있다. 상기 재배선층은 상기 이격 영역에 제공되는 연결부를 포함할 수 있다. 상기 연결부는 상기 재배선을 감싸는 그리고 상기 반도체 칩에 비해 유연한 유기막을 포함할 수 있다.
일 실시예의 장치에 있어서, 상기 반도체 칩은 회로층이 포함된 활성면과 그 반대면인 비활성면을 포함할 수 있다. 상기 재배선층은 상기 활성면 상에 제공될 수 있다.
일 실시예의 장치에 있어서, 상기 재배선층은 상기 반도체 칩들의 활성면들을 전부 덮을 수 있다.
일 실시예의 장치에 있어서, 상기 반도체 칩들은 상기 회로층과 전기적으로 연결된 본딩 패드들을 포함할 수 있다. 상기 재배선층은: 상기 활성면 상에 제공되고, 상기 본딩 패드를 개방하는 제1 개구를 갖는 제1 유기막; 상기 제1 개구를 통해 상기 상기 본딩 패드와 전기적으로 연결된 상기 재배선; 그리고 상기 제1 유기막 상에 제공되고, 상기 재배선을 덮는 제2 유기막을 포함할 수 있다.
일 실시예의 장치에 있어서, 상기 반도체 칩들은 상기 이격 영역을 바라보는 측면들을 포함할 수 있다. 상기 연결부는 상기 반도체 칩들의 측면들에 고정되지 않을 수 있다.
일 실시예의 장치에 있어서, 상기 재배선층 상에 제공되고 상기 재배선과 전기적으로 연결되는 외부단자를 더 포함할 수 있다.
일 실시예의 장치에 있어서, 상기 연결부는 상기 반도체 칩들을 전기적으로 연결하는 재배선을 포함할 수 있다.
상기 특징을 구현할 수 있는 본 발명의 일 실시예에 따른 반도체 장치는: 회로층을 갖는 그리고 물리적으로 서로 접착되지 않은 적어도 두 개의 반도체 칩들; 및 상기 반도체 칩들의 회로층들 상에 제공되고, 상기 회로층들과 전기적으로 연결된 재배선층을 포함할 수 있다. 상기 재배선층은: 상기 회로층과 전기적으로 연결된 재배선; 및 상기 재배선을 감싸는 그리고 상기 반도체 칩들에 비해 연한 절연막을 포함할 수 있다. 상기 재배선층은 상기 적어도 두 개의 반도체 칩들 사이를 연결하는 연결부를 포함할 수 있다.
일 실시예의 장치에 있어서, 상기 재배선층의 절연막은 유기막을 포함할 수 있다.
일 실시예의 장치에 있어서, 상기 재배선층의 절연막은: 상기 회로층들 상에 제공된 제1 유기막; 및 상기 제1 유기막 상에 제공되고 상기 재배선을 덮는 제2 유기막을 포함할 수 있다. 상기 연결부는 상기 제1 및 제2 유기막들 사이에 제공된 금속 배선을 포함할 수 있다. 상기 금속 배선은 상기 반도체 칩들을 전기적으로 연결할 수 있다.
상기 특징을 구현할 수 있는 본 발명의 일 실시예에 따른 반도체 장치는: 이격 영역을 사이에 두고 이격된 적어도 두 개의 반도체 칩들; 및 상기 반도체 칩들 상에 제공된 재배선층을 포함할 수 있다. 상기 반도체 칩은: 회로층이 포함된 상면과 그 반대면인 하면; 및 상기 상면을 통해 노출되고 상기 회로층과 전기적으로 연결된 본딩 패드를 포함할 수 있다. 상기 재배선층은: 상기 반도체 칩들의 상면들을 덮고 상기 본딩 패드들을 개방하는 제1 개구들을 갖는 제1 절연막; 상기 제1 절연막 상에 제공되고 상기 제1 개구들을 통해 상기 본딩 패드들과 접속된 재배선들; 및 상기 제1 절연막 상에 제공되고 상기 재배선들을 덮는 제2 절연막을 포함할 수 있다. 상기 제1 및 제2 절연막들은 상기 반도체 칩들에 비해 연한 유기막을 포함할 수 있다. 상기 재배선층은 상기 이격 영역을 통과하는 연결부를 포함할 수 있다. 상기 연결부는 상기 반도체 칩들을 전기적으로 연결하는 금속 배선과 상기 금속 배선을 감싸는 상기 유기막을 포함할 수 있다. 상기 연결부는 상기 반도체 칩들 사이에서 자유롭게 벤딩될 수 있다.
일 실시예의 장치에 있어서, 상기 재배선과 접속되는 랜딩 패드들과 상기 랜딩 패드들과 접속되는 단자들을 더 포함할 수 있다. 상기 제2 절연막은 상기 재배선들을 개방하는 제2 개구들을 가지며, 상기 랜딩 패드들은 상기 제2 개구를 통해 상기 재배선과 접속될 수 있다.
일 실시예의 장치에 있어서, 상기 반도체 칩들의 하면들 각각을 덮는 몰드막들을 더 포함할 수 있다.
일 실시예의 장치에 있어서, 상기 유기막은 폴리이미드를 포함할 수 있다.
상기 특징을 구현할 수 있는 본 발명의 일 실시예에 따른 반도체 장치의 제조방법은: 회로층을 포함하며 상기 회로층과 전기적으로 연결된 본딩 패드들을 갖는 적어도 두 개의 반도체 칩들을 제공하고; 그리고 상기 반도체 칩들 상에 상기 본딩 패드들과 전기적으로 연결된 재배선층을 형성하는 것을 포함할 수 있다. 상기 재배선층을 형성하는 것은: 상기 반도체 칩들 상에 상기 본딩 패드들을 개방하는 제1 개구들을 갖는 제1 절연막을 형성하고; 상기 제1 절연막 상에 상기 제1 개구들을 통해 상기 본딩 패드들과 접속되는 재배선들을 형성하고; 그리고 상기 제1 절연막 상에 상기 재배선을 덮는 제2 절연막을 형성하는 것을 포함할 수 있다. 상기 반도체 칩들은 이격 영역을 사이에 두고 이격될 수 있다. 상기 제1 및 제2 절연막들은 상기 반도체 칩들에 비해 연한 유기막을 포함할 수 있다. 상기 재배선층은 상기 이격 영역을 지나가는 유연성 연결부를 포함할 수 있다.
일 실시예의 방법에 있어서, 상기 유연성 연결부는 상기 반도체 칩들을 전기적으로 연결하는 금속 배선과 상기 금속 배선을 감싸는 상기 유기막을 포함할 수 있다.
일 실시예의 방법에 있어서, 상기 반도체 칩들을 제공하는 것은 지지판 상에 이격 영역을 사이에 두고 서로 이격되는 상기 반도체 칩들을 제공하는 것을 포함할 수 있다.
일 실시예의 방법에 있어서, 상기 지지판은 상기 반도체 칩들이 제공되는 평평한 상면을 가질 수 있다.
일 실시예의 방법에 있어서, 상기 지지판은 상기 이격 영역을 채우는 돌출부를 포함할 수 있다.
일 실시예의 방법에 있어서, 상기 유연성 연결부는 상기 이격 영역을 바라보는 상기 반도체 칩들의 측면들에 고정되지 않을 수 있다.
일 실시예의 방법에 있어서, 상기 재배선층 상에 상기 재배선들과 전기적으로 연결되는 단자들을 제공하는 것을 더 포함할 수 있다.
일 실시예의 방법에 있어서, 상기 단자들을 제공하는 것은: 상기 제2 절연막을 에칭하여 상기 재배선을 개방하는 제2 개구들을 형성하고; 상기 제2 절연막 상에 상기 제2 개구들을 통해 상기 재배선들과 접속되는 랜딩 패드들을 형성하고; 그리고 상기 랜딩 패드 상에 솔더볼들을 형성하는 것을 포함할 수 있다.
상기 특징을 구현할 수 있는 본 발명의 일 실시예에 따른 반도체 장치의 제조방법은: 지지판 상에 서로 이격된 적어도 두 개의 반도체 칩들을 제공하고; 상기 반도체 칩들 상에, 상기 반도체 칩들과 전기적으로 연결된 재배선들과 상기 재배선들을 감싸는 유기막을 포함하는 재배선층을 형성하고; 그리고 상기 지지판을 상기 반도체 칩들로부터 제거하는 것을 포함할 수 있다. 상기 재배선층은 상기 반도체 칩들 사이의 이격 영역을 지나가는 유연성 연결부를 포함할 수 있다.
일 실시예의 방법에 있어서, 상기 재배선층을 형성하는 것은: 상기 반도체 칩들 상에 상기 반도체 칩들의 본딩 패드들을 개방하는 제1 개구들을 갖는 제1 유기막을 형성하고; 상기 제1 유기막 상에 상기 제1 개구들을 통해 상기 본딩 패드들과 접속되는 상기 재배선들을 형성하고; 그리고 상기 제1 유기막 상에 상기 재배선을 덮는 제2 유기막을 형성하는 것을 포함할 수 있다.
일 실시예의 방법에 있어서, 상기 유연성 연결부는 상기 재배선층을 형성할 때 상기 이격 영역에서 형성될 수 있다.
일 실시예의 방법에 있어서, 상기 재배선층 상에 상기 재배선들과 전기적으로 연결되는 단자들을 형성하는 것을 더 포함할 수 있다. 상기 단자들은 상기 유연성 연결부 상에 형성되지 않을 수 있다.
본 발명에 의하면, 반도체 칩들이 자유로운 벤딩이 가능한 유연한 연결부를 통해 전기적으로 연결되어 있기 때문에 비평평면 상에 장착될 수 있다. 이에 따라 본 실시예의 반도체 장치는 웨어러블 장치(wearable device)에 채택되어 사용될 수 있고 반복적인 벤딩 환경에서도 사용될 수 있다.
도 1a는 본 발명의 실시예에 따른 반도체 장치를 도시한 단면도이다.
도 1b 내지 1d는 본 발명의 실시예들에 따른 반도체 장치들을 도시한 평면도들이다.
도 1e 및 1f는 본 발명의 실시예들에 따른 반도체 장치들의 휘어짐을 도시한 단면도들이다.
도 2a 및 2b는 본 발명의 실시예들에 따른 반도체 장치들을 도시한 단면도들이다.
도 3a 내지 3g는 본 발명의 실시예에 따른 반도체 장치의 제조방법을 도시한 단면도들이다.
도 4a 내지 4d는 본 발명의 실시예에 따른 반도체 장치의 제조방법을 도시한 단면도들이다.
도 5a 내지 5c는 본 발명의 실시예에 따른 반도체 장치의 제조방법을 도시한 단면도들이다.
이하, 본 발명에 따른 유연한 연결부를 갖는 반도체 장치 및 그 제조방법을 첨부한 도면을 참조하여 상세히 설명한다.
본 발명과 종래 기술과 비교한 이점은 첨부된 도면을 참조한 상세한 설명과 특허청구범위를 통하여 명백하게 될 것이다. 특히, 본 발명은 특허청구범위에서 잘 지적되고 명백하게 청구된다. 그러나, 본 발명은 첨부된 도면과 관련해서 다음의 상세한 설명을 참조함으로써 가장 잘 이해될 수 있다. 도면에 있어서 동일한 참조부호는 다양한 도면을 통해서 동일한 구성요소를 나타낸다.
<반도체 장치의 일 예>
도 1a는 본 발명의 실시예에 따른 반도체 장치를 도시한 단면도이다. 도 1b 내지 1d는 본 발명의 실시예들에 따른 반도체 장치들을 도시한 평면도들이다. 도 1e 및 1f는 본 발명의 실시예들에 따른 반도체 장치들의 휘어짐을 도시한 단면도들이다.
도 1a를 참조하면, 반도체 장치(10)는 적어도 2개의 반도체 칩들(110)과 반도체 칩들(110)을 전기적으로 연결하는 유연한 연결부(165)를 포함할 수 있다. 반도체 칩들(110)은 이격 영역(80)을 사이에 두고 서로 이격되어 물리적으로 접착되지 있을 수 있다. 반도체 칩(110)은 메모리 칩, 로직 칩, 혹은 이들의 조합일 수 있다. 일례로, 반도체 칩(110)은 시스템-온-패키지(SiP) 혹은 시스템-온-칩(SoC)일 수 있다.
반도체 칩(110)은 상면(110a)과 그 반대면인 하면(110b)를 가질 수 있다. 반도체 칩(110)의 상면(110a)과 하면(110b) 중 어느 하나는 활성면일 수 있고 다른 하나는 비활성면일 수 있다. 일례로, 반도체 칩(110)의 상면(110a)은 하나 혹은 그 이상의 본딩 패드들(112) 그리고 본딩 패드들(112)에 전기적으로 연결된 회로층(111)이 제공된 활성면일 수 있다. 반도체 칩(110)의 하면(110b)은 비활성면일 수 있다.
반도체 장치(10)는 반도체 칩들(110)의 상면들(110a) 상에 제공된 연속적인 재배선층(160)을 포함할 수 있다. 재배선층(160)은 하나 혹은 그 이상의 재배선들(130)을 감싸는 유연성 절연막(120)을 포함할 수 있다. 예컨대, 반도체 칩(110)의 주요 구성성분은 실리콘을 포함할 수 있고, 유연성 절연막(120)은 반도체 칩(110)의 주요 구성성분에 비해 연한 물질, 가령 유기막(예: 폴리이미드)을 포함할 수 있다.
재배선(130)은 본딩 패드(112)에 전기적으로 연결될 수 있다. 예를 들어, 재배선(130)은 본딩 패드(112)에 접속되는 가령 구리(Cu)나 알루미늄(Al)과 같은 금속이나 합금을 포함할 수 있다. 재배선층(160)은 반도체 칩들(110)을 전기적으로 연결하는 연결부(165)를 포함할 수 있다. 연결부(165)에 포함된 재배선(130)은 반도체 칩들(110)을 서로 전기적으로 연결할 수 있다. 연결부(165)는 인접한 반도체 칩들(110) 사이의 이격 영역(80)을 지나가는 재배선층(160)의 일부일 수 있다.
반도체 장치(10)는 재배선층(160)에 전기적으로 연결되는 하나 혹은 그 이상의 외부단자들(150)을 포함할 수 있다. 일례로, 외부단자들(150)은 랜딩 패드들(140)에 접속되는 솔더볼들이나 솔더범프들을 포함할 수 있다.
도 1b를 참조하면, 재배선층(160)은 가령 반도체 칩들(110)의 상면들(110a)을 전부 덮을 수 있고, 연결부(165)는 평면적으로 볼 때 이격 공간(80)을 전부 혹은 거의 전부를 차지할 수 있다. 다른 예로 도 1c에 도시된 것처럼 연결부(165)는 평면적으로 볼 때 이격 공간(80)의 일부, 가령 센터를 차지할 수 있다. 또 다른 예로, 도 1d에서처럼, 복수개의 연결부들(165)이 평면적으로 볼 때 이격 공간(80)의 일부들 혹은 전부를 차지할 수 있다.
도 1e를 참조하면, 유연성 절연막(120)이 재배선들(130)을 감싸고 있으므로 연결부(165)는 반도체 칩들(110) 사이에서 자유롭게 휘어질 수 있다. 연결부(165)의 자유로운 휘어짐에 의해 반도체 칩들(110) 중에서 어느 하나는 다른 하나쪽으로 가까워지거나 혹은 다른 하나쪽으로부터 멀어질 수 있다(A).
다른 예로, 연결부(165)의 자유로운 휘어짐에 의해 반도체 칩들(110) 중에서 어느 하나는 다른 하나에 비해 높은 레벨로 상승하거나(B) 혹은 낮은 레벨로 하강할 수 있다(C). 또 다른 예로, 연결부(165)의 자유로운 휘어짐은 반도체 칩들(110) 중에서 적어도 어느 하나를 비트러지게 할 수 있다(D).
반도체 칩들(110)의 움직임은 상기 A 내지 D 중 어느 하나에 한정되지 아니하고 자유로울 수 있다. 가령, 반도체 칩들(110) 중에서 어느 하나는 다른 하나쪽으로 가까워지면서 비틀어지거나 상승할 수 있다. 이처럼, 반도체 장치(10)는 자유롭게 휘어짐(bending)이 가능한 연결부(165)를 포함하므로 가령 웨어러블 장치(wearable device)에 채택되어 사용될 수 있다.
반도체 칩들(110)에 인접한 연결부(165)의 일부들은 이격 영역(80)을 바라보는 반도체 칩들(110)의 측면들(110ca)에 고정되어 있을 수 있다. 가령, 연결부(165)의 양측 가장자리들은 반도체 칩들(110)의 측면들(110ca)에 접착되어 있을 수 있고, 연결부(165)의 중심부는 자유롭게 휘어질 수 있다.
다른 예로, 도 1f에 도시된 것처럼, 연결부(165)는 반도체 칩들(110)의 측면들(110ca)에 고정되지 않을 수 있다. 이 경우, 연결부(165) 전체가 자유롭게 휘어질 수 있다.
<반도체 장치의 다른 예>
도 2a 및 2b는 본 발명의 실시예들에 따른 반도체 장치들을 도시한 단면도들이다.
도 2a를 참조하면, 반도체 장치(10)는 반도체 칩들(110) 각각을 몰딩하는 몰드막(170)을 더 포함할 수 있다. 몰드막(170)은 반도체 칩(110)의 하면(110b)을 덮을 수 있고, 선택적으로 이격 영역(80)을 바라보지 않는 반도체 칩(110)의 측면(110cb)을 더 덮을 수 있다. 몰드막들(170)은 서로 연결되지 않으므로 반도체 칩들(110)의 움직임에 전혀 영향을 미치지 않을 수 있다. 연결부(165)는 도 1e에 도시된 것처럼 반도체 칩들(110)의 측면들(110ca)에 고정되거나 혹은 도 1f에서처럼 고정되지 않을 수 있다. 연결부(165)는 몰드막들(170)에 비해 연하거나 유연할 수 있다.
도 2b를 참조하면, 반도체 장치(20)는 자유롭게 휘어질 수 있는 에지(20e)를 포함할 수 있다. 반도체 장치(20)는 상면(110a)과 하면(110b)을 갖는 반도체 칩(110)과, 반도체 칩(110)의 상면(110a) 상에 제공된 재배선층(160)을 포함할 수 있다. 반도체 칩(110)의 상면(110a)은 활성면일 수 있고, 하면(110b)은 비활성면일 수 있다. 재배선층(160)은 재배선(130)을 감싸는 유기막(120)을 포함할 수 있다.
재배선층(160)의 유기막(120)은 반도체 칩(110)의 측면들(110c)을 더 덮을 수 있다. 반도체 장치(20)의 에지(20e)는 상승(B), 하강(C), 비틀어짐(D), 혹은 이들의 조합과 같은 자유로운 휘어짐(bending)이 가능할 수 있다.
<반도체 장치의 제조방법 예>
도 3a 내지 3g는 본 발명의 실시예에 따른 반도체 장치의 제조방법을 도시한 단면도들이다.
도 3a를 참조하면, 지지판(90) 상에 복수개의 반도체 칩들(110)을 제공할 수 있다. 반도체 칩들(110)은 이격 영역(80)을 사이에 두고 서로 이격될 수 있다. 지지판(90)은 실리콘 웨이퍼 혹은 글래스일 수 있다. 반도체 칩(110)은 상면(110a)과 하면(110b)을 갖는 메모리 칩, 로직 칩, 혹은 이들의 조합일 수 있다. 가령, 반도체 칩(110)은 시스템-온-패키지(SiP) 혹은 시스템-온-칩(SoC)일 수 있다.
반도체 칩(110)의 상면(110a)은 하나 혹은 그 이상의 본딩 패드들(112) 그리고 본딩 패드들(112)에 전기적으로 연결된 회로층(111)이 제공된 활성면일 수 있고, 반도체 칩(110)의 하면(110b)은 비활성면일 수 있다. 지지판(90)은 반도체 칩들(110)의 하면들(110b)과 접촉될 수 있다.
도 3b를 참조하면, 반도체 칩들(110)의 상면들(110a) 상에 하부 절연막(122)을 형성할 수 있다. 하부 절연막(122)은 이격 영역(80)에 의해 노출된 지지판(90) 상에도 형성될 수 있다. 하부 절연막(122)은 본딩 패드들(112)을 개방하는 개구들(122a)을 포함할 수 있다. 가령, 절연막의 코팅이나 증착 이후에 에칭 공정으로 개구들(122a)을 형성할 수 있다.
하부 절연막(122)은 반도체 칩(110) 혹은 반도체 칩(110)의 주요 구성성분(예: 실리콘)에 비해 연한 물질, 가령 폴리이미드와 같은 유기막을 포함할 수 있다. 유기막은 폴리이미드에 한정되지 아니하고, 가령 반도체 칩(110)의 주요 구성성분에 비해 연한 절연성 물질이면 그 종류를 불문한다. 가령, 유기막은 폴리비닐알코올(PVA), 폴리비닐페놀(PVP), 폴리메틸메타아크릴레이트(PMMA) 등과 같은 폴리머를 포함할 수 있다.
도 3c를 참조하면, 본딩 패드들(112)에 전기적으로 연결되는 재배선들(130)을 형성할 수 있다. 가령 구리나 알루미늄과 같은 금속의 증착과 에칭으로 재배선들(130)을 형성할 수 있다. 재배선들(130)은 하부 절연막(122)의 개구들(122a)을 통해 본딩 패드들(112)과 접속되어 전기적으로 연결될 수 있다. 이격 영역(80)에서의 하나 혹은 그 이상의 재배선들(130)은 반도체 칩들(110)을 전기적으로 서로 연결할 수 있다.
도 3d를 참조하면, 하부 절연막(122) 상에 재배선들(130)을 덮는 상부 절연막(124)을 형성할 수 있다. 상부 절연막(124)은 가령 에칭 공정에 의해 형성된 개구들(124a)을 포함할 수 있다. 상부 절연막(124)의 개구들(124a)은 재배선들(130)의 일부들을 개방할 수 있다. 상부 절연막(124)은 하부 절연막(122)과 동일하거나 유사한 유기막을 포함할 수 있다. 하부 절연막(122)과 상부 절연막(124)은 재배선들(130)을 감싸는 유연성 절연막(120)을 구성할 수 있다. 이로써, 유연성 절연막(120)이 재배선들(130)을 감싸는 재배선층(160)이 형성될 수 있다.
도 3e를 참조하면, 금속과 같은 전도성 물질의 증착과 에칭으로 재배선들(130)과 전기적으로 연결되는 랜딩 패드들(140)을 형성할 수 있다. 랜딩 패드들(140)은 상부 절연막(124)의 개구들(124a)을 통해 재배선들(130)과 접속될 수 있다.
도 3f를 참조하면, 랜딩 패드들(140)과 전기적으로 연결되는 외부단자들(150)을 형성할 수 있다. 예컨대, 솔더의 제공과 리플로우 공정으로 랜딩 패드들(140)과 접속되는 솔더볼들과 같은 외부단자들(150)을 형성할 수 있다. 지지판(90)을 반도체 칩들(110)로부터 떼어내면 반도체 칩들(110)을 전기적으로 연결하는 유연한 연결부(165)를 포함하는 반도체 장치(10)가 구현될 수 있다. 연결부(165)는 이격 영역(80)을 바라보는 반도체 칩들(110)의 측면들(110ca)에 고정되거나 혹은 고정되지 않을 수 있다. 외부단자들(150)은 연결부(165) 상에선 형성되지 않을 수 있다.
도 3g를 참조하면, 선택적으로 반도체 칩들(110)을 몰딩하는 몰드막들(170)을 더 형성할 수 있다. 몰드막(170)은 반도체 칩(110)의 하면(110b)을 덮을 수 있다. 다른 예로, 몰드막(170)은 이격 영역(80)을 바라보지 않는 반도체 칩(110)의 측면(110cb)을 더 덮을 수 있다. 일례에 따르면, 몰드막들(170)은 해당하는 반도체 칩들(110)을 덮되 서로 이어지지 않을 수 있다.
<반도체 장치의 제조방법 예>
도 4a 내지 4d는 본 발명의 실시예에 따른 반도체 장치의 제조방법을 도시한 단면도들이다.
도 4a를 참조하면, 지지판(90) 상에 반도체 칩들(110)을 제공할 수 있다. 지지판(90)은 반도체 칩들(110)의 이격 영역(80)을 채우는 돌출부(95)를 포함할 수 있다. 돌출부(95)의 상면(95a)은 반도체 칩들(110)의 상면들(110a)과 공면을 이룰 수 있다. 다른 예로, 돌출부(95)의 상면(95a)은 반도체 칩들(110)의 상면들(110a)보다 높거나 낮은 레벨에 있을 수 있다.
도 4b를 참조하면, 도 3b 내지 3e에서 전술한 바와 동일하거나 유사한 공정으로 반도체 칩들(110)의 상면들(110a) 상에 유연성 절연막(120)이 재배선들(130)을 감싸는 재배선층(160) 그리고 랜딩 패드들(140)을 통해 재배선들(130)과 전기적으로 연결되는 외부단자들(150)을 형성할 수 있다.
도 4c를 참조하면, 지지판(90)을 반도체 칩들(110)로부터 떼어내면 반도체 칩들(110)을 전기적으로 연결하는 유연한 연결부(165)를 포함하는 반도체 장치(10)가 구현될 수 있다. 연결부(165)는 반도체 칩들(110)의 측면들(110ca)에 부착되지 않을 수 있다.
도 4d를 참조하면, 선택적으로 반도체 칩들(110)의 하면들(110b)을 덮는 몰드막들(170)을 더 형성할 수 있다. 몰드막(170)은 이격 영역(80)을 바라보지 않는 반도체 칩(110)의 측면(110cb)을 더 덮을 수 있다.
<반도체 장치의 제조방법 예>
도 5a 내지 5c는 본 발명의 실시예에 따른 반도체 장치의 제조방법을 도시한 단면도들이다.
도 5a를 참조하면, 지지판(90) 상에 반도체 칩(110)을 제공하고 반도체 칩(110)의 상면(110a) 상에 반도체 칩(110)에 비해 연한 물질, 가령 폴리이미드와 같은 유기막을 제공하여 하부 절연막(122)을 형성할 수 있다. 하부 절연막(122)은 본딩 패드들(112)을 개방하는 개구들(122a)을 포함할 수 있다. 일례에 따르면, 하부 절연막(122)은 반도체 칩(110)의 측면(110c)을 더 덮을 수 있다.
도 5b를 참조하면, 하부 절연막(122) 상에 본딩 패드들(112)과 전기적으로 연결되는 재배선들(130)을 형성하고, 하부 절연막(122)과 동일하거나 유사한 물질로 재배선들(130)을 덮는 상부 절연막(124)을 형성할 수 있다. 이로써, 유연성 절연막(120)이 재배선들(130)을 감싸는 재배선층(160)이 형성될 수 있다. 상부 절연막(124)에 대한 에칭 공정으로 재배선들(130)의 일부들을 개방하는 개구들(124a)을 형성할 수 있고, 상부 절연막(124) 상에 개구들(124a)을 통해 재배선들(130)과 전기적으로 연결되는 랜딩 패드들(140)을 형성할 수 있다.
도 5c를 참조하면, 랜딩 패드들(140)과 전기적으로 연결되는 외부단자들(150)을 형성할 수 있다. 지지판(90)을 반도체 칩(110)으로부터 떼어내면 벤딩 가능한 유연한 에지(20e)를 포함하는 반도체 장치(20)가 구현될 수 있다.
이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니며, 본 발명의 요지를 벗어나지 않는 범위 내에서 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 할 것이다.

Claims (20)

  1. 서로 이격된 복수의 반도체 칩들, 이격 영역은 상기 복수의 반도체 칩들 중 서로 인접한 반도체 칩들 사이에 형성되고; 및
    상기 반도체 칩들의 적어도 하나 상에 제공되고, 상기 반도체 칩들의 상기 적어도 하나와 전기적으로 연결된 적어도 하나의 재배선을 갖는 재배선층을 포함하고,
    상기 재배선층은 상기 이격 영역에 제공되는 상기 재배선층의 일부 및 상기 적어도 하나의 재배선의 일부를 포함하는 연결부를 포함하고,
    상기 연결부는 상기 이격 영역에서 상기 적어도 하나의 재배선 상에 배치되는 유기막을 포함하고,
    상기 연결부는 상기 복수의 반도체 칩들의 하나가 상기 복수의 반도체 칩들의 다른 하나와 가까워지거나 멀어지도록 밴딩되고,
    상기 반도체 칩들의 각각은 상기 이격 영역을 바라보는 측면들을 포함하고,
    상기 연결부는 상기 반도체 칩들의 하면보다 높은 레벨에서 상기 반도체 칩들의 상기 측면들 사이에 위치하는 반도체 장치.
  2. 제1항에 있어서,
    상기 반도체 칩들의 각각은 회로층이 포함된 활성면과 그 반대면인 비활성면을 포함하고,
    상기 재배선층은 상기 활성면 상에 제공된 반도체 장치.
  3. 제2항에 있어서,
    상기 재배선층은 상기 반도체 칩들의 활성면들을 덮는 반도체 장치.
  4. 제2항에 있어서,
    상기 반도체 칩들의 각각은 상기 회로층과 전기적으로 연결된 본딩 패드들을 포함하고,
    상기 재배선층은:
    상기 활성면 상에 제공되고, 상기 본딩 패드를 개방하는 제1 개구를 갖는 제1 유기막;
    상기 제1 개구를 통해 상기 상기 본딩 패드와 전기적으로 연결된 상기 적어도 하나의 재배선; 그리고
    상기 제1 유기막 상에 제공되고, 상기 적어도 하나의 재배선을 덮는 제2 유기막을 포함하는 반도체 장치.
  5. 제1항에 있어서,
    상기 반도체 칩들의 각각은 상기 이격 영역을 바라보는 측면들을 포함하고,
    상기 연결부는 상기 반도체 칩들의 측면들에 고정되지 않은 반도체 장치.
  6. 제1항에 있어서,
    상기 재배선층 상에 제공되고, 상기 재배선과 전기적으로 연결되는 외부단자를 더 포함하는 반도체 장치.
  7. 제1항에 있어서,
    상기 적어도 하나의 재배선은 상기 반도체 칩들을 전기적으로 연결하는 반도체 장치.
  8. 제1항에 있어서,
    상기 연결부는 상기 복수의 반도체 칩들의 제 2 반도체 칩의 제 2 측면과 마주하는 상기 복수의 반도체 칩들의 제 1 반도체 칩의 제 1 측면과 직접적으로 접하는 반도체 장치.
  9. 서로 이격된 복수의 반도체 칩들, 이격 영역은 상기 복수의 반도체 칩들의 인접한 반도체 칩들 사이에 형성되고, 상기 반도체 칩들의 각각은 상기 이격 영역을 향하는 측면을 갖고; 및
    재배선 및 상기 재배선을 감싸는 유연 절연막을 포함하는 재배선층을 포함하되,
    상기 재배선층은 상기 복수의 반도체 칩들의 상기 인접한 반도체 칩들을 서로 연결하는 유연 연결부를 갖고,
    상기 유연 연결부는 상기 반도체 칩들 사이의 상기 이격 영역에서 상기 반도체 칩들의 상기 측면들을 따라 연장되고, 상기 유연 연결부의 전체는 상기 반도체 칩들의 하면보다 높은 레벨에서 상기 반도체 칩들의 상기 측면들 사이에 위치하고, 상기 반도체 칩들의 하나는 상기 유연 연결부의 자유 밴딩에 의해 상기 반도체 칩들의 다른 하나와 가까워졌다 멀어졌다 하는 반도체 장치.
  10. 제9항에 있어서,
    상기 반도체 칩들의 각각은 회로층이 포함된 활성면과 그 반대면인 비활성면을 포함하고,
    상기 반도체 칩들의 각각은 상기 회로층과 전기적으로 연결된 본딩 패드들을 포함하고,
    상기 적어도 하나의 본딩 패드는 상기 복수의 반도체 칩들의 각각의 상단에 배치되는 상기 회로층 상에 배치되고,
    상기 재배선은 적어도 하나의 본딩 패드 상에 배치되는 반도체 장치.
  11. 제9항에 있어서,
    상기 반도체 칩들 각각의 상기 하면 및 상기 이격 영역과 대향하는 상기 반도체칩들 각각의 측면 상에 배치되는 몰딩막을 더 포함하는 반도체 장치.
  12. 회로층을 갖는 제 1 반도체 칩; 및
    상기 제 1 반도체 칩의 상기 회로층 상에 배치되는 재배선층을 포함하되,
    상기 재배선층은:
    상기 회로층에 전기적으로 연결되는 재배선; 및
    상기 재배선을 감싸는 절연층을 포함하고,
    상기 절연층의 일부는 상기 제 1 반도체 칩의 측면을 덮고,
    상기 재배선의 일부는 상기 절연층의 상기 일부 상에 배치되고,
    상기 절연층은 상기 제 1 반도체 칩보다 더 유연하고,
    상기 재배선층은 상기 제 1 반도체 칩의 상기 측면으로부터 제 2 반도체 칩으로 연장되어, 상기 제 1 및 제 2 반도체 칩들 사이의 거리가 상기 재배선층의 밴딩에 의해 변화되고,
    상기 제 1 반도체 칩과 상기 제 2 반도체 칩은 상기 재배선층에 의해서만 연결되는 반도체 장치.
  13. 제12항에 있어서,
    상기 절연층의 상기 일부는 상기 반도체 장치의 에지가 상승, 하강 또는 비틀리도록 구부러지는 반도체 장치.
  14. 제12항에 있어서,
    상기 재배선층 상에 제공되고, 상기 재배선과 전기적으로 연결되는 외부 단자들을 더 포함하고,
    평면적 관점에서 상기 외부 단자들의 적어도 하나는 상기 제 1 반도체 칩의 외측 상에서 정렬되는 반도체 장치.
  15. 제12항에 있어서,
    상기 재배선은 상기 제 1 반도체 칩의 활성면을 덮는 반도체 장치.
  16. 제12항에 있어서,
    상기 제 1 반도체 칩은 상기 회로층과 전기적으로 연결되는 본딩 패드들을 포함하고,
    상기 절연층은:
    상기 제 1 반도체 칩의 활성면 상에 배치되고, 상기 본딩 패드들을 노출시키는 제 1 개구들을 갖는 제 1 유기막; 및
    상기 제 1 유기막 상에 배치되고, 상기 재배선을 덮는 제 2 유기막을 포함하는 반도체 장치.
  17. 제16항에 있어서,
    상기 제 1 반도체칩의 상기 측면을 덮는 상기 재배선층의 상기 일부 내에서 상기 제 1 유기막, 상기 제 2 유기막 및 상기 재배선은 일체를 구성하는 반도체 장치.
  18. 지지판 상에 서로 이격된 적어도 두 개의 반도체 칩들을 제공하고;
    상기 반도체 칩들 상에, 상기 반도체 칩들과 전기적으로 연결된 재배선들과 상기 재배선들을 감싸는 유기막을 포함하는 재배선층을 형성하고; 그리고
    상기 지지판을 상기 반도체 칩들로부터 제거하는 것을 포함하고,
    상기 재배선층은 상기 반도체 칩들 사이의 이격 영역을 지나가는 유연성 연결부를 포함하되,
    상기 유연성 연결부의 전체는 상기 반도체 칩들의 하면보다 높은 레벨에서 상기 이격 영역을 향하는 상기 반도체 칩들의 측면들 사이에 위치하는 반도체 장치의 제조방법.
  19. 제18항에 있어서,
    상기 재배선층을 형성하는 것은:
    상기 반도체 칩들 상에 상기 반도체 칩들의 본딩 패드들을 개방하는 제1 개구들을 갖는 제1 유기막을 형성하고;
    상기 제1 유기막 상에 상기 제1 개구들을 통해 상기 본딩 패드들과 접속되는 상기 재배선들을 형성하고; 그리고
    상기 제1 유기막 상에 상기 재배선을 덮는 제2 유기막을 형성하는 것을;
    포함하는 반도체 장치의 제조방법.
  20. 제18항에 있어서,
    상기 유연성 연결부는 상기 재배선층을 형성할 때 상기 이격 영역에서 형성되는 반도체 장치의 제조방법.
KR1020150149561A 2015-10-27 2015-10-27 유연한 연결부를 갖는 반도체 장치 및 그 제조방법 KR102497583B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020150149561A KR102497583B1 (ko) 2015-10-27 2015-10-27 유연한 연결부를 갖는 반도체 장치 및 그 제조방법
US15/252,519 US10553529B2 (en) 2015-10-27 2016-08-31 Semiconductor device having flexible interconnection and method for fabricating the same
CN201610875203.4A CN106611757B (zh) 2015-10-27 2016-09-30 具有柔性互连件的半导体装置及其制造方法
US16/413,757 US10770383B2 (en) 2015-10-27 2019-05-16 Semiconductor device having flexible interconnection and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150149561A KR102497583B1 (ko) 2015-10-27 2015-10-27 유연한 연결부를 갖는 반도체 장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20170049695A KR20170049695A (ko) 2017-05-11
KR102497583B1 true KR102497583B1 (ko) 2023-02-10

Family

ID=58558998

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150149561A KR102497583B1 (ko) 2015-10-27 2015-10-27 유연한 연결부를 갖는 반도체 장치 및 그 제조방법

Country Status (3)

Country Link
US (2) US10553529B2 (ko)
KR (1) KR102497583B1 (ko)
CN (1) CN106611757B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102497583B1 (ko) 2015-10-27 2023-02-10 삼성전자주식회사 유연한 연결부를 갖는 반도체 장치 및 그 제조방법
CN109103147B (zh) * 2018-07-16 2022-03-18 浙江清华柔性电子技术研究院 柔性封装架构、制作方法及具有该架构的可穿戴设备
CN109638052B (zh) * 2018-12-15 2021-05-07 武汉华星光电半导体显示技术有限公司 柔性基板、柔性显示面板及其制造方法
KR20230021204A (ko) 2021-08-04 2023-02-14 삼성전자주식회사 칩 온 필름 패키지

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130249106A1 (en) * 2012-03-23 2013-09-26 Stats Chippac, Ltd. Semiconductor Device and Method of Forming a Robust Fan-Out Package including Vertical Interconnects and Mechanical Support Layer

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4783695A (en) * 1986-09-26 1988-11-08 General Electric Company Multichip integrated circuit packaging configuration and method
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US5866952A (en) * 1995-11-30 1999-02-02 Lockheed Martin Corporation High density interconnected circuit module with a compliant layer as part of a stress-reducing molded substrate
KR100228336B1 (ko) 1996-08-31 1999-11-01 김영환 플렉시블 멀티칩 모듈 반도체 장치 및 그의 형성방법
KR100604332B1 (ko) 1999-02-11 2006-07-24 삼성테크윈 주식회사 반도체 패키지 및 그 제조방법
US6365974B1 (en) 1999-03-23 2002-04-02 Texas Instruments Incorporated Flex circuit substrate for an integrated circuit package
JP3767246B2 (ja) 1999-05-26 2006-04-19 富士通株式会社 複合モジュール及びプリント回路基板ユニット
KR100324332B1 (ko) * 2000-01-04 2002-02-16 박종섭 솔더 조인트 신뢰성을 향상시킨 비지에이 반도체 패키지및 그 제조 방법
TW569424B (en) * 2000-03-17 2004-01-01 Matsushita Electric Ind Co Ltd Module with embedded electric elements and the manufacturing method thereof
JP2002237568A (ja) 2000-12-28 2002-08-23 Texas Instr Inc <Ti> 基板上垂直組立体用の折り曲げた相互接続体上にスタックしたチップスケールパッケージ
US6882034B2 (en) * 2001-08-29 2005-04-19 Micron Technology, Inc. Routing element for use in multi-chip modules, multi-chip modules including the routing element, and methods
JP2003133518A (ja) 2001-10-29 2003-05-09 Mitsubishi Electric Corp 半導体モジュール
US6995943B1 (en) 2001-12-11 2006-02-07 Maxtor Corporation Off-track error recovery method and apparatus for disk drive
CN1659810B (zh) * 2002-04-29 2012-04-25 三星电子株式会社 直接连接信号传送系统
US7015570B2 (en) * 2002-12-09 2006-03-21 International Business Machines Corp. Electronic substrate with inboard terminal array, perimeter terminal array and exterior terminal array on a second surface and module and system including the substrate
US7122404B2 (en) * 2003-03-11 2006-10-17 Micron Technology, Inc. Techniques for packaging a multiple device component
JP2005051144A (ja) * 2003-07-31 2005-02-24 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JP4425217B2 (ja) 2003-09-30 2010-03-03 インターナショナル・ビジネス・マシーンズ・コーポレーション 可撓性の重ねられたチップ・アセンブリとその形成方法
US7808073B2 (en) * 2004-03-31 2010-10-05 Casio Computer Co., Ltd. Network electronic component, semiconductor device incorporating network electronic component, and methods of manufacturing both
KR100632469B1 (ko) * 2004-04-20 2006-10-09 삼성전자주식회사 반도체 칩 패키지
US7671449B2 (en) * 2005-05-04 2010-03-02 Sun Microsystems, Inc. Structures and methods for an application of a flexible bridge
TWI397769B (zh) 2006-11-30 2013-06-01 Nippon Steel Chemical Co Alkali-soluble resin and method for producing the same, and a photosensitive resin composition, a hardened product and a color filter using an alkali-soluble resin
KR20080049881A (ko) 2006-12-01 2008-06-05 주식회사 두산 평판 디스플레이용 연성 광 접속 모듈 및 그 제조 방법
US8362481B2 (en) * 2007-05-08 2013-01-29 Scanimetrics Inc. Ultra high speed signal transmission/reception
TW200931544A (en) * 2008-01-10 2009-07-16 Univ Nat Taiwan Flexurable semiconductor device and method
KR101013557B1 (ko) 2008-11-06 2011-02-14 주식회사 하이닉스반도체 플랙시블 반도체 패키지 및 이를 제조하기 위한 와이어 본딩 장치
GB2500380A (en) * 2012-03-18 2013-09-25 Effect Photonics B V Arrangement and method of making electrical connections
KR102143518B1 (ko) * 2013-10-16 2020-08-11 삼성전자 주식회사 칩 적층 반도체 패키지 및 그 제조 방법
KR101569889B1 (ko) * 2013-12-23 2015-11-17 한국기계연구원 신축성을 가지는 유연 전자소자의 접속방법 및 이에 의해 제조된 유연 전자소자
SG10201709524QA (en) 2013-12-26 2018-01-30 Agency Science Tech & Res Chemical sensor package for highly pressured environment
US9331029B2 (en) * 2014-03-13 2016-05-03 Freescale Semiconductor Inc. Microelectronic packages having mold-embedded traces and methods for the production thereof
KR102497583B1 (ko) 2015-10-27 2023-02-10 삼성전자주식회사 유연한 연결부를 갖는 반도체 장치 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130249106A1 (en) * 2012-03-23 2013-09-26 Stats Chippac, Ltd. Semiconductor Device and Method of Forming a Robust Fan-Out Package including Vertical Interconnects and Mechanical Support Layer

Also Published As

Publication number Publication date
US10553529B2 (en) 2020-02-04
CN106611757B (zh) 2021-10-22
US20190273039A1 (en) 2019-09-05
KR20170049695A (ko) 2017-05-11
CN106611757A (zh) 2017-05-03
US10770383B2 (en) 2020-09-08
US20170117215A1 (en) 2017-04-27

Similar Documents

Publication Publication Date Title
US10128214B2 (en) Substrate and the method to fabricate thereof
US10770383B2 (en) Semiconductor device having flexible interconnection and method for fabricating the same
US10297552B2 (en) Semiconductor device with embedded semiconductor die and substrate-to-substrate interconnects
KR20080094251A (ko) 웨이퍼 레벨 패키지 및 그 제조방법
US10804114B2 (en) Methods for making a multilevel leadframe by etching a conductive sheet from two opposite sides
KR20050037430A (ko) 반도체 패키지 디바이스와 그의 형성 및 테스트 방법
KR101985236B1 (ko) 멀티-칩 패키지 및 그의 제조 방법
US8354744B2 (en) Stacked semiconductor package having reduced height
JP2009099905A5 (ko)
JP6318084B2 (ja) 半導体装置及びその製造方法
KR20190092399A (ko) 웨이퍼-레벨 액티브 다이 및 외부 다이 마운트를 갖는 반도체 패키지
CN110739281A (zh) 半导体封装
TWI582905B (zh) 晶片封裝結構及其製作方法
US10115704B2 (en) Semiconductor device
TWI581392B (zh) 電子封裝組件
US7732934B2 (en) Semiconductor device having conductive adhesive layer and method of fabricating the same
TWI548048B (zh) 晶片封裝體及其製造方法
KR101459566B1 (ko) 히트슬러그, 그 히트슬러그를 포함한 반도체 패키지 및 그 제조방법
KR20130112353A (ko) 반도체 패키지 및 그 제조방법
US10373886B2 (en) Preformed lead frame and lead frame packaged structure including the same
KR20170016551A (ko) 반도체 패키지
US11670574B2 (en) Semiconductor device
US9966364B2 (en) Semiconductor package and method for fabricating the same
KR20080105242A (ko) 칩 스케일 반도체 패키지
KR100705248B1 (ko) 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right