JP2000277564A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2000277564A JP2000277564A JP7730699A JP7730699A JP2000277564A JP 2000277564 A JP2000277564 A JP 2000277564A JP 7730699 A JP7730699 A JP 7730699A JP 7730699 A JP7730699 A JP 7730699A JP 2000277564 A JP2000277564 A JP 2000277564A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- substrate
- resin sealing
- agent
- underfill agent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 中間基板（インタポーザ）上にフェイスダウ
ン方式により搭載された半導体チップを良好に且つ安価
に封止する。 【解決手段】 半導体チップ６と中間基板１との間には
アンダーフィル剤１１が設けられ、半導体チップ６を含
む中間基板１の上面には通常の樹脂封止剤からなる樹脂
封止膜１２が設けられている。この場合、非常に高価な
アンダーフィル剤１１の使用量を可及的に少なくするこ
とができ、しかも半導体チップ６を含む中間基板１上を
通常の安価な樹脂封止剤からなる樹脂封止膜１２で封止
しているので、中間基板１上にフェイスダウン方式によ
り搭載された半導体チップ６を良好に且つ安価に封止す
ることができる。
ン方式により搭載された半導体チップを良好に且つ安価
に封止する。 【解決手段】 半導体チップ６と中間基板１との間には
アンダーフィル剤１１が設けられ、半導体チップ６を含
む中間基板１の上面には通常の樹脂封止剤からなる樹脂
封止膜１２が設けられている。この場合、非常に高価な
アンダーフィル剤１１の使用量を可及的に少なくするこ
とができ、しかも半導体チップ６を含む中間基板１上を
通常の安価な樹脂封止剤からなる樹脂封止膜１２で封止
しているので、中間基板１上にフェイスダウン方式によ
り搭載された半導体チップ６を良好に且つ安価に封止す
ることができる。
Description
【０００１】
【発明の属する技術分野】この発明は半導体装置及びそ
の製造方法に関する。
の製造方法に関する。
【０００２】
【従来の技術】例えばＢＧＡ(ball grid array)と呼ば
れる半導体装置では、ＬＳＩ等からなる半導体チップを
中間基板(インターポーザ)上に搭載し、中間基板の下面
に半田ボールをマトリクス状に配置している。図３は従
来のこのような半導体装置の一例の断面図を示したもの
である。この半導体装置における中間基板１は、半導体
チップ６の平面サイズよりもやや大きめのフィルム基板
からなっている。中間基板１の上面周辺部には、半導体
チップ６の下面周辺部に設けられたバンプ電極７に対応
して、第１の接続パッド２が設けられている。中間基板
１の上面の各所定の箇所には第２の接続パッド３がマト
リクス状に設けられている。第１の接続パッド２と第２
の接続パッド３とは、中間基板１の上面に適宜に設けら
れた引き回し線（図示せず）を介して接続されている。
第２の接続パッド３の中央部に対応する部分における中
間基板１には円孔４が設けられている。円孔４内及び円
孔４下には半田ボール５が第２の接続パッド３に接続さ
れて設けられている。そして、半導体チップ６は、バン
プ電極７が第１の接続パッド２に接合されていることに
より、中間基板１上にフェイスダウン方式により搭載さ
れている。また、半導体チップ６を含む中間基板１の上
面には樹脂封止膜８が設けられている。
れる半導体装置では、ＬＳＩ等からなる半導体チップを
中間基板(インターポーザ)上に搭載し、中間基板の下面
に半田ボールをマトリクス状に配置している。図３は従
来のこのような半導体装置の一例の断面図を示したもの
である。この半導体装置における中間基板１は、半導体
チップ６の平面サイズよりもやや大きめのフィルム基板
からなっている。中間基板１の上面周辺部には、半導体
チップ６の下面周辺部に設けられたバンプ電極７に対応
して、第１の接続パッド２が設けられている。中間基板
１の上面の各所定の箇所には第２の接続パッド３がマト
リクス状に設けられている。第１の接続パッド２と第２
の接続パッド３とは、中間基板１の上面に適宜に設けら
れた引き回し線（図示せず）を介して接続されている。
第２の接続パッド３の中央部に対応する部分における中
間基板１には円孔４が設けられている。円孔４内及び円
孔４下には半田ボール５が第２の接続パッド３に接続さ
れて設けられている。そして、半導体チップ６は、バン
プ電極７が第１の接続パッド２に接合されていることに
より、中間基板１上にフェイスダウン方式により搭載さ
れている。また、半導体チップ６を含む中間基板１の上
面には樹脂封止膜８が設けられている。
【０００３】
【発明が解決しようとする課題】ところで、従来のこの
ような半導体装置における樹脂封止膜８の材料として
は、一般に、エポキシ系樹脂中にシリカからなるフィラ
ー等の充填剤を充填してなるものが用いられている。こ
の場合、充填剤として小粒径で管理されているものを使
用すると、非常に高価なものとなってしまうので、通
常、充填剤として粒径のバラツキの多いものが使用され
ている。また、通常用いられている樹脂封止剤の粘度は
ある程度高い。このため、このような樹脂封止剤を用い
てトランスファ成形により樹脂封止膜８を形成する場
合、半導体チップ６と中間基板１との間の間隔が４０μ
ｍ以下とかなり小さいので、この間に樹脂封止剤が入り
にくく、入ったとしても半導体チップ６下に気泡が残っ
たり、粒径の大きい充填剤が半導体チップ６のエッジに
引っ掛かって半導体チップ６下に必要とされる量の充填
剤が入らなかったりすることがある。このような場合に
は、半導体チップ６と中間基板１との熱膨張差に起因す
る応力により、半導体チップ６のバンプ電極７と中間基
板１の第１の接続パッド２との接合部分にクラック等が
発生し、接合の信頼性が低下するという問題があった。
ような半導体装置における樹脂封止膜８の材料として
は、一般に、エポキシ系樹脂中にシリカからなるフィラ
ー等の充填剤を充填してなるものが用いられている。こ
の場合、充填剤として小粒径で管理されているものを使
用すると、非常に高価なものとなってしまうので、通
常、充填剤として粒径のバラツキの多いものが使用され
ている。また、通常用いられている樹脂封止剤の粘度は
ある程度高い。このため、このような樹脂封止剤を用い
てトランスファ成形により樹脂封止膜８を形成する場
合、半導体チップ６と中間基板１との間の間隔が４０μ
ｍ以下とかなり小さいので、この間に樹脂封止剤が入り
にくく、入ったとしても半導体チップ６下に気泡が残っ
たり、粒径の大きい充填剤が半導体チップ６のエッジに
引っ掛かって半導体チップ６下に必要とされる量の充填
剤が入らなかったりすることがある。このような場合に
は、半導体チップ６と中間基板１との熱膨張差に起因す
る応力により、半導体チップ６のバンプ電極７と中間基
板１の第１の接続パッド２との接合部分にクラック等が
発生し、接合の信頼性が低下するという問題があった。
【０００４】なお、樹脂封止膜８の材料としてアンダー
フィル剤用に作られたものを使用し、印刷法やディスペ
ンサ法により封止することが考えられる。しかしなが
ら、このような樹脂封止剤では、流動性が極めて良いの
で、樹脂封止膜８で半導体チップ６を覆った状態におけ
る形状を保持するために、半導体チップ６の周囲におけ
る中間基板１上にダムを設けることとなるが、ダム形成
のために工程数が増加し、コスト高となってしまう。し
かも、このような樹脂封止剤では、充填剤として小粒径
で管理されているものを使用しているので、もともと非
常に高価である上、半導体チップ６を覆うほどに使用量
が多いと、かなりのコスト高となってしまう。
フィル剤用に作られたものを使用し、印刷法やディスペ
ンサ法により封止することが考えられる。しかしなが
ら、このような樹脂封止剤では、流動性が極めて良いの
で、樹脂封止膜８で半導体チップ６を覆った状態におけ
る形状を保持するために、半導体チップ６の周囲におけ
る中間基板１上にダムを設けることとなるが、ダム形成
のために工程数が増加し、コスト高となってしまう。し
かも、このような樹脂封止剤では、充填剤として小粒径
で管理されているものを使用しているので、もともと非
常に高価である上、半導体チップ６を覆うほどに使用量
が多いと、かなりのコスト高となってしまう。
【０００５】この発明の課題は、基板上にフェイスダウ
ン方式により搭載された半導体チップを良好に且つ安価
に封止することができるようにすることである。
ン方式により搭載された半導体チップを良好に且つ安価
に封止することができるようにすることである。
【０００６】
【課題を解決するための手段】請求項１記載の発明に係
る半導体装置は、基板上にフェイスダウン方式により搭
載された半導体チップと前記基板との間にアンダーフィ
ル剤が設けられ、前記半導体チップを含む前記基板上に
前記アンダーフィル剤よりも粘度の高い樹脂封止剤から
なる樹脂封止膜が設けられたものである。請求項２記載
の発明に係る半導体装置は、基板上にフェイスダウン方
式により搭載された半導体チップと前記基板との間にア
ンダーフィル剤が設けられ、前記半導体チップの周囲に
おける前記基板上に前記アンダーフィル剤よりも粘度の
高い樹脂封止剤からなる樹脂封止膜が設けられたもので
ある。請求項４記載の発明に係る半導体装置の製造方法
は、基板上にフェイスダウン方式により搭載された半導
体チップの周囲にアンダーフィル剤を塗布して、毛細管
現象により前記アンダーフィル剤を前記半導体チップと
前記基板との間に入り込ませ、次いで前記半導体チップ
を含む前記基板上に前記アンダーフィル剤よりも粘度の
高い樹脂封止剤からなる樹脂封止膜を形成するようにし
たものである。請求項５記載の発明に係る半導体装置の
製造方法は、基板上にフェイスダウン方式により搭載さ
れた半導体チップの周囲にアンダーフィル剤を塗布し
て、毛細管現象により前記アンダーフィル剤を前記半導
体チップと前記基板との間に入り込ませ、次いで前記半
導体チップの周囲における前記基板上に前記アンダーフ
ィル剤よりも粘度の高い樹脂封止剤からなる樹脂封止膜
を形成するようにしたものである。以上の発明によれ
ば、半導体チップと基板との間のみをアンダーフィル剤
で封止しているので、非常に高価なアンダーフィル剤の
使用量を可及的に少なくすることができ、しかもその他
をアンダーフィル剤よりも粘度の高い安価な樹脂封止剤
からなる樹脂封止膜で封止しているので、基板上にフェ
イスダウン方式により搭載された半導体チップを良好に
且つ安価に封止することができる。
る半導体装置は、基板上にフェイスダウン方式により搭
載された半導体チップと前記基板との間にアンダーフィ
ル剤が設けられ、前記半導体チップを含む前記基板上に
前記アンダーフィル剤よりも粘度の高い樹脂封止剤から
なる樹脂封止膜が設けられたものである。請求項２記載
の発明に係る半導体装置は、基板上にフェイスダウン方
式により搭載された半導体チップと前記基板との間にア
ンダーフィル剤が設けられ、前記半導体チップの周囲に
おける前記基板上に前記アンダーフィル剤よりも粘度の
高い樹脂封止剤からなる樹脂封止膜が設けられたもので
ある。請求項４記載の発明に係る半導体装置の製造方法
は、基板上にフェイスダウン方式により搭載された半導
体チップの周囲にアンダーフィル剤を塗布して、毛細管
現象により前記アンダーフィル剤を前記半導体チップと
前記基板との間に入り込ませ、次いで前記半導体チップ
を含む前記基板上に前記アンダーフィル剤よりも粘度の
高い樹脂封止剤からなる樹脂封止膜を形成するようにし
たものである。請求項５記載の発明に係る半導体装置の
製造方法は、基板上にフェイスダウン方式により搭載さ
れた半導体チップの周囲にアンダーフィル剤を塗布し
て、毛細管現象により前記アンダーフィル剤を前記半導
体チップと前記基板との間に入り込ませ、次いで前記半
導体チップの周囲における前記基板上に前記アンダーフ
ィル剤よりも粘度の高い樹脂封止剤からなる樹脂封止膜
を形成するようにしたものである。以上の発明によれ
ば、半導体チップと基板との間のみをアンダーフィル剤
で封止しているので、非常に高価なアンダーフィル剤の
使用量を可及的に少なくすることができ、しかもその他
をアンダーフィル剤よりも粘度の高い安価な樹脂封止剤
からなる樹脂封止膜で封止しているので、基板上にフェ
イスダウン方式により搭載された半導体チップを良好に
且つ安価に封止することができる。
【０００７】
【発明の実施の形態】図１はこの発明の一実施形態にお
ける半導体装置の断面図を示したものである。この半導
体装置において、図３に示す従来の場合と異なる点は、
半導体チップ６と中間基板１との間にアンダーフィル剤
１１が設けられ、半導体チップ６を含む中間基板１の上
面に通常の樹脂封止膜１２が設けられている点である。
ける半導体装置の断面図を示したものである。この半導
体装置において、図３に示す従来の場合と異なる点は、
半導体チップ６と中間基板１との間にアンダーフィル剤
１１が設けられ、半導体チップ６を含む中間基板１の上
面に通常の樹脂封止膜１２が設けられている点である。
【０００８】次に、この半導体装置の製造方法の一例に
ついて簡単に説明する。まず、円孔４を有する中間基板
１の上面に第１の接続パッド２、第２の接続パッド３及
びその間の引き回し（図示せず）線が形成されたものを
用意する。次に、半導体チップ６のバンプ電極７を第１
の接続パッド２に接合することにより、半導体チップ６
を中間基板１上にフェイスダウン方式により搭載する。
ついて簡単に説明する。まず、円孔４を有する中間基板
１の上面に第１の接続パッド２、第２の接続パッド３及
びその間の引き回し（図示せず）線が形成されたものを
用意する。次に、半導体チップ６のバンプ電極７を第１
の接続パッド２に接合することにより、半導体チップ６
を中間基板１上にフェイスダウン方式により搭載する。
【０００９】次に、ポッティング法やディペンサ法によ
り、半導体チップ６の周囲における中間基板１上に流動
性の極めて良いアンダーフィル剤１１をポッティング
（塗布）し、このポッティングされたアンダーフィル剤
１１を毛細管現象により半導体チップ６と中間基板１と
の間に入り込ませる。アンダーフィル剤１１は、エポキ
シ系樹脂、イミド系樹脂、アミド系樹脂等の樹脂中にシ
リカからなるフィラー等の充填剤を充填してなるもので
ある。この場合、充填剤は小粒径で管理されたものであ
る。次に、所定の硬化条件でアンダーフィル剤１１を硬
化させる。
り、半導体チップ６の周囲における中間基板１上に流動
性の極めて良いアンダーフィル剤１１をポッティング
（塗布）し、このポッティングされたアンダーフィル剤
１１を毛細管現象により半導体チップ６と中間基板１と
の間に入り込ませる。アンダーフィル剤１１は、エポキ
シ系樹脂、イミド系樹脂、アミド系樹脂等の樹脂中にシ
リカからなるフィラー等の充填剤を充填してなるもので
ある。この場合、充填剤は小粒径で管理されたものであ
る。次に、所定の硬化条件でアンダーフィル剤１１を硬
化させる。
【００１０】次に、印刷法やディペンサ法により、半導
体チップ６を含む中間基板１上にアンダーフィル剤１１
よりも粘度の高い通常の樹脂封止剤からなる樹脂封止膜
１２を形成する。通常の樹脂封止剤は、エポキシ系樹脂
中にシリカからなるフィラー等の充填剤を充填してなる
ものである。この場合、充填剤は粒径のバラツキの多い
ものである。次に、所定の硬化条件で樹脂封止膜１２を
硬化させる。次に、中間基板１の円孔４内及び円孔４下
に半田ボール５を第２の接続パッド３に接続させて形成
する。
体チップ６を含む中間基板１上にアンダーフィル剤１１
よりも粘度の高い通常の樹脂封止剤からなる樹脂封止膜
１２を形成する。通常の樹脂封止剤は、エポキシ系樹脂
中にシリカからなるフィラー等の充填剤を充填してなる
ものである。この場合、充填剤は粒径のバラツキの多い
ものである。次に、所定の硬化条件で樹脂封止膜１２を
硬化させる。次に、中間基板１の円孔４内及び円孔４下
に半田ボール５を第２の接続パッド３に接続させて形成
する。
【００１１】このようにして得られた半導体装置では、
半導体チップ６と中間基板１との間のみをアンダーフィ
ル剤１１で封止しているので、非常に高価なアンダーフ
ィル剤１１の使用量を可及的に少なくすることができ、
しかも半導体チップ６を含む中間基板１上をアンダーフ
ィル剤１１よりも粘度の高い通常の安価な樹脂封止剤か
らなる樹脂封止膜１２で封止しているので、中間基板１
上にフェイスダウン方式により搭載された半導体チップ
６を良好に且つ安価に封止することができる。
半導体チップ６と中間基板１との間のみをアンダーフィ
ル剤１１で封止しているので、非常に高価なアンダーフ
ィル剤１１の使用量を可及的に少なくすることができ、
しかも半導体チップ６を含む中間基板１上をアンダーフ
ィル剤１１よりも粘度の高い通常の安価な樹脂封止剤か
らなる樹脂封止膜１２で封止しているので、中間基板１
上にフェイスダウン方式により搭載された半導体チップ
６を良好に且つ安価に封止することができる。
【００１２】なお、上記実施形態では、半導体チップ６
を含む中間基板１上を樹脂封止膜１２で封止する場合に
ついて説明したが、これに限定されるものではない。例
えば、図２に示すこの発明の他の実施形態のように、半
導体チップ６の周囲における中間基板１上を樹脂封止膜
１２で封止するようにしてもよい。このようにした場合
には、半導体チップ６の上面（裏面）が露出することに
なるので、放熱性を良くすることができる。
を含む中間基板１上を樹脂封止膜１２で封止する場合に
ついて説明したが、これに限定されるものではない。例
えば、図２に示すこの発明の他の実施形態のように、半
導体チップ６の周囲における中間基板１上を樹脂封止膜
１２で封止するようにしてもよい。このようにした場合
には、半導体チップ６の上面（裏面）が露出することに
なるので、放熱性を良くすることができる。
【００１３】また、上記実施形態では、アンダーフィル
剤１１と樹脂封止膜１２とを別々に硬化させる場合につ
いて説明したが、これに限らず、アンダーフィル剤１１
が未硬化または半硬化の状態で樹脂封止膜１２を塗布
し、両者を同時に硬化させるようにしてもよい。
剤１１と樹脂封止膜１２とを別々に硬化させる場合につ
いて説明したが、これに限らず、アンダーフィル剤１１
が未硬化または半硬化の状態で樹脂封止膜１２を塗布
し、両者を同時に硬化させるようにしてもよい。
【００１４】さらに、上記実施形態では、中間基板とし
て単層のフィルム基板を用いた場合について説明した
が、これに限らず、複数層のセラミック基板等であって
もよい。また、半導体チップの搭載対象は、中間基板に
限らず、通常の回路基板やフレキシブル配線基板等であ
ってもよい。
て単層のフィルム基板を用いた場合について説明した
が、これに限らず、複数層のセラミック基板等であって
もよい。また、半導体チップの搭載対象は、中間基板に
限らず、通常の回路基板やフレキシブル配線基板等であ
ってもよい。
【００１５】
【発明の効果】以上説明したように、この発明によれ
ば、半導体チップと基板との間のみをアンダーフィル剤
で封止しているので、非常に高価なアンダーフィル剤の
使用量を可及的に少なくすることができ、しかもその他
をアンダーフィル剤よりも粘度の高い安価な樹脂封止剤
からなる樹脂封止膜で封止しているので、基板上にフェ
イスダウン方式により搭載された半導体チップを良好に
且つ安価に封止することができる。
ば、半導体チップと基板との間のみをアンダーフィル剤
で封止しているので、非常に高価なアンダーフィル剤の
使用量を可及的に少なくすることができ、しかもその他
をアンダーフィル剤よりも粘度の高い安価な樹脂封止剤
からなる樹脂封止膜で封止しているので、基板上にフェ
イスダウン方式により搭載された半導体チップを良好に
且つ安価に封止することができる。
【図１】この発明の一実施形態における半導体装置の断
面図。
面図。
【図２】この発明の他の実施形態における半導体装置の
断面図。
断面図。
【図３】従来の半導体装置の一例の断面図。
【符号の説明】 １ 中間基板 ２ 第１の接続パッド ３ 第２の接続パッド ４ 円孔 ５ 半田ボール ６ 半導体チップ １１ アンダーフィル剤 １２ 樹脂封止膜
Claims (6)
- 【請求項１】 基板上にフェイスダウン方式により搭載
された半導体チップと前記基板との間にアンダーフィル
剤が設けられ、前記半導体チップを含む前記基板上に前
記アンダーフィル剤よりも粘度の高い樹脂封止剤からな
る樹脂封止膜が設けられていることを特徴とする半導体
装置。 - 【請求項２】 基板上にフェイスダウン方式により搭載
された半導体チップと前記基板との間にアンダーフィル
剤が設けられ、前記半導体チップの周囲における前記基
板上に前記アンダーフィル剤よりも粘度の高い樹脂封止
剤からなる樹脂封止膜が設けられていることを特徴とす
る半導体装置。 - 【請求項３】 請求項１または２記載の発明において、
前記基板下に半田ボールが設けられていることを特徴と
する半導体装置。 - 【請求項４】 基板上にフェイスダウン方式により搭載
された半導体チップの周囲にアンダーフィル剤を塗布し
て、毛細管現象により前記アンダーフィル剤を前記半導
体チップと前記基板との間に入り込ませ、次いで前記半
導体チップを含む前記基板上に前記アンダーフィル剤よ
りも粘度の高い樹脂封止剤からなる樹脂封止膜を形成す
ることを特徴とする半導体装置の製造方法。 - 【請求項５】 基板上にフェイスダウン方式により搭載
された半導体チップの周囲にアンダーフィル剤を塗布し
て、毛細管現象により前記アンダーフィル剤を前記半導
体チップと前記基板との間に入り込ませ、次いで前記半
導体チップの周囲における前記基板上に前記アンダーフ
ィル剤よりも粘度の高い樹脂封止剤からなる樹脂封止膜
を形成することを特徴とする半導体装置の製造方法。 - 【請求項６】 請求項４または５記載の発明において、
前記樹脂封止膜を形成した後に、前記基板下に半田ボー
ルを形成することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7730699A JP2000277564A (ja) | 1999-03-23 | 1999-03-23 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7730699A JP2000277564A (ja) | 1999-03-23 | 1999-03-23 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000277564A true JP2000277564A (ja) | 2000-10-06 |
Family
ID=13630239
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7730699A Pending JP2000277564A (ja) | 1999-03-23 | 1999-03-23 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000277564A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100386856C (zh) * | 2004-03-22 | 2008-05-07 | 夏普株式会社 | 半导体器件、其制造方法及其液晶模块和半导体模块 |
| JP2008159682A (ja) * | 2006-12-21 | 2008-07-10 | Fujikura Ltd | 多層プリント配線板およびその製造方法 |
| JP2012009713A (ja) * | 2010-06-25 | 2012-01-12 | Shinko Electric Ind Co Ltd | 半導体パッケージおよび半導体パッケージの製造方法 |
-
1999
- 1999-03-23 JP JP7730699A patent/JP2000277564A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100386856C (zh) * | 2004-03-22 | 2008-05-07 | 夏普株式会社 | 半导体器件、其制造方法及其液晶模块和半导体模块 |
| JP2008159682A (ja) * | 2006-12-21 | 2008-07-10 | Fujikura Ltd | 多層プリント配線板およびその製造方法 |
| JP2012009713A (ja) * | 2010-06-25 | 2012-01-12 | Shinko Electric Ind Co Ltd | 半導体パッケージおよび半導体パッケージの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW423120B (en) | Semiconductor device having a sub-chip-scale package structure and method for forming same | |
| US6560122B2 (en) | Chip package with molded underfill | |
| US6046077A (en) | Semiconductor device assembly method and semiconductor device produced by the method | |
| TWI272705B (en) | Heat spreader and package structure utilizing the same | |
| US20020025602A1 (en) | Microelectronic assembly with pre-disposed fill material and associated method of manufacture | |
| JP2001244362A (ja) | 半導体装置 | |
| KR100324332B1 (ko) | 솔더 조인트 신뢰성을 향상시킨 비지에이 반도체 패키지및 그 제조 방법 | |
| JPH08153830A (ja) | 半導体装置およびその製造方法 | |
| JPH10233463A (ja) | 半導体装置およびその製造方法 | |
| JP2000082725A (ja) | センタパッド型半導体パッケ―ジ素子の製造方法 | |
| KR100674501B1 (ko) | 플립 칩 본딩 기술을 이용한 반도체 칩 실장 방법 | |
| JP2000277564A (ja) | 半導体装置及びその製造方法 | |
| JPH1050770A (ja) | 半導体装置及びその製造方法 | |
| JPH0917827A (ja) | 半導体装置 | |
| JP2928755B2 (ja) | 電子部品の製造方法 | |
| KR20080044518A (ko) | 반도체 패키지 및 이의 제조 방법 | |
| JPH07273244A (ja) | 半導体パッケージ | |
| TWI429041B (zh) | 非陣列凸塊之覆晶接合方法與構造 | |
| TWI239609B (en) | Method for manufacturing multi package module | |
| JP5230580B2 (ja) | 半導体装置およびその実装方法 | |
| JP3325410B2 (ja) | 半導体装置の製造方法 | |
| JPH10335386A (ja) | 半導体実装方法 | |
| JP2000124262A (ja) | 半導体装置 | |
| JP2003068922A (ja) | 半導体チップ搭載基板及びそれを用いた半導体装置 | |
| JP2002368030A (ja) | 樹脂封止型半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060203 |