JP5926632B2 - 半導体チップの樹脂封止方法 - Google Patents

半導体チップの樹脂封止方法 Download PDF

Info

Publication number
JP5926632B2
JP5926632B2 JP2012145956A JP2012145956A JP5926632B2 JP 5926632 B2 JP5926632 B2 JP 5926632B2 JP 2012145956 A JP2012145956 A JP 2012145956A JP 2012145956 A JP2012145956 A JP 2012145956A JP 5926632 B2 JP5926632 B2 JP 5926632B2
Authority
JP
Japan
Prior art keywords
holding sheet
chip
adhesive
ring
chip holding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012145956A
Other languages
English (en)
Other versions
JP2014011268A (ja
Inventor
カール・プリワッサ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Priority to JP2012145956A priority Critical patent/JP5926632B2/ja
Priority to DE102013212440.6A priority patent/DE102013212440A1/de
Priority to US13/931,039 priority patent/US8828803B2/en
Publication of JP2014011268A publication Critical patent/JP2014011268A/ja
Application granted granted Critical
Publication of JP5926632B2 publication Critical patent/JP5926632B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561Batch processing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565Moulds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568Temporary substrate used as encapsulation process aid
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、半導体チップを樹脂で封止する半導体チップの樹脂封止方法に関する。
半導体装置のように基板(ガラスエポキシ樹脂などからなる樹脂基板)の表面に半導体チップが固定され、基板の裏面に格子状に外部電極が設けられ、基板の表面には前記半導体チップ等を覆うモールド樹脂等で覆われる半導体装置(エリアパッケージ型半導体装置)の製法が開示されている(例えば、特許文献1参照)。
特開平08−078566号公報
しかし、従来では半導体チップをモールド樹脂で封止する際には、スチール製の支持基板に熱剥離テープで半導体チップを貼着しその上からモールド樹脂で封止していたため、モールド樹脂で封止した後に、モールド樹脂基板を支持基板から剥離するのに時間を有しており、更に支持基板剥離後にチップ表面に糊残りが問題となっていた。
本発明の目的は、半導体チップをモールド樹脂で封止する際に支持基板の剥離を容易にし製造時間の短縮を図る半導体チップの樹脂封止方法を提供することである。
上述した課題を解決し、目的を達成するために、本発明の半導体チップの樹脂封止方法は、半導体チップをモールド樹脂で封止しパッケージを形成するための半導体チップの樹脂封止方法であって、表面に半導体チップを貼着するための粘着層と該粘着層が表面に塗布された基材とから形成されたチップ保持シートと、該チップ保持シートの外形よりも大きい外形を有する平板形状の支持基板とを、該チップ保持シートの外形と同等の外形で外周のみに粘着層を有するリング状の接着剤によって該支持基板上に該チップ保持シートの基材側を貼着するチップ保持シート貼着工程と、該チップ保持シート貼着工程の後に、該チップ保持シートの該リング状の接着剤の内側に対応する領域の該粘着層上に複数の半導体チップの表面側を貼着する半導体チップ貼着工程と、該半導体チップ貼着工程の後に、該チップ保持シートに貼着された複数の半導体チップを覆い該リング状の接着剤の内側に対応する領域の該チップ保持シート上にモールド樹脂で封止する樹脂封止工程と、該樹脂封止工程の後に、該リング状の接着剤の粘着力を除去して、モールド樹脂で封止された複数の半導体チップが貼着された該チップ保持シートから該リング状の接着剤と共に該支持基板を剥離する支持基板剥離工程と、該支持基板剥離工程の後に、該樹脂封止された該複数の半導体チップから該チップ保持シートを剥離するチップ保持シート剥離工程と、から構成されることを特徴とする。
前記半導体チップの樹脂封止方法において、該支持基板剥離工程の後で、該チップ保持シートを保持テーブルに保持して、モールド樹脂を研削して複数の半導体チップに至るまで薄化する研削工程を含むことが好ましい。
また、前記半導体チップの樹脂封止方法において、該リング状の接着剤は、該チップ保持シートの該粘着層と反対面の該基材の外周に装着されていることが好ましい。
また、前記半導体チップの樹脂封止方法において、該リング状の接着剤は光硬化型の接着剤で形成されており、該支持基板剥離工程においては、該リング状の接着剤に光を照射して硬化させて粘着力を除去することが好ましい。
また、前記半導体チップの樹脂封止方法において、該支持基板剥離工程においては、切削ブレードで該リング状の接着剤の内側に沿って該チップ保持シートを切削し、該リング状の接着剤の粘着力を除去することが好ましい。
本発明の半導体チップの樹脂封止方法によれば、支持基板にリング状の接着剤でチップ保持シートを貼着し、チップ保持シート上に複数のチップをモールド樹脂で封止するようにしたので、リング状の接着剤の粘着力を除去するだけで、モールド樹脂及びチップ保持シートを支持基板から剥離することができる。よって、接着剤が、リング状に形成されて支持基板における占有面積が狭いために、モールド樹脂及びチップ保持シートを支持基板から容易に剥離することができる。
また、支持基板剥離工程後に研削工程を行なう際には、モールド樹脂及びチップ保持シートを支持基板から容易に剥離することができるために、製造時間の短縮、作業効率の向上が図れる。
また、リング状の接着剤が、予めチップ保持シートの粘着層と反対面の基材の外周に装着されている場合には、支持基板に設けられたリング溝などに接着剤を充填することなく、チップ保持シートを接着剤により支持基板に貼着するだけで、チップ保持シート貼着工程を行なうことができる。よって、製造時間の更なる短縮、作業効率の更なる向上が図れる。
リング状の接着剤が光硬化型の接着剤である場合には、支持基板剥離工程において、リング状の接着剤に光を照射することにより、支持基板からチップ保持シートを剥離することができる。よって、製造時間の更なる短縮、作業効率の更なる向上が図れる。
支持基板剥離工程において、切削ブレードでリング状の接着剤の内側に沿ってチップ保持シートを切削する場合には、チップ保持シートに接着剤が残ることなく、支持基板からチップ保持シートを剥離することができる。よって、モールド樹脂にチップ保持シートが貼着したまま、モールド樹脂を研削することができるので、製造時間の更なる短縮、作業効率の更なる向上が図れる。
図1は、実施形態に係る半導体チップの樹脂封止方法により得られる半導体装置の概要を示す図である。 図2は、実施形態に係る半導体チップの樹脂封止方法のチップ保持シート準備工程の概要を示す図である。 図3は、実施形態に係る半導体チップの樹脂封止方法のチップ保持シート貼着工程の概要を示す断面図である。 図4は、実施形態に係る半導体チップの樹脂封止方法の半導体チップ貼着工程の概要を示す断面図である。 図5は、実施形態に係る半導体チップの樹脂封止方法の樹脂封止工程の概要を示す断面図である。 図6は、実施形態に係る半導体チップの樹脂封止方法の支持基板剥離工程の概要を示す断面図である。 図7は、実施形態に係る半導体チップの樹脂封止方法の研削工程の概要を示す断面図である。 図8は、実施形態に係る半導体チップの樹脂封止方法のチップ保持シート剥離工程の概要を示す図である。 図9は、実施形態に係る半導体チップの樹脂封止方法の再配線層工程の概要を示す断面図である。 図10は、実施形態に係る半導体チップの樹脂封止方法のチップ保持シート準備工程の変形例の概要を示す断面図である。 図11は、実施形態に係る半導体チップの樹脂封止方法の支持基板剥離工程の変形例の概要を示す断面図である。 図12は、実施形態に係る半導体チップの樹脂封止方法の変形例で実施されるエッジトリミング工程の概要を示す断面図である。
本発明を実施するための形態(実施形態)につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成は適宜組み合わせることが可能である。また、本発明の要旨を逸脱しない範囲で構成の種々の省略、置換又は変更を行うことができる。
〔実施形態〕
本発明の実施形態に係る半導体チップの樹脂封止方法(以下、単に樹脂封止方法と呼ぶ)を図1〜図9に基づいて説明する。図1(a)は、実施形態に係る半導体チップの樹脂封止方法により得られる半導体装置の斜視図であり、図1(b)は、図1(a)中のIb−Ib線に沿う半導体装置の断面図である。図2(a)は、実施形態に係る半導体チップの樹脂封止方法のチップ保持シート準備工程における支持基板とチップ保持シートの斜視図であり、図2(b)は、図2(a)中のIIb−IIb線に沿う支持基板とチップ保持シートの断面図である。図3は、実施形態に係る半導体チップの樹脂封止方法のチップ保持シート貼着工程における支持基板とチップ保持シートの断面図である。図4は、実施形態に係る半導体チップの樹脂封止方法の半導体チップ貼着工程における支持基板、チップ保持シート及び半導体チップの断面図である。図5は、実施形態に係る半導体チップの樹脂封止方法の樹脂封止工程における支持基板、チップ保持シート、半導体チップ及びモールド樹脂の断面図である。図6は、実施形態に係る半導体チップの樹脂封止方法の支持基板剥離工程における支持基板、チップ保持シート、半導体チップ及びモールド樹脂の断面図である。図7は、実施形態に係る半導体チップの樹脂封止方法の研削工程におけるチップ保持シート、半導体チップ及びモールド樹脂等の断面図である。図8(a)は、実施形態に係る半導体チップの樹脂封止方法のチップ保持シート剥離工程における剥離前のチップ保持シート、半導体チップ及びモールド樹脂の断面図であり、図8(b)は、実施形態に係る半導体チップの樹脂封止方法のチップ保持シート剥離工程における剥離後のチップ保持シート、半導体チップ及びモールド樹脂の断面図である。図9は、実施形態に係る半導体チップの樹脂封止方法の再配線層工程後の半導体チップ及びモールド樹脂等の断面図である。
本実施形態に係る樹脂封止方法は、半導体チップ1(図1(b)に示す)をモールド樹脂2(図1に示す)で封止し、図1(a)及び図1(b)に示す半導体装置3(パッケージに相当)を形成するための方法である。本実施形態に係る樹脂封止方法により得られる半導体装置3は、図1(a)及び図1(b)に示すように、外形が円形に形成され、複数の半導体チップ1と、複数の半導体チップ1の端子が形成されたパターン面1a(表面に相当)以外を覆うモールド樹脂2とを含んで構成されている。半導体チップ1は、Si、GaAs等の半導体からなるウエーハ上にメモリ、ロジック、ゲートアレイ、カスタム及びパワートランジスタ等のIC、LSI等を形成し、パターン面1aに端子を有するチップである。また、半導体チップ1のパターン面1aには、端子に接続したバンプなどで構成された配線層4が設けられている。モールド樹脂2は、所定の成形温度で成形できる樹脂で構成され、モールド成形法により成形される。
また、本実施形態に係る樹脂封止方法では、図2(a)及び図2(b)に示す支持基板10及び外形が円形のチップ保持シート11が用いられる。支持基板10は、鉄などの金属や樹脂などで構成され、図2(a)及び図2(b)に示すように、チップ保持シート11の外形よりも大きい外形を有する平板形状に形成されている。本実施形態では、支持基板10は、外形が円形に形成されている。また、支持基板10の表面10aの外縁部には、全周に亘って、接着剤12を充填するためのリング溝13が形成されている。リング溝13は、チップ保持シート11の外形と同等の外形で、支持基板10の外周のみに設けられている。本実施形態では、リング溝13は、チップ保持シート11の外形と同等の外形であるリング状(円環状)に形成されている。なお、リング溝13に充填される接着剤12は、紫外線V(図8に示す)や可視光線により硬化する光硬化型の接着剤や、紫外線Vや可視光線により硬化しない接着剤で構成されている。
チップ保持シート11は、図2(a)及び図2(b)に示すように、表面に半導体チップ1を貼着するための粘着層14と、該粘着層14が表面に塗付された基材15とから形成されている。粘着層14は、基材15の表面の全面に設けられ、紫外線Vや可視光線により硬化する光硬化型の接着剤で構成されている。なお、本実施形態では、粘着層14は、紫外線Vにより硬化する紫外線硬化型の接着剤で構成されている。また、基材15は、透明又は半透明であり、紫外線Vや可視光線を透過する合成樹脂で構成され、本実施形態では、紫外線Vを透過する合成樹脂で構成されている。なお、本実施形態では、チップ保持シート11は、外形が円形に形成されている。
本実施形態に係る樹脂封止方法は、チップ保持シート準備工程(図2に示す)と、チップ保持シート貼着工程(図3に示す)と、半導体チップ貼着工程(図4に示す)と、樹脂封止工程(図5に示す)と、支持基板剥離工程(図6に示す)と、研削工程(図7に示す)と、チップ保持シート剥離工程(図8に示す)と、再配線層工程(図9に示す)とから構成される。
本実施形態に係る樹脂封止方法は、チップ保持シート準備工程では、図2(a)及び図2(b)に示すように、支持基板10のリング溝13内に支持基板10の表面10aと面一となるように接着剤12を充填し、チップ保持シート11を準備する。そして、チップ保持シート貼着工程に進む。
チップ保持シート貼着工程では、支持基板10とチップ保持シート11とが同軸となるように、支持基板10の表面10aに基材15を重ねるとともに、リング溝13内の接着剤12にチップ保持シート11の外縁部を重ねる。そして、図3に示すように、チップ保持シート11と支持基板10とを、チップ保持シート11の外形と同等の外形で支持基板10の表面10aの外周のみに粘着層を有するリング状の接着剤12によって、支持基板10上にチップ保持シート11の基材15側を貼着する。そして、半導体チップ貼着工程に進む。
半導体チップ貼着工程では、チップ保持シート貼着工程の後に、チップ保持シート11のリング状の接着剤12の内側に対応する領域の粘着層14上に、図4に示すように、複数の半導体チップ1のパターン面1a側を貼着する。そして、樹脂封止工程に進む。
樹脂封止工程では、半導体チップ貼着工程の後に、図5に示すように、リング状の接着剤12の内側に対応する領域にモールド成形によりモールド樹脂2を成形する。そして、チップ保持シート11に貼着された複数の半導体チップ1を覆いリング状の接着剤12の内側に対応する領域のチップ保持シート11上にモールド樹脂2で封止する。そして、支持基板剥離工程に進む。
支持基板剥離工程において、樹脂封止工程の後に、図6に示すように、切削ブレード20でリング状の接着剤12の内側に沿ってチップ保持シート11を全周に亘って切削する。そして、リング状の接着剤12のチップ保持シート11に対する粘着力を除去する。そして、モールド樹脂2で封止された複数の半導体チップ1が貼着されたチップ保持シート11からリング状の接着剤12と共に支持基板10を剥離する。そして、研削工程に進む。
研削工程では、支持基板剥離工程の後で、支持基板10上の複数の半導体チップ1を封止したモールド樹脂2をチップ保持シート11とともに図示しない搬送手段により、研削装置21の保持テーブル22(図7に示す)まで搬送し、保持テーブル22上に載置する。そして、図7に示すように、チップ保持シート11を保持テーブル22に保持して、研削装置21の研削砥石23により、モールド樹脂2を研削して、複数の半導体チップ1に至るまで、モールド樹脂2を薄化する。なお、研削工程で用いられる研削装置21は、図7に示すように、チップ保持シート11を介してモールド樹脂2を保持する保持テーブル22と、保持テーブル22に保持されたモールド樹脂2を研削し仕上げ厚さへと薄化する研削砥石23とを少なくとも含んで構成されている。保持テーブル22は、表面22aを構成する部分がポーラスセラミック等から形成された円盤形状であり、図示しない真空吸引経路を介して図示しない真空吸引源と接続され、表面22aに載置されたモールド樹脂2をチップ保持シート11を介して吸引することで保持するものである。また、保持テーブル22は、図示しない回転駆動源により軸心回りに回転される。研削砥石23は、図7に示すように、回転駆動源がモールド樹脂2を保持した保持テーブル22を回転させる方向と同方向に回転されながらモールド樹脂2を研削する。研削工程後には、チップ保持シート剥離工程に進む。
チップ保持シート剥離工程では、支持基板剥離工程及び研削工程の後に、研削工程が施されたモールド樹脂2及びチップ保持シート11を紫外線照射手段30まで搬送し、図8(a)に示すように、紫外線照射手段30の複数の紫外線ランプ31と、チップ保持シート11とを相対させる。そして、紫外線照射手段30の複数の紫外線ランプ31から紫外線Vを発光させて、チップ保持シート11の基材15側から紫外線Vを粘着層14に照射する。そして、半導体チップ1のパターン面1aに貼着した粘着層14が硬化して、チップ保持シート11の粘着層14の粘着力を低下させる。そして、図8(b)に示すように、樹脂封止された複数の半導体チップ1のパターン面1aからチップ保持シート11を剥離する。そして、再配線層工程に進む。
再配線層工程では、チップ保持シート剥離工程の後に、図9に示すように、モールド樹脂2により樹脂封止された複数の半導体チップ1のパターン面1aの端子にバンプなどを形成し、該パターン面1aに配線層4を形成する。こうして、前述した構成の半導体装置3を得る。
以上のように、本実施形態に係る樹脂封止方法によれば、支持基板10にリング状の接着剤12でチップ保持シート11を貼着し、チップ保持シート11上に複数の半導体チップ1をモールド樹脂2で封止するようにしている。このために、リング状の接着剤12の粘着力を除去するだけで、モールド樹脂2及びチップ保持シート11を支持基板10から剥離することができる。よって、接着剤12が、リング状に形成されて支持基板10の表面10aにおける占有面積が狭いために、モールド樹脂2及びチップ保持シート11を支持基板10から容易に剥離することができる。したがって、半導体装置3の製造時間の短縮、作業効率の向上が図れる。
また、支持基板剥離工程後に研削工程を行なうので、モールド樹脂2及びチップ保持シート11を支持基板10から容易に剥離することができるために、製造時間の短縮、作業効率の向上が図れる。
さらに、支持基板剥離工程において、切削ブレード20でリング状の接着剤12の内側に沿ってチップ保持シート11を切削するので、チップ保持シート11に接着剤12が残ることなく、支持基板10からチップ保持シート11を剥離することができる。よって、モールド樹脂2にチップ保持シート11が貼着した状態で、チップ保持シート11をそのまま保持テーブル22で保持して、研削装置21の研削砥石23により研削工程を行なうことができる。したがって、チップ保持シート11を、研削工程時に半導体チップ1のパターン面1aを保護する保護テープとして用いることができ、研削工程の際に研削用の保護テープに別途モールド樹脂2などを転写する必要がなく、半導体装置3の製造時間の更なる短縮、作業効率の更なる向上が図れる。
また、粘着層14を光硬化型の接着剤としての紫外線硬化型の接着剤で構成して、チップ保持シート剥離工程では、紫外線Vを照射させて粘着層14を硬化させている。このために、チップ保持シート剥離工程で剥離されたチップ保持シート11の粘着層14が半導体チップ1のパターン面1aに残ることを抑制できる。
前述した実施形態では、支持基板剥離工程の後に、リング状の接着剤12がチップ保持シート11の基材15に一部でも貼着している際には、研削工程の前に、チップ保持シート11の基材15に貼着したリング状の接着剤12を除去するのが望ましい。
前述した実施形態では、接着剤をリング溝13に充填して、リング状の接着剤12を形成しているが、本発明では、図10に示すように、リング状の接着剤12は、予めチップ保持シート11の粘着層14と反対面の基材15の外周に装着されていても良い。なお、図10は、実施形態に係る半導体チップのチップ保持シート準備工程における支持基板とチップ保持シートの変形例の断面図である。この場合、チップ保持シート11は、前述した基材15と、粘着層14と、基材15の粘着層14と反対側の表面に外縁部の全周に亘って設けられたリング状の接着剤12とを含んで構成されている。図10に示された場合には、支持基板10に設けられたリング溝13などに接着剤12を充填することなく、チップ保持シート11を接着剤12により支持基板10に貼着するだけで、チップ保持シート貼着工程を行なうことができる。よって、半導体装置3の製造時間の更なる短縮、作業効率の更なる向上が図れる。
また、本発明では、リング状の接着剤12は、図11に示すように、光硬化型の接着剤で形成されても良い。なお、図11は、実施形態に係る半導体チップの樹脂封止方法の支持基板剥離工程の変形例における支持基板、チップ保持シート、半導体チップ及びモールド樹脂の断面図である。この場合、支持基板剥離工程において、図11に示すように、モールド樹脂2側からリング状の接着剤12に紫外線ランプ31などから光としての紫外線Vを照射して、リング状の接着剤12を硬化させて、粘着力を除去しても良い。この場合、リング状の接着剤12に光としての紫外線Vを照射することにより、支持基板10からチップ保持シート11を剥離することができ、半導体装置3の製造時間の更なる短縮、作業効率の更なる向上が図れる。また、この場合、リング状の接着剤12は、支持基板10の表面10a側の光硬化型の接着剤と、光を照射されても硬化しない接着剤との二層で構成されても良い。リング状の接着剤12を二層で構成した場合には、光としての紫外線Vが照射されると、光硬化型の接着剤のみが硬化して粘着力が除去されても、光を照射されても硬化しない接着剤が粘着力を維持するので、支持基板10からチップ保持シート11を剥離すると、硬化した光硬化型の接着剤が光を照射されても硬化しない接着剤に貼着されて、チップ保持シート11の基材15からリング状の接着剤12を剥離することができる。よって、半導体装置3の製造時間の更なる短縮、作業効率の更なる向上が図れる。
さらに、本発明では、樹脂封止工程後でかつ支持基板剥離工程の前後に、図12に示すエッジトリミング工程を行なってもよい。なお、図12は、実施形態に係る半導体チップの樹脂封止方法の変形例で実施されるエッジトリミング工程における支持基板、チップ保持シート、半導体チップ及びモールド樹脂の断面図である。エッジトリミング工程では、研削ブレード40によりモールド樹脂2の外縁部に研削加工を施し、モールド樹脂2に形成されるバリを除去する。この場合、搬送手段をバリにより破損させることなく、モールド樹脂2などを搬送することができる。なお、図12では、支持基板剥離工程の後でかつ研削工程の前にエッジトリミング工程を行なうことを示している。また、図10〜図12において、前述した実施形態と同一部分には同一符号を付して説明を省略している。
また、前述した実施形態では、支持基板10及びチップ保持シート11の外形を円形に形成しかつ接着剤12の外形を円形のリング状に形成したが、本発明では、これに限定されない。例えば、チップ保持シート11の形状が四角い場合には、リング状の接着剤12も当該形状に合わせて四角い形状に形成しても良い。このように、本発明では、支持基板10及びチップ保持シート11の外形を矩形状などの種々の形状に形成しかつ接着剤12の外形を矩形状などの種々の形状のリング状(環状)に形成しても良い。さらに、本発明では、前述した実施形態に記載された構成のパッケージとしての半導体装置に限らず、種々の構成のパッケージを形成するための半導体チップ1の樹脂封止方法に適用しても良い。
なお、本発明は上記実施形態に限定されるものではない。即ち、本発明の骨子を逸脱しない範囲で種々変形して実施することができる。
1 半導体チップ
1a パターン面(表面)
2 モールド樹脂
3 半導体装置(パッケージ)
10 支持基板
11 チップ保持シート
12 リング状の接着剤
14 粘着層
15 基材
20 切削ブレード
V 紫外線(光)

Claims (5)

  1. 半導体チップをモールド樹脂で封止しパッケージを形成するための半導体チップの樹脂封止方法であって、
    表面に半導体チップを貼着するための粘着層と該粘着層が表面に塗布された基材とから形成されたチップ保持シートと、該チップ保持シートの外形よりも大きい外形を有する平板形状の支持基板とを、該チップ保持シートの外形と同等の外形で外周のみに粘着層を有するリング状の接着剤によって該支持基板上に該チップ保持シートの基材側を貼着するチップ保持シート貼着工程と、
    該チップ保持シート貼着工程の後に、該チップ保持シートの該リング状の接着剤の内側に対応する領域の該粘着層上に複数の半導体チップの表面側を貼着する半導体チップ貼着工程と、
    該半導体チップ貼着工程の後に、該チップ保持シートに貼着された複数の半導体チップを覆い該リング状の接着剤の内側に対応する領域の該チップ保持シート上にモールド樹脂で封止する樹脂封止工程と、
    該樹脂封止工程の後に、該リング状の接着剤の粘着力を除去して、モールド樹脂で封止された複数の半導体チップが貼着された該チップ保持シートから該リング状の接着剤と共に該支持基板を剥離する支持基板剥離工程と、
    該支持基板剥離工程の後に、該樹脂封止された該複数の半導体チップから該チップ保持シートを剥離するチップ保持シート剥離工程と、
    から構成される半導体チップの樹脂封止方法。
  2. 該支持基板剥離工程の後で、該チップ保持シートを保持テーブルに保持して、モールド樹脂を研削して複数の半導体チップに至るまで薄化する研削工程を含むこと、
    を特徴とする請求項1記載の半導体チップの樹脂封止方法。
  3. 該リング状の接着剤は、該チップ保持シートの該粘着層と反対面の該基材の外周に装着されていること、を特徴とする請求項1又は2に記載の半導体チップの樹脂封止方法。
  4. 該リング状の接着剤は光硬化型の接着剤で形成されており、
    該支持基板剥離工程においては、該リング状の接着剤に光を照射して硬化させて粘着力を除去すること、を特徴とする請求項1乃至3のいずれか1つに記載の半導体チップの樹脂封止方法。
  5. 該支持基板剥離工程においては、切削ブレードで該リング状の接着剤の内側に沿って該チップ保持シートを切削し、該リング状の接着剤の粘着力を除去すること、を特徴とする請求項1乃至3のいずれか1つに記載の半導体チップの樹脂封止方法。
JP2012145956A 2012-06-28 2012-06-28 半導体チップの樹脂封止方法 Active JP5926632B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012145956A JP5926632B2 (ja) 2012-06-28 2012-06-28 半導体チップの樹脂封止方法
DE102013212440.6A DE102013212440A1 (de) 2012-06-28 2013-06-27 Harzversiegelungsverfahren für Halbleiterchips
US13/931,039 US8828803B2 (en) 2012-06-28 2013-06-28 Resin sealing method for semiconductor chips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012145956A JP5926632B2 (ja) 2012-06-28 2012-06-28 半導体チップの樹脂封止方法

Publications (2)

Publication Number Publication Date
JP2014011268A JP2014011268A (ja) 2014-01-20
JP5926632B2 true JP5926632B2 (ja) 2016-05-25

Family

ID=49754358

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012145956A Active JP5926632B2 (ja) 2012-06-28 2012-06-28 半導体チップの樹脂封止方法

Country Status (3)

Country Link
US (1) US8828803B2 (ja)
JP (1) JP5926632B2 (ja)
DE (1) DE102013212440A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180027356A (ko) * 2016-09-05 2018-03-14 가부시기가이샤 디스코 패키지 디바이스 칩의 제조 방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6043959B2 (ja) * 2013-03-26 2016-12-14 パナソニックIpマネジメント株式会社 半導体パッケージの製造方法、半導体チップ支持キャリア及びチップ搭載装置
DE102013106353B4 (de) * 2013-06-18 2018-06-28 Tdk Corporation Verfahren zum Aufbringen einer strukturierten Beschichtung auf ein Bauelement
KR102259959B1 (ko) * 2013-12-05 2021-06-04 삼성전자주식회사 캐리어 및 이를 이용하는 반도체 장치의 제조 방법
US9947553B2 (en) * 2015-01-16 2018-04-17 Rohm Co., Ltd. Manufacturing method of semiconductor device and semiconductor device
CA2977945A1 (en) * 2015-03-03 2016-09-09 Prenav Inc. Scanning environments and tracking unmanned aerial vehicles
KR20190095394A (ko) * 2017-01-20 2019-08-14 미쓰이 가가쿠 토세로 가부시키가이샤 점착성 필름 및 전자 장치의 제조 방법
JP7229641B2 (ja) * 2019-04-25 2023-02-28 株式会社ディスコ パッケージデバイスチップの製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3677661B2 (ja) 1994-09-08 2005-08-03 株式会社ルネサステクノロジ 樹脂封止型半導体装置及び製造方法
JP2001196404A (ja) * 2000-01-11 2001-07-19 Fujitsu Ltd 半導体装置及びその製造方法
US6555908B1 (en) * 2000-02-10 2003-04-29 Epic Technologies, Inc. Compliant, solderable input/output bump structures
US6909178B2 (en) * 2000-09-06 2005-06-21 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing the same
US6624003B1 (en) * 2002-02-06 2003-09-23 Teravicta Technologies, Inc. Integrated MEMS device and package
JP2004158739A (ja) * 2002-11-08 2004-06-03 Toshiba Corp 樹脂封止型半導体装置およびその製造方法
JP4462997B2 (ja) * 2003-09-26 2010-05-12 株式会社ディスコ ウェーハの加工方法
JP2007048958A (ja) * 2005-08-10 2007-02-22 Renesas Technology Corp 半導体装置の製造方法および半導体装置
JP2007250598A (ja) * 2006-03-14 2007-09-27 Renesas Technology Corp 半導体装置の製造方法
JP5495647B2 (ja) * 2009-07-17 2014-05-21 株式会社ディスコ ウェーハの加工方法
JP5137937B2 (ja) * 2009-12-16 2013-02-06 日東電工株式会社 半導体装置製造用耐熱性粘着シート、該シートに用いる粘着剤、及び該シートを用いた半導体装置の製造方法
JP5718005B2 (ja) * 2010-09-14 2015-05-13 日東電工株式会社 半導体装置製造用耐熱性粘着テープ及びそのテープを用いた半導体装置の製造方法。
JP5770677B2 (ja) * 2012-05-08 2015-08-26 株式会社ディスコ ウェーハの加工方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180027356A (ko) * 2016-09-05 2018-03-14 가부시기가이샤 디스코 패키지 디바이스 칩의 제조 방법
KR102223697B1 (ko) 2016-09-05 2021-03-04 가부시기가이샤 디스코 패키지 디바이스 칩의 제조 방법

Also Published As

Publication number Publication date
US8828803B2 (en) 2014-09-09
DE102013212440A1 (de) 2014-01-02
US20140004658A1 (en) 2014-01-02
JP2014011268A (ja) 2014-01-20

Similar Documents

Publication Publication Date Title
JP5926632B2 (ja) 半導体チップの樹脂封止方法
TWI455215B (zh) 半導體封裝件及其之製造方法
CN103700584A (zh) 表面保护部件以及加工方法
JPH11204551A (ja) 半導体装置の製造方法
TW201201288A (en) Chip-sized package and fabrication method thereof
JP2007266191A (ja) ウェハ処理方法
KR100874953B1 (ko) 반도체 웨이퍼 고정 장치
JP2010135356A (ja) ウエーハのダイシング方法
JP5840003B2 (ja) ウエーハの加工方法
JP2007048876A (ja) 半導体装置の製造方法
CN112802790A (zh) 保护部件的设置方法和保护部件的制造方法
JP2014199832A (ja) ウエーハの加工方法
JP2014017287A (ja) ウエーハの加工方法
JP2006245348A (ja) 半導体装置の製造方法
JP7096766B2 (ja) 半導体装置の製造方法
JP6162578B2 (ja) ウェーハの分割方法
JP5907805B2 (ja) 表面保護テープ及びウエーハの加工方法
US20190189494A1 (en) Package structure and manufacturing method thereof
TWI591700B (zh) 用於保護製造中半導體晶圓之周邊的方法及相關之製造中半導體晶圓和系統
JP2008016606A (ja) 半導体装置及びその製造方法
JP6230354B2 (ja) デバイスウェーハの加工方法
KR102670600B1 (ko) 박리 방법
KR20140128714A (ko) 솔더범프와 웨이퍼의 결합력 강화방법
JP6125170B2 (ja) ウェーハの加工方法
JP7362333B2 (ja) 保護部材の設置方法、被加工物の加工方法、保護層付き被加工物及びフレームユニット

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150514

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160322

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160422

R150 Certificate of patent or registration of utility model

Ref document number: 5926632

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250