JP7096766B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP7096766B2 JP7096766B2 JP2018537054A JP2018537054A JP7096766B2 JP 7096766 B2 JP7096766 B2 JP 7096766B2 JP 2018537054 A JP2018537054 A JP 2018537054A JP 2018537054 A JP2018537054 A JP 2018537054A JP 7096766 B2 JP7096766 B2 JP 7096766B2
- Authority
- JP
- Japan
- Prior art keywords
- protective film
- manufacturing
- semiconductor device
- attached
- support sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 171
- 238000004519 manufacturing process Methods 0.000 title claims description 67
- 239000010410 layer Substances 0.000 claims description 122
- 238000000034 method Methods 0.000 claims description 113
- 238000007789 sealing Methods 0.000 claims description 112
- 230000001681 protective effect Effects 0.000 claims description 75
- 239000000758 substrate Substances 0.000 claims description 75
- 239000004820 Pressure-sensitive adhesive Substances 0.000 claims description 65
- 239000008393 encapsulating agent Substances 0.000 claims description 18
- 239000012790 adhesive layer Substances 0.000 claims description 12
- 239000000565 sealant Substances 0.000 claims description 11
- 239000013256 coordination polymer Substances 0.000 description 42
- 239000000853 adhesive Substances 0.000 description 25
- 230000001070 adhesive effect Effects 0.000 description 25
- 229920005989 resin Polymers 0.000 description 18
- 239000011347 resin Substances 0.000 description 18
- 239000000463 material Substances 0.000 description 16
- 230000004048 modification Effects 0.000 description 8
- 238000012986 modification Methods 0.000 description 8
- 229920001187 thermosetting polymer Polymers 0.000 description 7
- 150000001875 compounds Chemical class 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- 238000007648 laser printing Methods 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 6
- 238000010894 electron beam technology Methods 0.000 description 5
- 239000002390 adhesive tape Substances 0.000 description 3
- 238000005538 encapsulation Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229920001971 elastomer Polymers 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000004088 foaming agent Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- JOYRKODLDBILNP-UHFFFAOYSA-N Ethyl urethane Chemical compound CCOC(N)=O JOYRKODLDBILNP-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 239000000806 elastomer Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000006260 foam Substances 0.000 description 1
- 238000005187 foaming Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011256 inorganic filler Substances 0.000 description 1
- 229910003475 inorganic filler Inorganic materials 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000010330 laser marking Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 239000002985 plastic film Substances 0.000 description 1
- 229920006255 plastic film Polymers 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
- C09J201/00—Adhesives based on unspecified macromolecular compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/52—Mounting semiconductor bodies in containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Organic Chemistry (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Dicing (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Bipolar Transistors (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
以下、本実施形態に係る半導体装置の製造方法について説明する。
本実施形態に係る半導体装置の製造方法は、
回路面及び前記回路面とは反対側の素子裏面を有する複数の半導体素子を、粘着剤層を有する支持基板の前記粘着剤層に、前記素子裏面を前記粘着剤層に向けて、貼着する工程と、
前記支持基板に貼着された前記半導体素子を封止して、封止体を形成する工程と、
外部端子電極を前記封止体に形成して、前記支持基板に貼着された前記半導体素子と前記外部端子電極とを電気的に接続させる工程と、
前記半導体素子と前記外部端子電極とを電気的に接続させた後に、前記支持基板を前記封止体から剥離して前記半導体素子の前記素子裏面を露出させる工程と、
露出した前記半導体素子の前記素子裏面に硬化性の保護膜形成層を形成する工程と、
前記保護膜形成層を硬化させて保護膜を形成する工程と、
前記保護膜を形成した後に、前記封止体を第一の支持シートに貼着する工程と、
前記第一の支持シートに貼着された前記封止体を個片化する工程と、を含む。
図1A及び図1Bには、粘着剤層を有する支持基板10に、半導体素子としての半導体チップCPを貼着させる工程(半導体チップ貼着工程と称する場合がある。)を説明する断面概略図が示されている。なお、図1Aには、半導体チップCPが1つ示されているが、本実施形態では、図1Bに示すように複数の半導体チップCPを粘着剤層に貼着させる。半導体チップCPを貼着させる際は、1つずつ貼着させてもよいし、複数の半導体チップCPを同時に貼着させてもよい。
本実施形態では、支持基板10に貼着された両面粘着シート20が備える粘着剤層に半導体チップCPが貼着される。
図4には、両面粘着シート20の断面概略図が示されている。
両面粘着シート20は、基材21と、第一の粘着剤層22と、第二の粘着剤層23とを、有する。基材21は、第一の基材面211と、第一の基材面211とは反対側の第二の基材面212とを有する。
第一の粘着剤層22は、第一の基材面211に形成されている。
第二の粘着剤層23は、第二の基材面212に形成されている。
本実施形態では、第一の粘着剤層22に半導体チップCPが貼着され、第二の粘着剤層23が支持基板10に貼着される。
図1に示すように、本実施形態で用いる半導体チップCPは、接続端子W3が設けられた回路面W1と、回路面W1とは反対側の素子裏面W2とを有する。本実施形態では、素子裏面W2を第一の粘着剤層22に貼着させる。このように、回路面W1を上に向けて第一の粘着剤層22に貼着させる方式を、フェイスアップ方式と称する場合がある。
第一の粘着剤層22は、加熱によって発泡する発泡剤を含有しても良い。この場合、加熱によって発泡剤を発泡させることにより、第一の粘着剤層22と半導体チップCPとの間の粘着力、並びに第一の粘着剤層22と封止部材との間の粘着力を低下、又は消失させることができる。
第二の粘着剤層23も、粘着剤を含有している。第二の粘着剤層23に含まれる粘着剤は特に限定されず、支持基板10と両面粘着シート20とを固定できる材質であればよい。第二の粘着剤層23に含まれる粘着剤は、必要に応じて両面粘着シート20を支持基板10から剥離できるような粘着剤であることが好ましい。
支持基板10は、半導体チップCP及び封止体を支持するための基板である。支持基板10は、半導体チップCP及び封止体を支持することができる材質で形成されていれば特に限定されない。支持基板10は、硬質材料で形成されていることが好ましい。本実施形態において、支持基板10は、ガラス製であることが好ましい。また、支持基板10は、硬質プラスチックフィルム製であることも好ましい。
図1Cには、複数の半導体チップCPを封止する工程(封止工程と称する場合がある。)を説明する断面概略図が示されている。
封止部材30を用いて複数の半導体チップCPを封止する方法は、特に限定されない。本実施形態では、半導体チップCPの回路面W1側が封止部材30で覆われないように、封止部材30を用いて封止することにより封止体3が形成される。複数の半導体チップCPの間にも封止部材30が充填されている。図1Cに示すように、封止体3の表面において、半導体チップCPの回路面W1及び接続端子W3が露出する。
封止部材30の材質としては、樹脂製であることが好ましく、例えば、エポキシ樹脂などが挙げられる。封止部材30として用いられるエポキシ樹脂には、例えば、フェノール樹脂、エラストマー、無機充填材、及び硬化促進剤などが含まれていてもよい。例えば、液状の封止樹脂を用いて半導体チップCPの回路面W1側が封止部材30で覆われないように封止できる。
封止工程と次の工程との間に封止部材30をさらに硬化させる工程(追加の硬化工程と称する場合がある。)を実施してもよい。この工程では、封止樹脂層を加熱して硬化を促進させる方法が例として挙げられる。なお、追加の硬化工程を実施せずに封止工程における加熱によって封止部材30を十分に硬化させてもよい。
図2Aには、半導体チップCPと電気的に接続する再配線層4を形成する工程(再配線層形成工程と称する場合がある。)を説明する断面概略図が示されている。
本実施形態では、再配線層4と、封止体3の表面に露出している接続端子W3とを電気的に接続させる。本実施形態においては、再配線層4を、回路面W1及び封止体3の面の上に形成する。再配線層4を形成する方法は、従来公知の方法を採用することができる。
再配線層4は、外部端子電極を接続させるための外部電極パッド41を有する。本実施形態では、複数の外部電極パッド41が、再配線層4の表面側に形成されている。
図2Bには、再配線層4に外部端子電極5を電気的に接続させる工程(外部端子電極接続工程と称する場合がある。)を説明する断面概略図が示されている。この外部端子電極接続工程により、半導体チップCPと外部端子電極5とが電気的に接続される。
本実施形態では、外部電極パッド41に、はんだボール等の外部端子電極5を載置し、はんだ接合などにより、外部端子電極5と外部電極パッド41とを電気的に接続させる。はんだボールの材質は、特に限定されない。はんだボールの材質としては、例えば、含鉛はんだ及び無鉛はんだ等が挙げられる。
図2Cには、支持基板10を封止体3から剥離して半導体チップCPの素子裏面W2を露出させる工程(支持基板剥離工程と称する場合がある。)を説明する断面概略図が示されている。
支持基板10を封止体3から剥離する方法は特に限定されない。支持基板剥離工程の方法としては、支持基板10を両面粘着シート20から剥離した後に、両面粘着シート20を封止体3から剥離する方法が挙げられる。また、支持基板剥離工程の方法としては、支持基板10と両面粘着シート20とを一体として封止体3から剥離する方法が挙げられる。
第一の粘着剤層22にエネルギー線重合性化合物が配合されている場合には、第一の粘着剤層22に支持基板10側からエネルギー線を照射し、エネルギー線重合性化合物を硬化させる。エネルギー線重合性化合物を硬化させると、第一の粘着剤層22の凝集力が高まり、第一の粘着剤層22と封止体3との間の粘着力を低下、又は消失させることができる。エネルギー線としては、例えば、紫外線(UV)及び電子線(EB)等が挙げられ、紫外線が好ましい。第一の粘着剤層22と封止体3との間の粘着力を低下、又は消失させる方法は、エネルギー線照射に限定されない。この粘着力を低下させる方法、又は消失させる方法としては、例えば、加熱による方法、加熱及びエネルギー線照射による方法、並びに冷却による方法が挙げられる。
図2Dには、露出した半導体チップCPの素子裏面W2に硬化性の保護膜形成層60を形成する工程(保護膜形成層形成工程と称する場合がある。)を説明する断面概略図が示されている。本実施形態では、封止体3の裏面(再配線層4等が形成されている面とは反対側の面)側に、保護膜形成層60を形成することで、素子裏面W2を覆う。
本実施形態における保護膜形成層60としては、例えば、熱硬化性、及びエネルギー線硬化性のいずれかの保護膜形成層を用いることができる。本実施形態における保護膜形成層60は、外部からエネルギーを受けて硬化する硬化性の接着剤組成物を含有する材料を用いて形成されることが好ましい。当該硬化性の接着剤組成物を含有する接着シートを封止体3の裏面に貼付し、保護膜形成層60を形成して、素子裏面W2を覆うことがより好ましい。
外部から供給されるエネルギーとしては、例えば、紫外線、電子線、及び熱などが挙げられる。保護膜形成層60は、紫外線硬化型接着剤、及び熱硬化型接着剤の少なくともいずれか一種を含有していることが好ましい。保護膜形成層60は、熱硬化型接着剤を含有する熱硬化性の層であることも好ましく、紫外線硬化型接着剤を含有する紫外線硬化性の層であることも好ましい。
保護膜形成層60を形成した後、保護膜形成層60を硬化させて保護膜60A(図3A参照)を形成する工程(保護膜形成工程と称する場合がある。)を実施する。
図3Aには、保護膜形成層60を硬化させて保護膜60Aを形成した後、リングフレームRFが貼着された第一の支持シート70に封止体3を貼着する工程(第一の支持シート貼着工程と称する場合がある。)を説明する断面概略図が示されている。
本実施形態における第一の支持シート70は、半導体装置の製造工程で使用されるダイシングシートであることが好ましい。ダイシングシートとしての第一の支持シート70は、基材フィルム及び粘着剤層を有することが好ましい。保護膜60Aを第一の支持シート70の粘着剤層に向けて、第一の支持シート70に封止体3を貼着する。この場合、第一の支持シート70の粘着剤層の上に、リングフレームRFを載置し、リングフレームRFを軽く押圧し、リングフレームRFと第一の支持シート70とを固定する。その後、リングフレームRFの環形状の内側にて露出する粘着剤層を封止体3の保護膜60Aに押し当てて、第一の支持シート70に封止体3を固定する。
図3Bには、第一の支持シート70に貼着された封止体3を個片化する工程(個片化工程と称する場合がある。)を説明する断面概略図が示されている。
本実施形態では、封止体3を半導体チップCP単位で個片化する。封止体3を個片化する方法は、特に限定されない。個片化する方法としては、例えば、ダイシングソーなどの切断手段を用いて個片化する方法、及びレーザー照射法などが挙げられる。
封止体3を個片化することで、半導体装置としての半導体パッケージ1が製造される。
本実施形態によれば、封止工程において、支持基板10によって半導体チップCPが支持されているので、封止部材30で半導体チップCPを封止した際の反りを抑制できる。
本実施形態によれば、支持基板10で封止体3を支持したままで、再配線層形成工程及び外部端子電極接続工程を実施できる。封止体が反っていると封止体の表面が湾曲し、再配線層及び外部端子電極を形成し難いが、封止体3の反りが抑制されているので、封止体3中の複数の半導体チップCPに対して再配線層4及び外部端子電極5を精度良く形成できる。
また、封止体3は、支持基板10で支持されているので、封止体3のハンドリング性が向上する。特に、半導体チップCPの厚み及び封止体3の厚みが薄い場合には、本実施形態に係る半導体素子の製造方法は有効である。
次に、本発明の第二実施形態について説明する。
本実施形態に係る半導体装置の製造方法は、
回路面及び前記回路面とは反対側の素子裏面を有する複数の半導体素子を、粘着剤層を有する支持基板の前記粘着剤層に、前記素子裏面を前記粘着剤層に向けて、貼着する工程と、
前記支持基板に貼着された前記半導体素子を封止して、封止体を形成する工程と、
外部端子電極を前記封止体に形成して、前記支持基板に貼着された前記半導体素子と前記外部端子電極とを電気的に接続させる工程と、
前記半導体素子と前記外部端子電極とを電気的に接続させた後に、前記封止体を前記第二の支持シートに貼着する工程と、
前記封止体を前記第二の支持シートに貼着した後に、前記支持基板を前記封止体から剥離して前記半導体素子の前記素子裏面を露出させる工程と、
露出した前記半導体素子の前記素子裏面に硬化性の保護膜形成層を形成する工程と、
前記保護膜形成層を硬化させて保護膜を形成する工程と、
前記第二の支持シートに貼着された前記封止体を個片化する工程と、を含む。
前記封止体は、前記外部端子電極を第二の支持シートに向けて第二の支持シートに貼着される。
本実施形態に係る半導体装置の製造方法は、外部端子電極接続工程の後の工程が、第一実施形態と主に相違する。第二実施形態は、その他の点において第一実施形態と同様であるため、説明を省略又は簡略化する。
図5Aには、半導体チップCPに外部端子電極5を電気的に接続させた後であって、支持基板10を封止体3から剥離する前に、封止体3を第二の支持シート71に貼着する工程(第二の支持シート貼着工程と称する場合がある。)を説明する断面概略図が示されている。
第二の支持シート貼着工程では、支持基板10で支持された状態の封止体3を第二の支持シート71に貼着する。封止体3は、外部端子電極5を第二の支持シート71に向けて貼着される。本実施形態においても、第二の支持シート71は、基材フィルム及び粘着剤層を有することが好ましい。本実施形態においても、リングフレームRFが貼着された第二の支持シート71に封止体3を支持させることが好ましい。また、第二の支持シート71は、半導体装置の製造工程で使用されるダイシングシートであることが好ましい。
図5Bには、封止体3を第二の支持シート71に貼着した後に、支持基板10を封止体3から剥離して半導体チップCPの素子裏面W2を露出させる工程(支持基板剥離工程)を説明する断面概略図が示されている。
本実施形態においても、支持基板10を封止体3から剥離する方法は、特に限定されない。例えば、第一実施形態で説明した方法などを採用できる。本実施形態の支持基板剥離工程の方法としては、支持基板10を両面粘着シート20から剥離した後に、両面粘着シート20を封止体3から剥離する方法が挙げられる。また、本実施形態の支持基板剥離工程の方法としては、支持基板10と両面粘着シート20とを一体として封止体3から剥離する方法が挙げられる。
図5Cには、露出した半導体チップCPの素子裏面W2に硬化性の保護膜形成層60を形成する工程(保護膜形成層形成工程)を説明する断面概略図が示されている。
本実施形態においては、第二の支持シート71に支持された封止体3に保護膜形成層60を形成する。封止体3の裏面(再配線層4等が形成されている面とは反対側の面)側に、保護膜形成層60を形成することで、素子裏面W2を覆う。
本実施形態の保護膜形成層60の形成方法は、第一実施形態の保護膜形成層60の場合と同様である。第二の支持シート71が、耐熱性を備えている場合は、熱硬化時の残存応力の発生、及び糊残りなどを抑制できることから、保護膜形成層60は、熱硬化型接着剤を含有する熱硬化性の層であることが好ましい。保護膜形成層60は、紫外線硬化型接着剤を含有する紫外線硬化性の層であることも好ましい。
本実施形態においても、第二の支持シート71に支持された封止体3の保護膜形成層60を硬化させて保護膜60A(図5D参照)を形成する工程(保護膜形成工程)を実施する。保護膜形成層60を硬化させる方法は、第一実施形態と同様である。
図5Dには、第二の支持シート71に貼着された封止体3を個片化する工程(個片化工程)を説明する断面概略図が示されている。
本実施形態においても、第一実施形態と同様に封止体3を個片化する。封止体3を個片化することで、半導体装置としての半導体パッケージ1が製造される。
本実施形態によれば、第一実施形態と同様の効果を奏する。
さらに、本実施形態によれば、支持基板剥離工程は、第二の支持シート71に支持された封止体3に対して実施できるので、支持基板10を封止体3から剥離し易くなる。
さらに、本実施形態によれば、支持基板10を剥離した後の封止体3は、第二の支持シート71に支持されているので、保護膜形成層形成工程を実施し易い。
第二の支持シート71がダイシングシートである場合、支持基板剥離工程から個片化工程まで、封止体3を第二の支持シート71で支持したままで実施できるので、半導体装置の製造工程を簡略化できる。
次に、本発明の第三実施形態について説明する。
本実施形態に係る半導体装置の製造方法は、
回路面及び前記回路面とは反対側の素子裏面を有する複数の半導体素子を、粘着剤層を有する支持基板の前記粘着剤層に、前記素子裏面を前記粘着剤層に向けて、貼着する工程と、
前記支持基板に貼着された前記半導体素子を封止して、封止体を形成する工程と、
外部端子電極を前記封止体に形成して、前記支持基板に貼着された前記半導体素子と前記外部端子電極とを電気的に接続させる工程と、
前記半導体素子と前記外部端子電極とを電気的に接続させた後に、前記封止体を前記第二の支持シートに貼着する工程と、
前記封止体を前記第二の支持シートに貼着した後に、前記支持基板を前記封止体から剥離して前記半導体素子の前記素子裏面を露出させる工程と、
露出した前記半導体素子の前記素子裏面に硬化性の保護膜形成層を形成する工程と、
前記保護膜形成層を硬化させて保護膜を形成する工程と、
前記保護膜を形成した後に、前記封止体を前記第二の支持シートから剥離して、第三の支持シートに貼着する工程と、
前記第三の支持シートに貼着された前記封止体を個片化する工程と、を含む。
前記封止体を前記第二の支持シートに貼着する際、前記封止体は、前記外部端子電極を第二の支持シートに向けて貼着される。
前記封止体を前記第三の支持シートに貼着する際、前記封止体は、前記保護膜を前記第三の支持シートに向けて貼着される。
また、本実施形態に係る半導体装置の製造方法において、外部端子電極接続工程の後、第二実施形態の第二の支持シート貼着工程から保護膜形成工程までと同様の工程が実施される。
本実施形態に係る半導体装置の製造方法は、保護膜形成工程の後の工程が、第一実施形態及び第二実施形態と主に相違する。第三実施形態は、その他の点において第一実施形態及び第二実施形態と同様であるため、説明を省略又は簡略化する。
図6Aには、保護膜60Aを形成した後に、封止体3を第二の支持シート71から剥離して、第三の支持シート72に貼着する工程(第三の支持シート貼着工程と称する場合がある。)を説明する断面概略図が示されている。
第三の支持シート貼着工程では、保護膜60Aを形成した封止体3を第三の支持シート72に貼着する。封止体3は、保護膜60Aを第三の支持シート72に向けて貼着される。本実施形態における第三の支持シート72も、第一実施形態と同様、半導体装置の製造工程で使用されるダイシングシートであることが好ましい。本実施形態においても、リングフレームRF2が貼着された第三の支持シート72に封止体3を支持させることが好ましい。
図6Bには、第三の支持シート72に貼着された封止体3を個片化する工程(個片化工程)を説明する断面概略図が示されている。
本実施形態においても、第一実施形態と同様に封止体3を個片化する。封止体3を個片化することで、半導体装置としての半導体パッケージ1が製造される。
本実施形態によれば、第一実施形態と同様の効果を奏する。
さらに、本実施形態においても、第二実施形態と同様、支持基板剥離工程は、第二の支持シート71に支持された封止体3に対して実施できるので、支持基板10を封止体3から剥離し易くなる。
さらに、本実施形態においても、第二実施形態と同様、支持基板10を剥離した後の封止体3は、第二の支持シート71に支持されているので、保護膜形成層形成工程を実施し易い。
本実施形態によれば、第二の支持シート71がダイシングシートとしての特性を有していない場合でも、ダイシングシートとしての第三の支持シート72に封止体3を貼着することで封止体3を個片化し、半導体パッケージ1を得ることができる。
本発明は、前記実施形態に何ら限定されない。本発明は、本発明の目的を達成できる範囲で、前記実施形態を変形した態様などを含む。
レーザー印字はレーザーマーキング法により行われ、レーザー光の照射により保護膜の表面を削り取ることで保護膜に品番等をマーキングする。
レーザー印字工程においては、保護膜に、直接、レーザー光を照射してもよいし、支持シート越しにレーザー光を照射してもよい。
例えば、前記実施形態に係る半導体装置の製造方法のいずれかにおいては、レーザー印字工程は、保護膜を形成した後であって、支持シートに貼着された封止体を個片化する工程よりも前に実施することが好ましい。前記実施形態に係る半導体装置の製造方法のいずれかによれば封止体の反りが抑制できるため、レーザー印字工程を実施する場合にレーザー光の焦点が正確に定まり、精度よくマーキングできる。
例えば、前記実施形態に係る半導体装置の製造方法、並びに実施形態の変形に係る半導体装置の製造方法のいずれかにおいて、支持基板の表面に粘着剤層を形成し、この粘着剤層に半導体素子を貼着させてもよい。この場合の粘着剤層は、第一の粘着剤層22と同様の粘着剤を含有していることが好ましい。
また、前記実施形態に係る半導体装置の製造方法、並びに実施形態の変形に係る半導体装置の製造方法のいずれかにおいて、シート状の封止樹脂を複数の半導体チップCPの回路面W1を覆うように載置し、シート状の封止樹脂を半導体チップCPを覆うように載置し、封止樹脂を加熱硬化させて、封止樹脂層を形成する方法を採用してもよい。
シート状の封止樹脂を用いる場合には、真空ラミネート法により半導体チップCPを封止することが好ましい。
この接続端子露出工程では、半導体チップCPの回路面W1や接続端子W3を覆う封止体3の表面側の封止樹脂層の一部又は全体を除去して接続端子W3を露出させる。半導体チップCPの接続端子W3を露出させる方法は特に限定されない。半導体チップCPの接続端子W3を露出させる方法としては、例えば、封止樹脂層を研削して接続端子W3を露出させる方法、封止樹脂層をレーザー照射等の方法により除去して接続端子W3を露出させる方法、及び封止樹脂層をエッチング法により除去して接続端子W3を露出させる方法などが挙げられる。接続端子W3と、再配線層4及び外部端子電極5とが電気的に接続可能であれば、接続端子W3の全体を露出させてもよいし、接続端子W3の一部を露出させてもよい。
Claims (4)
- 回路面及び前記回路面とは反対側の素子裏面を有する複数の半導体素子を、粘着剤層を有する支持基板の前記粘着剤層に、前記素子裏面を前記粘着剤層に向けて、貼着する工程と、
前記支持基板に貼着された前記半導体素子を封止して、封止体を形成する工程と、
外部端子電極を前記封止体に形成して、前記支持基板に貼着された前記半導体素子と前記外部端子電極とを電気的に接続させる工程と、
前記半導体素子と前記外部端子電極とを電気的に接続させた後であって、前記支持基板を前記封止体から剥離する前に、前記封止体を第二の支持シートに貼着する工程と、
前記半導体素子と前記外部端子電極とを電気的に接続させた後に、前記支持基板を前記封止体から剥離して前記半導体素子の前記素子裏面を露出させる工程と、
露出した前記半導体素子の前記素子裏面に硬化性の保護膜形成層を形成する工程と、
前記保護膜形成層を硬化させて保護膜を形成する工程と、を含み、
前記封止体の前記外部端子電極を前記第二の支持シートに向けて貼着する、
ことを特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記封止体を前記第二の支持シートに貼着し、前記支持基板を前記封止体から剥離した後に、露出した前記半導体素子の前記素子裏面に前記保護膜形成層を形成する、
ことを特徴とする半導体装置の製造方法。 - 請求項2に記載の半導体装置の製造方法において、
前記保護膜を形成した後に、前記第二の支持シートに貼着された前記封止体を個片化する工程をさらに含む、
ことを特徴とする半導体装置の製造方法。 - 請求項2に記載の半導体装置の製造方法において、
前記保護膜を形成した後に、前記封止体を前記第二の支持シートから剥離して、第三の支持シートに貼着する工程と、
前記第三の支持シートに貼着された前記封止体を個片化する工程と、をさらに含む、
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022096710A JP7317187B2 (ja) | 2016-08-31 | 2022-06-15 | 半導体装置の製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016169152 | 2016-08-31 | ||
JP2016169152 | 2016-08-31 | ||
PCT/JP2017/027956 WO2018043008A1 (ja) | 2016-08-31 | 2017-08-02 | 半導体装置の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022096710A Division JP7317187B2 (ja) | 2016-08-31 | 2022-06-15 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2018043008A1 JPWO2018043008A1 (ja) | 2019-06-24 |
JP7096766B2 true JP7096766B2 (ja) | 2022-07-06 |
Family
ID=61301917
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018537054A Active JP7096766B2 (ja) | 2016-08-31 | 2017-08-02 | 半導体装置の製造方法 |
JP2022096710A Active JP7317187B2 (ja) | 2016-08-31 | 2022-06-15 | 半導体装置の製造方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022096710A Active JP7317187B2 (ja) | 2016-08-31 | 2022-06-15 | 半導体装置の製造方法 |
Country Status (5)
Country | Link |
---|---|
JP (2) | JP7096766B2 (ja) |
KR (2) | KR102487681B1 (ja) |
CN (1) | CN109463007B (ja) |
TW (2) | TWI732921B (ja) |
WO (1) | WO2018043008A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7238301B2 (ja) * | 2018-09-05 | 2023-03-14 | 株式会社レゾナック | 材料の選定方法及びパネルの製造方法 |
JP7395898B2 (ja) * | 2019-09-18 | 2023-12-12 | 大日本印刷株式会社 | 半導体多面付け基板用部材、半導体多面付け基板、および半導体部材 |
WO2022185489A1 (ja) * | 2021-03-04 | 2022-09-09 | 昭和電工マテリアルズ株式会社 | 半導体装置の製造方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001332643A (ja) | 2000-05-19 | 2001-11-30 | Iep Technologies:Kk | 半導体装置およびその製造方法 |
JP2006222164A (ja) | 2005-02-08 | 2006-08-24 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2013074184A (ja) | 2011-09-28 | 2013-04-22 | Nitto Denko Corp | 半導体装置の製造方法 |
JP2013128060A (ja) | 2011-12-19 | 2013-06-27 | Nitto Denko Corp | 半導体装置の製造方法 |
JP2014197568A (ja) | 2011-10-19 | 2014-10-16 | パナソニック株式会社 | 半導体パッケージの製造方法、半導体パッケージ、及び半導体装置 |
JP2016025281A (ja) | 2014-07-23 | 2016-02-08 | 株式会社ジェイデバイス | 半導体装置及びその製造方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3456462B2 (ja) * | 2000-02-28 | 2003-10-14 | 日本電気株式会社 | 半導体装置及びその製造方法 |
JP4719042B2 (ja) * | 2006-03-16 | 2011-07-06 | 株式会社東芝 | 半導体装置の製造方法 |
JP2009032929A (ja) * | 2007-07-27 | 2009-02-12 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
JP5456440B2 (ja) * | 2009-01-30 | 2014-03-26 | 日東電工株式会社 | ダイシングテープ一体型ウエハ裏面保護フィルム |
JP5718005B2 (ja) | 2010-09-14 | 2015-05-13 | 日東電工株式会社 | 半導体装置製造用耐熱性粘着テープ及びそのテープを用いた半導体装置の製造方法。 |
US9082825B2 (en) * | 2011-10-19 | 2015-07-14 | Panasonic Corporation | Manufacturing method for semiconductor package, semiconductor package, and semiconductor device |
US9385102B2 (en) * | 2012-09-28 | 2016-07-05 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming supporting layer over semiconductor die in thin fan-out wafer level chip scale package |
CN103887251B (zh) * | 2014-04-02 | 2016-08-24 | 华进半导体封装先导技术研发中心有限公司 | 扇出型晶圆级封装结构及制造工艺 |
CN104103528A (zh) * | 2014-07-22 | 2014-10-15 | 华进半导体封装先导技术研发中心有限公司 | 一种扇出型方片级半导体芯片封装工艺 |
CN204497228U (zh) * | 2015-03-16 | 2015-07-22 | 苏州晶方半导体科技股份有限公司 | 芯片封装结构 |
-
2017
- 2017-08-02 JP JP2018537054A patent/JP7096766B2/ja active Active
- 2017-08-02 KR KR1020227010945A patent/KR102487681B1/ko active IP Right Grant
- 2017-08-02 WO PCT/JP2017/027956 patent/WO2018043008A1/ja active Application Filing
- 2017-08-02 CN CN201780037693.3A patent/CN109463007B/zh active Active
- 2017-08-02 KR KR1020187035416A patent/KR102385965B1/ko active IP Right Grant
- 2017-08-10 TW TW106127072A patent/TWI732921B/zh active
- 2017-08-10 TW TW110119011A patent/TWI773341B/zh active
-
2022
- 2022-06-15 JP JP2022096710A patent/JP7317187B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001332643A (ja) | 2000-05-19 | 2001-11-30 | Iep Technologies:Kk | 半導体装置およびその製造方法 |
JP2006222164A (ja) | 2005-02-08 | 2006-08-24 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2013074184A (ja) | 2011-09-28 | 2013-04-22 | Nitto Denko Corp | 半導体装置の製造方法 |
JP2014197568A (ja) | 2011-10-19 | 2014-10-16 | パナソニック株式会社 | 半導体パッケージの製造方法、半導体パッケージ、及び半導体装置 |
JP2013128060A (ja) | 2011-12-19 | 2013-06-27 | Nitto Denko Corp | 半導体装置の製造方法 |
JP2016025281A (ja) | 2014-07-23 | 2016-02-08 | 株式会社ジェイデバイス | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR102385965B1 (ko) | 2022-04-12 |
JPWO2018043008A1 (ja) | 2019-06-24 |
JP2022123045A (ja) | 2022-08-23 |
JP7317187B2 (ja) | 2023-07-28 |
KR20190045091A (ko) | 2019-05-02 |
CN109463007A (zh) | 2019-03-12 |
KR20220045255A (ko) | 2022-04-12 |
TW202137340A (zh) | 2021-10-01 |
TWI773341B (zh) | 2022-08-01 |
WO2018043008A1 (ja) | 2018-03-08 |
TWI732921B (zh) | 2021-07-11 |
CN109463007B (zh) | 2022-11-08 |
KR102487681B1 (ko) | 2023-01-11 |
TW201826405A (zh) | 2018-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7317187B2 (ja) | 半導体装置の製造方法 | |
KR100655035B1 (ko) | 반도체 장치의 제조방법 | |
JP4757398B2 (ja) | 半導体装置の製造方法 | |
US8796076B2 (en) | Stacked semiconductor devices and fabrication method/equipment for the same | |
TWI414027B (zh) | 晶片尺寸封裝件及其製法 | |
JP2005064499A (ja) | 半導体素子製造方法 | |
US20070155049A1 (en) | Method for Manufacturing Chip Package Structures | |
JPH11204551A (ja) | 半導体装置の製造方法 | |
JP2004207306A (ja) | 半導体装置およびその製造方法 | |
JP6482866B2 (ja) | 半導体装置の製造方法 | |
KR100679684B1 (ko) | 외곽에 보호층이 형성된 웨이퍼 레벨 반도체 소자 제조방법 | |
JP4725639B2 (ja) | 半導体装置の製造方法 | |
JP6438791B2 (ja) | 半導体装置の製造方法 | |
US20090025882A1 (en) | Die molding for flip chip molded matrix array package using uv curable tape | |
JP2000228465A (ja) | 半導体装置及びその製造方法 | |
JP4862986B2 (ja) | 半導体装置の製造方法 | |
JP2010062514A (ja) | 粘着性保護層を有する半導体ウェハ | |
JP2001196397A (ja) | 半導体装置及びその実装方法 | |
KR20140128714A (ko) | 솔더범프와 웨이퍼의 결합력 강화방법 | |
JP7226669B2 (ja) | 半導体装置の製造方法 | |
JP7226664B2 (ja) | 半導体装置の製造方法 | |
JP2004327724A (ja) | 半導体装置及びその製造方法 | |
JP2010147358A (ja) | 半導体装置の製造方法 | |
JP2019179882A (ja) | 樹脂封止体用支持体及びこれを用いた半導体パッケージの製造方法 | |
JP2010147353A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200604 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210824 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211021 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220303 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220531 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220624 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7096766 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |