JP2004296833A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2004296833A
JP2004296833A JP2003087826A JP2003087826A JP2004296833A JP 2004296833 A JP2004296833 A JP 2004296833A JP 2003087826 A JP2003087826 A JP 2003087826A JP 2003087826 A JP2003087826 A JP 2003087826A JP 2004296833 A JP2004296833 A JP 2004296833A
Authority
JP
Japan
Prior art keywords
semiconductor chip
size
semiconductor device
thickness
dcs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2003087826A
Other languages
English (en)
Inventor
Kazuhiro Umemoto
一寛 梅本
Satsuo Kiyono
さつ夫 清野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Priority to JP2003087826A priority Critical patent/JP2004296833A/ja
Priority to US10/708,809 priority patent/US20040188852A1/en
Publication of JP2004296833A publication Critical patent/JP2004296833A/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】反りにより発生した応力が内部の半導体チップに与える損傷を抑えた半導体装置を提供する。
【解決手段】基板１１、ボトム半導体チップ３１、トップ半導体チップ３２及び樹脂１６を備えたＤＣＳ（Ｄｕａｌ Ｃｈｉｐ Ｓｔａｃｋ）半導体装置３において、トップ半導体チップ３２の寸法がボトム半導体チップ３１の寸法よりも小さい場合、ＤＣＳ半導体装置３が反っても応力が集中して発生し難くなるように、ボトム半導体チップ３１の厚さｔ３をトップ半導体チップ３２の厚さｔ５よりも厚くする。
【選択図】 図２

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関し、さらに詳しくは、２枚以上の半導体チップを積み重ねて樹脂で封止したＤＣＳ（Ｄｕａｌ Ｃｈｉｐ Ｓｔａｃｋ）半導体装置に関する。
【０００２】
【従来の技術】
ＦＰＧＡ（Ｆｉｎｅ ｐｉｔｃｈ Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）等では、ＤＣＳ半導体装置がしばしば採用される。図７は、従来のＤＣＳ半導体装置の構造を示す断面図である。
【０００３】
図７を参照して、このＤＣＳ半導体装置１は、基板１１と、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓｅｓ Ｍｅｍｏｒｙ）等の電気回路（図示せず）を含むボトム半導体チップ１２と、フラッシュメモリ等の電気回路（図示せず）を含むトップ半導体チップ１３とを備える。ボトム半導体チップ１２は、接着ペースト１４により基板１１上にマウントされる。トップ半導体チップ１３は、ボトム半導体チップ１２上に接着ペースト１５によりマウントされる。基板１１上にはさらに、ボトム半導体チップ１２及びトップ半導体チップ１３を覆うように樹脂１６がモールドされる。
【０００４】
従来のＤＣＳ半導体装置１ではボトム半導体チップ１２及びトップ半導体チップ１３のサイズが同じであるため、これらが樹脂１６のモールド工程で熱膨張しても発生する応力は同じである。したがって、これが原因でＤＣＳ半導体装置１が反ることはない。ただし、樹脂１６の熱膨張係数は半導体チップ１２，１３と異なり、また、樹脂１６は収縮することもあるため、これが原因でＤＣＳ半導体装置１は図８に示すように反ることがある。しかし、反った場合でも、ボトム半導体チップ１２及びトップ半導体チップ１３の反り量は同じ程度である。したがって、ＤＣＳ半導体装置１内で応力が集中して発生することはない。
【０００５】
従来のＤＣＳ半導体装置１ではトップ半導体チップ１３のサイズはボトム半導体チップ１２のサイズと同じであるが、このトップ半導体チップ１３に代えて、図９に示すようにボトム半導体チップ１２よりもサイズの小さいトップ半導体チップ２１を採用したＤＣＳ半導体装置２を想定する。なお、このＤＣＳ半導体装置２は本発明の課題を説明するためのものであって、先行技術を構成するものではない。
【０００６】
このＤＣＳ半導体装置２では、従来のＤＣＳ半導体装置１ではトップ半導体チップ１３が存在した部分に樹脂１６が充填される。樹脂１６の熱膨張係数は半導体チップ１２，２１と大きく異なるため、このＤＣＳ半導体装置２は図１０に示すように反りやすい。しかも、トップ半導体チップ２１のサイズがボトム半導体チップ１２のサイズよりも小さいため、ボトム半導体チップ１２の反りの方がトップ半導体チップ２１の反りよりも大きくなる。したがって、トップ半導体チップ２１の下面の縁２１１がボトム半導体チップ１２の上面に接触する付近やボトム半導体チップ１２の下面の縁１２１が基板１１の上面に接触する付近などに応力が集中する。その結果、ボトム半導体チップ１２や基板１１の上面に損傷を与える可能性がある。この問題は、トップ半導体チップ２１の位置がボトム半導体チップ１２の中央よりも端に近くなるほど顕著になる。応力が非対称に発生するからである。
【０００７】
このような問題を解決する１つの方法として、接着ペースト１４，１５を厚くすることが考えられる。しかし、ＤＣＳ半導体装置２をプリント配線基板等にリフロー法により半田付けするとき、接着ペースト１４，１５内で水蒸気爆発現象が起きる可能性がある。
【０００８】
【特許文献１】
特開平１０−１１６９３６号公報
【特許文献２】
特開平１１−３５４６８７号公報
【特許文献３】
特開２０００−２２８４０７号公報
【０００９】
【発明が解決しようとする課題】
本発明の目的は、反りにより発生した応力が内部の半導体チップに与える損傷を抑えた半導体装置を提供することである。
【００１０】
【課題を解決するための手段】
本発明による半導体装置は、基板と、第１の半導体チップと、第２の半導体チップとを備える。第１の半導体チップは基板上にマウントされる。第２の半導体チップは第１の半導体チップ上にマウントされ、第１の半導体チップよりもサイズが小さくかつ第１の半導体チップよりも薄い。
【００１１】
この半導体装置では、第２の半導体チップは第１の半導体チップよりもサイズが小さいが、第１の半導体チップは第２の半導体チップよりも厚いため、半導体装置が反っても応力は集中して発生し難い。したがって、第２の半導体チップが第１の半導体チップに与える損傷は抑えられる。
【００１２】
本発明によるもう１つの半導体装置は、基板と、第１の半導体チップと、第２の半導体チップとを備える。第１の半導体チップは基板上にマウントされる。第２の半導体チップは第１の半導体チップ上にマウントされ、第１の半導体チップよりもサイズが小さい。第１の半導体チップの上面に対向する第２の半導体チップの下面の縁は削られる。
【００１３】
この半導体装置では、第２の半導体チップは第１の半導体チップよりもサイズが小さいが、第２の半導体チップの下面の縁が削られているため、半導体装置が反っても応力は集中して発生し難い。したがって、第２の半導体チップが第１の半導体チップに与える損傷は抑えられる。
【００１４】
【発明の実施の形態】
以下、図面を参照し、本発明の実施の形態を詳しく説明する。図中同一又は相当部分には同一符号を付してその説明を援用する。
【００１５】
［第１の実施の形態］
図１は、本発明の第１の実施の形態によるＤＣＳ半導体装置の外観を示す上面図である。図２は、図１中のＩＩ−ＩＩ線に沿った断面図である。
【００１６】
図１及び図２を参照して、このＤＣＳ半導体装置３は、ガラスエポキシ樹脂等からなる基板１１と、所定の電気回路（図示せず）を含むボトム半導体チップ３１と、所定の電気回路（図示せず）を含むトップ半導体チップ３２とを備える。ボトム半導体チップ３１に含まれる電気回路とトップ半導体チップ３２に含まれる電気回路の組み合わせとしては、たとえばロジック回路とアナログ回路、ロジック回路とメモリなどを挙げることができる。
【００１７】
ボトム半導体チップ３１は接着ペースト１４により基板１１上にマウントされる。トップ半導体チップ３２はボトム半導体チップ３１上に接着ペースト１５によりマウントされる。ボトム半導体チップ３１はワイヤボンディングにより基板１１と電気的に接続される。トップ半導体チップ３２はワイヤボンディングによりボトム半導体チップ３１及び基板１１と電気的に接続される。トップ半導体チップ３２はワイヤボンディング長の限界によりボトム半導体チップ３１上の中央ではなく端に寄せてマウントされる。
【００１８】
基板１１上にはさらに、ボトム半導体チップ３１及びトップ半導体チップ３２を覆うように樹脂１６がモールドされる。
【００１９】
このＤＣＳ半導体装置３が従来のＤＣＳ半導体装置１と異なるところは、トップ半導体チップ３２のサイズがボトム半導体チップ３１のサイズよりも小さい点と、ボトム半導体チップ３１の厚さｔ３がトップ半導体チップ３２の厚さｔ５よりも厚い点である。ボトム半導体チップ３１及びトップ半導体チップ３２のサイズは特に限定されないが、ここでは例として、６ｍｍ角（６ｍｍ×６ｍｍ）及び３．５ｍｍ×１．５ｍｍの組み合わせを挙げることができる。
【００２０】
樹脂１６の厚さｔ７内に収まるように、ボトム半導体チップ３１の厚さｔ３は最大にされ、かつトップ半導体チップ３２の厚さｔ５は最小にされる。具体的には、樹脂１６の厚さｔ７を０．７００ｍｍとすると、接着ペースト１４及び１５の各厚さｔ２，ｔ４として０．０４０ｍｍ、トップ半導体チップ３２の上方スペースの厚さｔ６として０．１５０ｍｍを確保する必要があるため、ボトム半導体チップ３１及びトップ半導体チップ３２の厚さｔ３及びｔ５は、たとえば０．３００ｍｍ及び０．１５０ｍｍ、あるいは０．３５０ｍｍ及び０．１００ｍｍにされる。
【００２１】
基板１１の厚さｔ１も特に限定されないが、ここでは例として、０．２１ｍｍ、０．２６ｍｍ、０．３２ｍｍなどを挙げることができる。
【００２２】
図３は、ボトム半導体チップ３１の厚さｔ３と歪みとの関係をボトム半導体チップ３１のサイズごとに示すグラフである。横軸はボトム半導体チップ３１の厚さｔ３（ｍｍ）を示し、縦軸は応力が最も集中する箇所での歪みの大きさ（任意単位）を示す。また、ボトム半導体チップ３１のサイズについて、◆は１０ｍｍ角、◇は８ｍｍ角、○は６ｍｍ角、×は４ｍｍ角、＊は２．５ｍｍ角を示す。トップ半導体チップ３２のサイズを２ｍｍ角に、厚さｔ５を０．１００ｍｍに固定するとともに、ボトム半導体チップ３１のサイズを１０．０〜２．５ｍｍ角に、厚さｔ３を０．１００〜０．５００ｍｍに変化させると、図３のグラフに示すような関係が得られる。
【００２３】
図４は、図３に示したサイズ及び厚さを比に換算した場合のグラフである。横軸はトップ半導体チップ３２の厚さｔ５に対するボトム半導体チップ３１の厚さｔ３の比を示す。また、トップ半導体チップ３２のサイズに対するボトム半導体チップ３１のサイズの比について、◆は５．０、◇は４．０、○は３．０、×は２．０、＊は１．５を示す。面積の比はサイズの２乗であるから、サイズの比を面積の比に換算すると、◆は２５．０、◇は１６．０、○は９．０、×は４．０、＊は２．２５を示すことになる。
【００２４】
図３及び図４から明らかなように、トップ半導体チップ３２の厚さｔ５に対するボトム半導体チップ３１の厚さｔ３の比が小さいほど歪みは大きくなる。この関係は、トップ半導体チップ３２のサイズに対するボトム半導体チップ３１のサイズの比が大きいほど、顕著になる。換言すれば、ボトム半導体チップ３１の面積に占めるトップ半導体チップ３２の面積の割合が大きいほど、ボトム半導体チップ３１の厚さｔ３は歪みに大きく影響する。
【００２５】
したがって、トップ半導体チップ３２の厚さｔ５に比べてボトム半導体チップ３１の厚さｔ３を厚くするほど歪みは小さくなる。たとえばトップ半導体チップ３２のサイズに対するボトム半導体チップ３１のサイズの比が５．０の場合（図４中の◆）、ボトム半導体チップ３１及びトップ半導体チップ３２の厚さｔ３，ｔ５が同じ０．１００ｍｍだと歪みは最大になるが、ボトム半導体チップ３１の厚さｔ３が０．５００ｍｍ（トップ半導体チップ３２の厚さｔ５の５．０倍）だと歪みは最大の６．７％まで低減される。また、たとえばトップ半導体チップ３２のサイズに対するボトム半導体チップ３１のサイズの比が２．０の場合（図４中の×）、ボトム半導体チップ３１の厚さｔ３が０．１２０ｍｍ（トップ半導体チップ３２の厚さｔ５の１．２倍）以上になると、歪みは５０．０よりも小さく、つまり最大の８０％程度まで低減される。したがって、ボトム半導体チップ３１のサイズがトップ半導体チップ３２のサイズの２倍以上になれば、この歪みはさらに低減される。
【００２６】
以上のように第１の実施の形態によれば、トップ半導体チップ３２がボトム半導体チップ３１よりも小さい場合において、ボトム半導体チップ３１をトップ半導体チップ３２よりも厚くしているため、半導体装置３が反っても発生する応力を小さく抑えることができる。その結果、ボトム半導体チップ３１や基板１１に与える損傷を小さく抑えることができる。
【００２７】
［第２の実施の形態］
上記第１の実施の形態では、トップ半導体チップ３２のサイズがボトム半導体チップ３１のサイズよりも小さい場合、反りにより発生する集中応力を低減するため、樹脂１６に収まる範囲内で、ボトム半導体チップ３１の厚さを最大にし、かつトップ半導体チップ３２の厚さを最小にしている。これに対し、第２の実施の形態では、図５に示すように、ボトム半導体チップ１２の上面に対向するトップ半導体チップ４１の下面の縁４１１，４１２が削られている。
【００２８】
一般にトップ半導体チップ４１は大板を短冊状にダイシングするダイス工程を経て作成されるので、上記面取りはこのダイス工程でベベルダイシング（ｂｅｖｅｌ ｄｉｃｉｎｇ）を行うことにより形成すればよい。また、トップ半導体チップ４１は直方体形状をなしているので、下面に４つの辺を有する。面取りは４つの辺全てに施されるのが好ましいが、集中応力が最大になる少なくとも１つの辺に施されていてもよい。図５に示した半導体装置４では、ボトム半導体チップ１２の中央寄りの縁４１１に面取りが施されていればよい。面取り幅Ｃは特に限定されないが、トップ半導体チップ４１の厚さが０．１５０ｍｍの場合には、たとえば０．０５０〜０．１００ｍｍにされる。
【００２９】
この半導体装置４は図６に示すように反ったとしても、トップ半導体チップ４１の下面の縁４１１，４１２が面取りされているので、トップ半導体チップ４１の下面の縁４１１，４１２に応力が集中し、ボトム半導体チップ１２に損傷を与えることはない。
【００３０】
本実施の形態ではトップ半導体チップ４１の厚さはボトム半導体チップ１２の厚さと同じであるが、上記第１の実施の形態のようにトップ半導体チップ４１の厚さをボトム半導体チップ１２の厚さよりも薄くしてもよい。要するに、上記第１の実施の形態と本第２の実施の形態を組み合わせてもよい。この場合、集中応力はさらに低減され、ボトム半導体チップ１２や基板１１に与える損傷をさらに低減することができる。
【００３１】
［他の実施の形態］
上記実施の形態ではトップ半導体チップをボトム半導体チップの中央よりも端寄りにマウントしているが、必ずしもその必要はなく中央にマウントしてもよい。また、上記実施の形態では２枚の半導体チップを積み重ねているが、３枚以上の半導体チップを積み重ねてもよい。
【００３２】
以上、本発明の実施の形態を説明したが、上述した実施の形態は本発明を実施するための例示に過ぎない。よって、本発明は上述した実施の形態に限定されることなく、その趣旨を逸脱しない範囲内で上述した実施の形態を適宜変形して実施することが可能である。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態によるＤＣＳ半導体装置の外観を示す上面図である。
【図２】図１に示したＤＣＳ半導体装置をＩＩ−ＩＩ線に沿って切断した断面図である。
【図３】図１に示したＤＣＳ半導体装置において、トップ半導体チップのサイズ及び厚さを一定にし、ボトム半導体チップのサイズ及び厚さを変化させた場合の歪みの変化を示すグラフである。
【図４】図３に示したサイズ及び厚さをトップ半導体チップに対するボトム半導体チップのサイズ及び厚さの比に換算したブラフである。
【図５】本発明の第２の実施の形態によるＤＣＳ半導体装置の構造を示す断面図である。
【図６】図５に示したＤＣＳ半導体装置が反った状態を模式的に示す断面図である。
【図７】従来のＤＣＳ半導体装置の構造を示す断面図である。
【図８】図７に示したＤＣＳ半導体装置が反った状態を模式的に示す断面図である。
【図９】トップ半導体チップのサイズをボトム半導体チップよりも小さくした場合に想定されるＤＣＳ半導体装置の構造を示す断面図である。
【図１０】図９に示したＤＣＳ半導体装置が反った状態を模式的に示す断面図である。
【符号の説明】
３，４ 半導体装置
１１ 基板
１２，３１ ボトム半導体チップ
３２，４１ トップ半導体チップ
１６ 樹脂
Ｃ 面取り幅

Claims (6)

  1. 基板と、
    前記基板上にマウントされた第１の半導体チップと、
    前記第１の半導体チップ上にマウントされ、前記第１の半導体チップよりもサイズが小さくかつ前記第１の半導体チップよりも薄い第２の半導体チップとを備えたことを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置であって、
    前記第１の半導体チップの上面に対向する前記第２の半導体チップの下面の縁が削られたことを特徴とする半導体装置。
  3. 基板と、
    前記基板上にマウントされた第１の半導体チップと、
    前記第１の半導体チップ上にマウントされ、前記第１の半導体チップよりもサイズが小さい第２の半導体チップとを備え、
    前記第１の半導体チップの上面に対向する前記第２の半導体チップの下面の縁が削られたことを特徴とする半導体装置。
  4. 請求項１〜請求項３のいずれか１項に記載の半導体装置であって、
    前記第２の半導体チップは前記第１の半導体チップ上の中央よりも端寄りにマウントされたことを特徴とする半導体装置。
  5. 請求項１〜請求項４のいずれか１項に記載の半導体装置であって、
    前記第１の半導体チップのサイズは前記第２の半導体チップのサイズの２倍以上であることを特徴とする半導体装置。
  6. 請求項１〜請求項５のいずれか１項に記載の半導体装置であって、
    前記第１の半導体チップの厚さは前記第２の半導体チップの厚さの１．２倍以上であることを特徴とする半導体装置。
JP2003087826A 2003-03-27 2003-03-27 半導体装置 Ceased JP2004296833A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003087826A JP2004296833A (ja) 2003-03-27 2003-03-27 半導体装置
US10/708,809 US20040188852A1 (en) 2003-03-27 2004-03-26 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003087826A JP2004296833A (ja) 2003-03-27 2003-03-27 半導体装置

Publications (1)

Publication Number Publication Date
JP2004296833A true JP2004296833A (ja) 2004-10-21

Family

ID=32985183

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003087826A Ceased JP2004296833A (ja) 2003-03-27 2003-03-27 半導体装置

Country Status (2)

Country Link
US (1) US20040188852A1 (ja)
JP (1) JP2004296833A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007227537A (ja) * 2006-02-22 2007-09-06 Renesas Technology Corp 不揮発性記憶装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007048958A (ja) * 2005-08-10 2007-02-22 Renesas Technology Corp 半導体装置の製造方法および半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6501663B1 (en) * 2000-02-28 2002-12-31 Hewlett Packard Company Three-dimensional interconnect system
US6759745B2 (en) * 2001-09-13 2004-07-06 Texas Instruments Incorporated Semiconductor device and manufacturing method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007227537A (ja) * 2006-02-22 2007-09-06 Renesas Technology Corp 不揮発性記憶装置
KR101323079B1 (ko) 2006-02-22 2013-10-29 르네사스 일렉트로닉스 가부시키가이샤 불휘발성 기억 장치

Also Published As

Publication number Publication date
US20040188852A1 (en) 2004-09-30

Similar Documents

Publication Publication Date Title
KR100753415B1 (ko) 스택 패키지
US20170338189A1 (en) Insulated circuit board, power module and power unit
KR20060120365A (ko) 반도체 칩 적층 패키지
KR100719384B1 (ko) 얇은 프로파일의 상호연결 구조 및 연결 방법
JP2010278133A (ja) 回路基板
JP6204088B2 (ja) 半導体装置
US7649253B2 (en) Semiconductor device
JP2004296833A (ja) 半導体装置
KR101983132B1 (ko) 전자부품 패키지
JP2003204039A (ja) 半導体装置
CN107492527B (zh) 具有顺应性角的堆叠半导体封装体
US20190139875A1 (en) Flat no-lead package with surface mounted structure
KR100780688B1 (ko) Ｔｓｏｐ 타입 패키지
US20120104609A1 (en) Discrete circuit component having copper block electrodes and method of fabrication
JP2011187546A (ja) 半導体装置
KR100650763B1 (ko) 적층형 패키지
KR100891515B1 (ko) 적층형 패키지
KR100671950B1 (ko) 스택 패키지
JP2001274317A (ja) 半導体装置及び半導体装置の実装方法
KR20080051197A (ko) 반도체 패키지
KR100747996B1 (ko) 반도체 패키지
JP2005268241A (ja) 半導体パッケージ及びシステムモジュール
KR100997782B1 (ko) 반도체 칩 패키지의 제조 방법 및 이에 따라 제조된반도체 칩 패키지
KR20030001032A (ko) 멀티 스택형 패키지의 실장 구조
KR20150056520A (ko) 대면적 반도체 다이들을 위한 낮은 열응력 패키지

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060404

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060509

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20060510

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20060926