JP6204088B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6204088B2 JP6204088B2 JP2013139144A JP2013139144A JP6204088B2 JP 6204088 B2 JP6204088 B2 JP 6204088B2 JP 2013139144 A JP2013139144 A JP 2013139144A JP 2013139144 A JP2013139144 A JP 2013139144A JP 6204088 B2 JP6204088 B2 JP 6204088B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor device
- resin
- hole
- resin molded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
- H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
- H01L23/49551—Cross section geometry characterised by bent parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Dispersion Chemistry (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Led Device Packages (AREA)
Description
まず、半導体チップと、前記半導体チップを装着する内底面を有する中空部と、前記中空部を取り囲むように形成された囲繞部と前記囲繞部と前記中空部下に形成される底面部からなる樹脂成形体に、前記中空部に露出する領域と前記樹脂成形体に埋め込まれた領域とからなるインナーリードと、前記インナーリードから連なり前記樹脂成形体から露出するアウターリードからなる半導体装置であって、前記樹脂成形体に埋め込まれたインナーリードには貫通孔を設けたL字形のリード延出部を有することを特徴とする半導体装置とした。
また、前記貫通孔は、前記L字形のリード延出部の水平部と屈曲部と垂直部とに連通して設けられていることを特徴とする半導体装置とした。
また、前記貫通孔は、複数の孔からなり、いずれの孔も前記L字形のリード延出部の水平部と屈曲部と垂直部とに連通して設けられていることを特徴とする半導体装置とした。
また、前記樹脂成形体の底面部に埋め込まれ、表面を露出するアイランド上に前記半導体チップを固着されたことを特徴とする半導体装置とした。
また、前記アイランドの前記半導体チップを載置する面と反対面を露出する半導体装置とした。
中空部10を有する樹脂成形体1は、中空部10を取り囲むように形成された傾斜した壁面を有する囲繞部1bと、囲繞部1bと中空部10の下に形成される底面部1aからなる。樹脂成形体の成形には熱可塑性、または熱硬化性の樹脂が用いられる。また、樹脂成形体にはフィラーなども含まれている。
図2は、図1に示した半導体装置を上面から見た図である。矩形の樹脂成形体1は周囲に囲繞部1bを有し、その内側に矩形の底面部1aが露出している。底面部1aの中心付近には接着剤5を介して半導体チップ6が固着され、矩形の半導体チップ6の4隅に形成された電極はインナーリード2e、2f、2g、2hにそれぞれワイヤ7を介して接続されている。インナーリード2e、2f、2g、2hは樹脂成形体1の中を通ってアウターリード2a、2b、2c、2dとなって樹脂成形体1の外に露出している。インナーリード2e、2f、2g、2hには、部分的にインナーリードが太くなるように形成された十字状のリード延出部3が設けられている。リード延出部3はインナーリードの両側面に異なる大きさで設けられ、片側の側面にはL字形のリード延出部3が形成されている。図2では水平部3aに設けられた貫通孔4に樹脂充填1cされ、貫通孔4の上下の樹脂とインナーリードとの密着を高め、インナーリードが堅固に樹脂成形体に固定されている。水平部3aの先には垂直に立ち上がった垂直部3bが囲繞部1bに完全に埋め込まれた状態で形成され、図示しないが、ここにも貫通孔4が設けられている。また、インナーリードの他側面にもリード延出部3が設けられるが、ここには底面部1aに埋め込まれ、水平方向に配置された水平部3aのみが形成されている。
前述の通り、図3は、図2のB−B線に沿った断面図である。図1同様に樹脂成型体を透明にした側面図とも言える。
第一実施例との違いは、半導体チップ6と底面部1aとの間にダイパッドを設けた点である。樹脂成形体の底面部1aの上部にダイパッド8を、その表面が露出するように埋め込むように形成する。ダイパッド8の表面には接着剤5を介して半導体チップ6が固着されている。ダイパッド8の中心付近にはダイパッド貫通孔9が設けられ、孔内に樹脂が充填されており、ダイパッド8と底面部1aとの固着が堅固なものとなっている。
図5は、図4に示した半導体装置を上面から見た図である。本実施例では、ダイパッド8は吊りリードを介してインナーリード2fと接続されているため、半導体チップ6で発生した熱を、インナーリードを介して外部へ放出することが可能となる。
リード延出部3が折り曲げられた形状で、水平部3aから垂直部3bにかけて屈曲しているのがわかる。ここでは、貫通孔4は水平部3aから円弧状の屈曲部、そして垂直部3bにかけて連通して開孔されている。このようにすることで、水平方向や垂直方向だけでなく、斜め方向からの応力などさまざまな方向に対しても強い構造となる。なお、図に記載のアウターリード2a、2cはB−B断面よりも紙面手前方向に見えるものである。
第二実施例との違いは、樹脂成形体の底面部1aを薄くしてダイパッド8の裏面を露出した点である。このような構成とすることで熱伝導性の良い銅などからなるダイパッド8は、配線基板などの他部品と大面積で直接接合することになり、半導体チップ6から発生する熱を即座に外部に放出することが可能となる。第二実施例では図5に示すようにダイパッド8とインナーリード2fを吊りリードを介して接続していたが、本実施例では吊りリードで接続しなくても十分な放熱性が得られる。
水平部3aと屈曲部3cと垂直部3bに連通する貫通孔4は様々な形状とすることが可能である。(a)には円形、(b)には楕円形、(c)には角丸長方形、(d)には複数のスリットを図示した。貫通孔の中心を曲げ中心として水平部3aに対し垂直部3bが90度曲がるようにするが、その間には屈曲部3cがあり、ここにも連通する貫通孔4が設けられる。
貫通孔4の片側の周縁には、リードと同じ材料からなる突起4aが形成されるが、これが樹脂成形体との密着に効果を有する。貫通孔4は、打ち抜き法やレーザー溶融法などによって形成することができるが、打ち抜きバリや溶融残渣によって大きさや形状の異なるさまざまな突起4aが形成される。大きさや形状の異なる突起4aの存在により樹脂成形体との密着勘合は良好なものとなる。
1a 樹脂成形体の底面部
1b 樹脂成形体の囲繞部
1c 樹脂充填部
2a、2b、2c、2d アウターリード
2e、2f、2g、2h インナーリード
3 リード延出部
3a リード延出部の水平部
3b リード延出部の垂直部
3c リード延出部の屈曲部
4 リード延出部の貫通孔
4a 貫通孔周縁の突起
5 接着剤
6 半導体チップ
7 ワイヤ
8 ダイパッド
9 ダイパッド貫通孔
10 中空部
11 半導体装置
Claims (6)
- 半導体チップと、
前記半導体チップが装着された内底面を有する中空部、前記中空部を取り囲むように形成された囲繞部、および前記囲繞部と前記中空部の下に形成される底面部からなる樹脂成形体と、
前記中空部に露出する領域と前記樹脂成形体に埋め込まれた領域とからなるインナーリードと、
前記インナーリードから連なり前記樹脂成形体から露出するアウターリードと、を有し、
前記樹脂成形体に埋め込まれた前記インナーリードは、水平部と屈曲部と垂直部からなるL字形のリード延出部を有し、前記リード延出部には貫通孔が設けられ、
前記貫通孔は、前記L字型のリード延出部の水平部と屈曲部と垂直部とに連通して設けられていることを特徴とする半導体装置。 - 前記貫通孔の周縁には、突起を有することを特徴とする請求項1記載の半導体装置。
- 前記貫通孔は、複数の孔からなり、いずれの孔も前記L字形のリード延出部の水平部と屈曲部と垂直部とに連通して設けられていることを特徴とする請求項1または請求項2記載の半導体装置。
- 前記インナーリードと同じ材料からなり、前記樹脂成形体の底面部に埋め込まれ、表面を露出するダイパッドをさらに有し、前記ダイパッド上に前記半導体チップが固着されていることを特徴とする請求項1乃至3のいずれか1項記載の半導体装置。
- 前記ダイパッドは中心にダイパッド貫通孔を有しており、前記樹脂成形体の樹脂が前記ダイパッド貫通孔を充填していることを特徴とする請求項4記載の半導体装置。
- 前記ダイパッドの前記半導体チップを載置する面とは反対の裏面は、前記樹脂成形体から露出していることを特徴とする請求項4または5記載の半導体装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013139144A JP6204088B2 (ja) | 2013-07-02 | 2013-07-02 | 半導体装置 |
TW103121884A TWI613782B (zh) | 2013-07-02 | 2014-06-25 | 半導體裝置 |
US14/319,414 US9362195B2 (en) | 2013-07-02 | 2014-06-30 | Semiconductor device |
KR1020140081668A KR102252362B1 (ko) | 2013-07-02 | 2014-07-01 | 반도체 장치 |
CN201410311364.1A CN104282634B (zh) | 2013-07-02 | 2014-07-02 | 半导体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013139144A JP6204088B2 (ja) | 2013-07-02 | 2013-07-02 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015012276A JP2015012276A (ja) | 2015-01-19 |
JP6204088B2 true JP6204088B2 (ja) | 2017-09-27 |
Family
ID=52132237
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013139144A Expired - Fee Related JP6204088B2 (ja) | 2013-07-02 | 2013-07-02 | 半導体装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9362195B2 (ja) |
JP (1) | JP6204088B2 (ja) |
KR (1) | KR102252362B1 (ja) |
CN (1) | CN104282634B (ja) |
TW (1) | TWI613782B (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140208689A1 (en) | 2013-01-25 | 2014-07-31 | Renee Joyal | Hypodermic syringe assist apparatus and method |
EP2948709B1 (en) * | 2013-01-25 | 2016-10-05 | Koninklijke Philips N.V. | Lighting assembly and method for manufacturing a lighting assembly |
JP2016018979A (ja) * | 2014-07-11 | 2016-02-01 | 株式会社デンソー | モールドパッケージ |
CN108493169A (zh) * | 2018-05-31 | 2018-09-04 | 江苏长电科技股份有限公司 | 一种无基岛框架封装结构及其工艺方法 |
DE112018008188B4 (de) * | 2018-12-05 | 2024-03-21 | Mitsubishi Electric Corporation | Halbleitervorrichtung und Antennenvorrichtung |
WO2024037720A1 (en) * | 2022-08-18 | 2024-02-22 | Hitachi Energy Ltd | Semiconductor power module and method for manufacturing a semiconductor power module |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0318048A (ja) * | 1989-06-14 | 1991-01-25 | Matsushita Electron Corp | 半導体装置 |
US6339191B1 (en) * | 1994-03-11 | 2002-01-15 | Silicon Bandwidth Inc. | Prefabricated semiconductor chip carrier |
JPH088384A (ja) * | 1994-06-17 | 1996-01-12 | Nippon Steel Corp | 半導体装置及びその製造方法 |
JP2000164788A (ja) * | 1998-11-20 | 2000-06-16 | Anam Semiconductor Inc | 半導体パッケ―ジ用リ―ドフレ―ムとこれを用いた半導体パッケ―ジ及びその製造方法 |
JP3614738B2 (ja) * | 1999-11-18 | 2005-01-26 | 株式会社三井ハイテック | 樹脂封止型半導体装置 |
JP3736366B2 (ja) * | 2001-02-26 | 2006-01-18 | 日亜化学工業株式会社 | 表面実装型発光素子およびそれを用いた発光装置 |
JP4066608B2 (ja) | 2001-03-16 | 2008-03-26 | 日亜化学工業株式会社 | パッケージ成形体及びその製造方法 |
JP2005114476A (ja) * | 2003-10-06 | 2005-04-28 | Toyoda Mach Works Ltd | 圧力センサ |
JP2005317661A (ja) * | 2004-04-27 | 2005-11-10 | Sharp Corp | 半導体発光装置およびその製造方法 |
KR100735325B1 (ko) * | 2006-04-17 | 2007-07-04 | 삼성전기주식회사 | 발광다이오드 패키지 및 그 제조방법 |
US7495320B2 (en) * | 2006-04-27 | 2009-02-24 | Avago Technologies General Ip (Singapore) Pte. Ltd. | System and method for providing a power bus in a wirebond leadframe package |
WO2008111504A1 (ja) * | 2007-03-12 | 2008-09-18 | Nichia Corporation | 高出力発光装置及びそれに用いるパッケージ |
JP4205135B2 (ja) * | 2007-03-13 | 2009-01-07 | シャープ株式会社 | 半導体発光装置、半導体発光装置用多連リードフレーム |
JP2009054634A (ja) * | 2007-08-23 | 2009-03-12 | Toshiba Corp | 半導体装置 |
JP2009094118A (ja) * | 2007-10-04 | 2009-04-30 | Panasonic Corp | リードフレーム、それを備える電子部品及びその製造方法 |
WO2009118985A2 (en) * | 2008-03-25 | 2009-10-01 | Kabushiki Kaisha Toshiba | Light emitting device, and method and apparatus for manufacturing same |
US8008758B1 (en) * | 2008-10-27 | 2011-08-30 | Amkor Technology, Inc. | Semiconductor device with increased I/O leadframe |
KR20100104590A (ko) * | 2009-03-18 | 2010-09-29 | 삼성전자주식회사 | 리드 프레임 및 이를 갖는 반도체 패키지 |
JP2011071265A (ja) * | 2009-09-25 | 2011-04-07 | Toshiba Corp | 発光装置 |
-
2013
- 2013-07-02 JP JP2013139144A patent/JP6204088B2/ja not_active Expired - Fee Related
-
2014
- 2014-06-25 TW TW103121884A patent/TWI613782B/zh not_active IP Right Cessation
- 2014-06-30 US US14/319,414 patent/US9362195B2/en active Active
- 2014-07-01 KR KR1020140081668A patent/KR102252362B1/ko active IP Right Grant
- 2014-07-02 CN CN201410311364.1A patent/CN104282634B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN104282634B (zh) | 2018-03-30 |
TW201513288A (zh) | 2015-04-01 |
TWI613782B (zh) | 2018-02-01 |
US20150008568A1 (en) | 2015-01-08 |
KR20150004282A (ko) | 2015-01-12 |
US9362195B2 (en) | 2016-06-07 |
JP2015012276A (ja) | 2015-01-19 |
CN104282634A (zh) | 2015-01-14 |
KR102252362B1 (ko) | 2021-05-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6204088B2 (ja) | 半導体装置 | |
US7728414B2 (en) | Lead frame and resin-encapsulated semiconductor device | |
JP5635661B1 (ja) | イメージセンサの2段階封止方法 | |
JP6370071B2 (ja) | 半導体装置及びその製造方法 | |
JP2012119558A (ja) | 半導体装置及びその製造方法 | |
KR100825784B1 (ko) | 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법 | |
TWI524438B (zh) | 具有導線架的積體電路封裝系統及其製造方法 | |
JP6092645B2 (ja) | 半導体装置 | |
US6696750B1 (en) | Semiconductor package with heat dissipating structure | |
JP2010109255A (ja) | 半導体装置 | |
JP6487584B1 (ja) | 圧力センサーパッケージ構造 | |
KR101391081B1 (ko) | 플립칩 반도체 패키지 및 그 제조방법 | |
KR101640126B1 (ko) | 반도체 패키지 제조방법 | |
JP2012204667A (ja) | 半導体装置 | |
KR20120035673A (ko) | 패키지기판 | |
KR20070067379A (ko) | 적층형 패키지 | |
JP5283946B2 (ja) | 半導体装置およびそれに用いる複合リードフレーム | |
KR101505088B1 (ko) | 반도체 패키지와 리드프레임 패들 구조 및 방법 | |
KR100753409B1 (ko) | 초박형 패키지 및 그 제조방법 | |
KR101217126B1 (ko) | 적층형 반도체 패키지 및 이의 제조 방법 | |
KR101983164B1 (ko) | 전력 반도체 패키지 및 그 제조 방법 | |
KR100910223B1 (ko) | 적층 반도체 패키지 | |
JP2000304638A (ja) | センサチップの接合構造 | |
CN103579135A (zh) | 半导体封装件及其制造方法以及半导体封装件制造模具 | |
KR20020021476A (ko) | 칩 스케일 반도체 팩키지 및, 그것의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20160112 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160511 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170412 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170425 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170608 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170822 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170831 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6204088 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |