KR102252362B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR102252362B1
KR102252362B1 KR1020140081668A KR20140081668A KR102252362B1 KR 102252362 B1 KR102252362 B1 KR 102252362B1 KR 1020140081668 A KR1020140081668 A KR 1020140081668A KR 20140081668 A KR20140081668 A KR 20140081668A KR 102252362 B1 KR102252362 B1 KR 102252362B1
Authority
KR
South Korea
Prior art keywords
resin molded
molded body
semiconductor device
lead
hole
Prior art date
Application number
KR1020140081668A
Other languages
English (en)
Other versions
KR20150004282A (ko
Inventor
고지 츠카고시
사다오 오쿠
히로유키 후지타
게이이치로 하야시
마사루 아키노
Original Assignee
에이블릭 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이블릭 가부시키가이샤 filed Critical 에이블릭 가부시키가이샤
Publication of KR20150004282A publication Critical patent/KR20150004282A/ko
Application granted granted Critical
Publication of KR102252362B1 publication Critical patent/KR102252362B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Abstract

소형화·박형화에 대응할 수 있는, 중공부를 갖는 패키지로 이루어지는 반도체 장치를 제공하는 것으로서, 반도체 칩(6)을 장착하는 내측 저면을 갖는 중공부(10)와, 중공부(10)를 둘러싸는 위요부(1b)와 저면부(1a)로 이루어지는 수지 성형체(1)와, 인너 리드(2e, 2f)와, 수지 성형체(1)로부터 노출되는 아우터 리드(2a, 2b)로 이루어지는 반도체 장치에 있어서, 수지 성형체(1)에 매설된 인너 리드에는 관통 구멍을 형성한 L자형의 리드 연장부가 설치되어 있다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 발명은, 반도체 장치에 관한 것이다. 특히, 패키징된 반도체 장치의 패키지 구조에 관한 것이다.
최근의 모바일 PC, 태블릿 PC, 스마트폰 등의 보급, 확대가 현저해지고 있어, 이들 기기에 탑재되는 전자 부품도 다방면에 걸쳐 확대가 예상되고 있다. 기능의 풍부와 휴대성에 다양한 디자인이 요망되고, 대부분은 중량이 가볍고, 두께가 얇으며, 컴팩트성을 겸비하고 있는 것이 특징이 된다. 이 때문에 탑재되는 전자 부품에 있어서도, 소형, 박형, 저비용이 요구되는 결과, 수지 몰드 패키지가 많이 이용되고 있다. 상품의 교환 주기가 짧아지는데다, 동시에 탑재되는 패키지의 소형, 박형, 저비용이 요구되는 결과, 제품의 신뢰성이 불충분한 것, 패키지의 강도가 낮아 취약한 것 등의 폐해가 나타나고 있다. 이 이유에는, 소형, 박형화의 대부분은 종래의 재료, 소재, 구조와 같은 요소를 변경, 재검토를 하지 않고, 쉬링크(shrink)를 행한 것이 많기 때문이다. 쉬링크를 행함으로써 얇고 가늘어진 실링 수지 두께나, 리드 프레임 두께, 패키지 기판 두께의 변화를 보충할 수 없고, 추가하여 저비용화는 충분한 신뢰성의 확보가 어려워지는 측면에 영향을 주는 것으로 이어진다고도 할 수 있다. 이 때문에, 소형화, 박형화되는 전자 부품의 신뢰성을 향상시키는 구조나 설계가 재검토될 필요가 있다. 특히 많은 반도체 패키지의 제품화가 행해지고 있는 수지 몰드 패키지에서는, 구성하는 재료나 프레임이 얇고, 작아짐에 따라, 변함없이 신뢰성을 실현하는 것이 중요한 과제가 되고, 다양한 시도가 반도체 패키지의 개발에 있어서는, 한층 더 중요한 것이 된다.
도 10은, 중공부를 가진 수지와 리드 프레임으로 이루어지는 패키지의 단면도이다(특허문헌 1의 도 3). 패키지는 수지 성형부(1)와 리드 프레임(2a, 2b)으로 이루어지고, 리드 프레임(2a, 2b)은 수지 성형부(1)에 의해 유지된 구조로 되어 있다. 중공부 내는 리드 프레임(2a, 2b)의 표면의 일단이 노출되어 있고, 수지 성형부를 통하여 외부에 리드 프레임(2a, 2b)의 일단이 노출되어 외부 단자의 역할을 다하고 있는 구조로 되어 있다. 리드 프레임(2a, 2b)에는, 예를 들면 중공부 내에 노출된 리드 프레임(2b) 상에, 소자가 실장되어 사용된다. 소자는 리드 프레임(2b) 상에 도전성 페이스트 등에 의해 고착된다. 소자의 상면에 설치된 전극과 중공부 내에 노출되는 리드 프레임(2a, 2b)을 와이어에 의해 전기적으로 접속함으로써 사용된다. 또한, 예를 들면 실장되는 소자에는 광 센서 소자를 실장해도 되고, 이 경우는 광 센서 소자에 입사한 광에 의해 발생한 기전력은, 광 센서 소자 상면과 리드 프레임(2a 또는 2b)을 접속하는 와이어로부터 리드 프레임에 전달되어, 외부로 흐를 수 있다.
일본국 특개 2002-280616호 공보
그러나, 특허문헌 1에 기재된 패키지 구조는, 리드 프레임(2a, 2b)은 수지 성형부에 이용되고 있는 수지만으로 유지되어 있는 구조이므로, 리드 프레임의 유지력은 수지의 성능에 크게 의존한다. 특히 중공부를 갖는 구조이므로 중공부를 가지지 않는 수지 실링 구조 패키지와 비교하면 리드 프레임을 유지하는 수지 면적은 한층 더 적어진다. 리드 프레임(2a, 2b)은 외부 단자로서의 역할을 다하고 있으므로, 단자 형상은 원하는 실장 형태나 칫수에 첨가하여 구부림 가공이나 절단 가공이 행해져 사용된다.
구부림 가공이나 절단 가공에서는 수지 성형부와 리드 프레임의 근원에 가장 힘이 가해지는 것이 알려져 있고, 드로잉 방향으로 힘이 작용하는 경우나, 비틀리는 방향으로 힘이 작용하는 경우 등, 수지의 리드 프레임 유지력은 중요한 요소가 된다. 이러한 가공 시에 리드 프레임의 유지력이 약하므로 리드 프레임이 수지 성형부로부터 탈락되는 경우나, 유지력의 저하에 따르는 구부림 가공 정밀도를 저하시키는 원인이 될 우려가 있다. 또한 다양화되어 있는 패키지에서는, 소형 패키지나 박형 패키지, 다(多)핀 패키지 등으로 대표되는, 리드 프레임이 얇고, 가는 것이 사용되는 경우도 많아，수지와 밀착하여 접하는 리드 프레임 면적의 저하에 따라, 그 유지력은 더욱 저하하게 된다.
또한, 패키지는 중공부를 가진 구조이다. 수지에 의해 형성되는 성형부에 있어서, 중공 부분은 가장 수지의 두께가 얇아지는 부분이기도 하다. 이 때문에, 내열성이나 패키지에 가해지는 외력에 대한 강도는 수지의 성능과 두께에 따라 결정된다고 할 수 있다. 패키지 칫수의 소형화, 박형화가 진행됨에 따라, 중공 부분의 수지 두께는 필연적으로 얇아지고, 얇은 두께로 된 중공 부분에서는 충분한 강도를 유지하는 것도 어려워진다. 이 결과, 중공 부분의 강도 부족에 의해 변형이나 깨짐 등의 발생으로 이어져, 패키지의 신뢰성을 저하시킨다.
또한, 패키지의 소형화, 박형화를 행함에 따라 중공 부분의 얇은 두께화에 의해, 전술한 리드 프레임 수지의 유지 면적은, 더욱 적어지고, 패키지의 신뢰성 저하로 이어진다. 수지의 얇은 두께화에 의한 강도 저하나 변형 등의 완화 처치로서, 수지 중에 무기물의 필러 등의 보강 재료를 혼합시키는 것이 행해지는데, 필러 등의 수지 중에의 혼합은, 수지의 유동성 저하에 의한 성형의 안정성 저하, 성형 처리 속도 저하나 성형한 수지가 물러지는 것 등에 영향을 주기 때문에, 필러의 혼합에 의한 수지의 보강은 한정된다.
본 발명은, 상기 과제를 감안하여 이루어진 것으로, 리드 프레임과 수지의 유지력을 높이면서, 패키지의 소형화도 가능한, 신뢰성이 높은 중공부를 가진 패키지 구조를 갖는 반도체 장치를 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해서 이하의 수단을 이용했다.
먼저, 반도체 칩과, 상기 반도체 칩을 장착하는 내측 저면을 갖는 중공부와, 상기 중공부를 둘러싸도록 형성된 위요부와 상기 위요부와 상기 중공부 아래에 형성되는 저면부로 이루어지는 수지 성형체에, 상기 중공부에 노출되는 영역과 상기 수지 성형체에 매설된 영역으로 이루어지는 인너 리드와, 상기 인너 리드에 연속해 상기 수지 성형체로부터 노출되는 아우터 리드로 이루어지는 반도체 장치로서, 상기 수지 성형체에 매설된 인너 리드에는 관통 구멍을 형성한 L자형의 리드 연장부를 갖는 것을 특징으로 하는 반도체 장치로 했다.
또한, 상기 L자형의 리드 연장부는, 수평부와 굴곡부와 수직부로 이루어지는 것을 특징으로 하는 반도체 장치로 했다.
또한, 상기 관통 구멍은, 상기 L자형의 리드 연장부의 수평부와 굴곡부와 수직부에 연통하여 설치되는 것을 특징으로 하는 반도체 장치로 했다.
또한, 상기 관통 구멍은, 복수의 구멍으로 이루어지고, 어떠한 구멍이나 상기 L자형의 리드 연장부의 수평부와 굴곡부와 수직부에 연통하여 형성되는 것을 특징으로 하는 반도체 장치로 했다.
또한, 상기 관통 구멍의 주연에는, 돌기를 갖는 것을 특징으로 하는 반도체 장치로 했다.
또한, 상기 수지 성형체의 저면부에 매설되어, 표면을 노출하는 아일랜드 상에 상기 반도체 칩이 고착된 것을 특징으로 하는 반도체 장치로 했다.
또한, 상기 아일랜드의 상기 반도체 칩을 재치하는 면과 반대면을 노출하는 반도체 장치로 했다.
상기 수단을 이용함으로써, 리드 프레임과 중공부를 갖는, 수지로 성형되는 패키지로 이루어지는 반도체 장치라도, 외부로부터의 충격에 대하여 강하고, 신뢰성이 높은 패키지로 할 수 있어, 소형화·박형화에 대응할 수 있게 된다.
중공부와 리드 프레임을 가진 수지 성형 패키지를 이용하는 반도체 장치에 있어서, 수지 성형 부분이 리드 프레임을 유지하는 강도를 향상시킴으로써, 리드 프레임의 발거력(拔去力)이 올라가고, 패키지가 소형화, 박형화된 경우에도, 외부 단자로서 사용하는 리드 프레임의 구부림 가공, 절단 가공시에 프레임의 탈락, 가공 정밀도가 저하되는 것을 막을 수 있다. 또한 소형화, 박형화한 패키지에 있어서 얇은 두께화하여 강도가 저하되는 중공 부분의 보강과, 패키지가 외부로부터 받는 충격에 대하여 보호 강화할 수 있고, 실장되는 반도체 칩의 보호와 수지의 깨짐이나 일그러짐 방지와 패키지의 변형 억제에 효과를 얻을 수 있다. 또한, 수지 성형부의 내부에서 90도로 구부려 배치된 프레임 구조에 의해, 과잉 프레임의 장출이 없는 한, 패키지의 소형화 설계에도 기여할 수 있다. 추가하여 외부로부터 수분이 침입한 경우에, 수지 성형부 내에서 프레임을 구부리고 있는 개소가 일시적으로 수분을 저장하여, 침입을 늦추는 효과도 있고, 수분이 침입한 경우의 영향을 저감시킨 패키지로 함으로써 신뢰성이 높은 반도체 장치를 제공할 수 있다.
도 1은 본 발명의 반도체 장치의 제1 실시예를 나타내는 단면도이다.
도 2는 본 발명의 반도체 장치의 제1 실시예를 나타내는 평면도이다.
도 3은 도 2의 B-B 부분의 단면도이다.
도 4는 본 발명의 반도체 장치의 제2 실시예를 나타내는 단면도이다.
도 5는 본 발명의 반도체 장치의 제2 실시예를 나타내는 평면도이다.
도 6은 도 5의 B-B 부분의 단면도이다.
도 7은 본 발명의 반도체 장치의 제3 실시예를 나타내는 단면도이다.
도 8은 본 발명의 관통 구멍의 형상을 나타내는 평면도이다.
도 9는 본 발명의 관통 구멍의 주연 형상을 나타내는 도면이다.
도 10은 종래의 반도체 장치를 나타내는 단면도이다.
도 1은 본 발명의 반도체 장치(11)의 제1 실시예를 나타내는 단면도이다.
중공부(10)를 갖는 수지 성형체(1)는, 중공부(10)를 둘러싸도록 형성된 경사진 벽면을 갖는 위요부(1b)와, 위요부(1b)와 중공부(10)의 아래에 형성되는 저면부(1a)로 이루어진다. 수지 성형체의 성형에는 열 가소성, 또는 열 경화성의 수지가 이용된다. 또한, 수지 성형체에는 필러 등도 포함되어 있다.
중공부(10)의 내저면인 저면부(1a) 상에는 접착제(5)를 통하여 반도체 칩(6)이 재치되고, 반도체 칩(6) 표면의 전극은, 와이어(7)를 통하여 중공부(10)에 노출되는 인너 리드(2e, 2f)와 전기적으로 접속되어 있다. 인너 리드(2e, 2f)는, 상부가 중공부(10)에 노출되어 있는데, 하부는 저면부(1a)에 매설되어, 와이어 본딩 시의 충격으로 인너 리드가 저면부로부터 떠오르거나, 푸어 본딩이 되는 등의 우려는 없다. 도면에서는 인너 리드의 상반분이 중공부(10)에 노출되어 있는데, 인너 리드 표면만을 노출하고, 그 외를 저면부에 매설되는 것으로 해도 된다. 또한, 본딩하는 영역만을 노출하고, 다른 인너 리드 표면도 저면부에 매설하는 형상으로 해도 와이어 본딩에 대하여 아무런 문제가 없다. 인너 리드(2e, 2f)는, 수지 성형체 중을 통과하여, 아우터 리드(2a, 2b)로 되어 수지 성형체(1)의 외부에 노출되어 있다. 또한, 수지 성형체(1)와 인너 리드(2e, 2f)는 밀착된 상태로 되어 있다. 인너 리드(2e, 2f)가 위요부(1b)와 접하는 영역에는, 인너 리드로부터 지면 깊이 방향으로 연장 돌출된 리드 연장부(3)가 설치되어 있다. 수지 성형체(1)의 저면부(1a)와 반대측의 위요부의 방향으로 수직으로 세워지는 수직부(3b)는, 리드 연장부(3)의 일부이며, 위요부를 보강하는 구조로 되어 있다. 또한, 수직부(3b)에는 반원상의 관통 구멍(4)이 형성되고, 관통 구멍(4)에는 수지 충전(1c)되어 있으므로, 인너 리드와 수지 성형체의 밀착성을 높이는 효과를 갖는다.
도 2는, 본 발명의 반도체 장치의 제1 실시예를 나타내는 평면도이다.
도 2는, 도 1에 도시한 반도체 장치를 상면으로부터 본 도면이다. 직사각형의 수지 성형체(1)는 주위에 위요부(1b)를 가지고, 그 내측에 직사각형의 저면부(1a)가 노출되어 있다. 저면부(1a)의 중심 부근에는 접착제(5)를 통하여 반도체 칩(6)이 고착되고, 직사각형의 반도체 칩(6)의 4모서리에 형성된 전극은 인너 리드(2e, 2f, 2g, 2h)에 각각 와이어(7)를 통하여 접속되어 있다. 인너 리드(2e, 2f, 2g, 2h)는 수지 성형체(1) 안을 통과하여 아우터 리드(2a, 2b, 2c, 2d)로 되어 수지 성형체(1)의 외부로 노출되어 있다. 인너 리드(2e, 2f, 2g, 2h)에는, 부분적으로 인너 리드가 굵어지도록 형성된 십자형의 리드 연장부(3)가 설치되어 있다. 리드 연장부(3)는 인너 리드의 양측면에 상이한 크기로 설치되고, 한쪽의 측면에는 L자형의 리드 연장부(3)가 형성되어 있다. 도 2에서는 수평부(3a)에 형성된 관통 구멍(4)에 수지 충전(1c)되어, 관통 구멍(4)의 상하 수지와 인너 리드의 밀착을 높이고, 인너 리드가 견고하게 수지 성형체에 고정되어 있다. 수평부(3a)의 끝에는 수직으로 세워진 수직부(3b)가 위요부(1b)에 완전히 매설된 상태로 형성되고, 도시하지 않지만, 여기에도 관통 구멍(4)이 형성되어 있다. 또한, 인너 리드의 타측면에도 리드 연장부(3)가 설치되는데, 여기에는 저면부(1a)에 매설되어, 수평 방향으로 배치된 수평부(3a)만이 형성되어 있다.
도 2에는, A-A선과 B-B선이 기재되어 있고, A-A선에 따른 단면도가 도 1이며, B-B선에 있어서의 단면도가 도 3이다. 다만, 완전한 단면이 아니라, 그 단면 깊이나 앞에 존재하는 구성도 부가하고 있다. 예를 들면, 도 1에 있어서의 수직부(3b)나 관통 구멍(4)은 A-A 단면의 깊이 방향으로 보이지만, 이해를 깊게 하기 위해서 부가하여 도시하고 있다. 따라서, 수지 성형체를 투명하게 한 정면도라고도 할 수 있다.
상술과 같이, 도 3은, 도 2의 B-B선에 따른 단면도이다. 도 1과 마찬가지로 수지 성형체를 투명하게 한 측면도라고도 할 수 있다.
리드 연장부(3)를 접어구부러진 형상이고, 직선상의 수평부(3a)로부터 수직부(3b)에 걸쳐서 굴곡하고 있는 것을 알 수 있다. 굴곡부(3c)는 단면에서 봐서 원호상의 형상을 가지고, 그 내경의 곡률 반경은 리드 연장부(3)의 판두께의 반 이상으로 한다. 따라서, 외경의 곡률 반경은 리드 연장부(3)의 판두께의 1.5배 이상이 된다. 이러한 구부림 형상으로 함으로써 굴곡부(3c)의 변형이 적어지고, 위요부의 기계적 강도가 높아진다.
여기에서, 관통 구멍(4)은 수평부(3a)로부터 원호상의 굴곡부(3c), 그리고 수직부(3b)에 걸쳐서 연통하여 구멍이 뚫려 있다. 이와 같이 함으로써, 수평 방향이나 수직 방향뿐만 아니라, 경사 방향으로부터의 응력 등 다양한 방향에 대해서도 강한 구조로 된다. 또한, 도면에 기재된 아우터 리드(2a, 2c)는 B-B 단면보다도 지면 앞방향으로 보이는 것이다.
도 1∼3에서는, 위요부에 둘러싸인 중공부의 상방은 개구된 채이지만, 반도체 장치로서의 신뢰성을 높이기 위해서는, 이 중공부 상면에 뚜껑을 덮어도 되고, 중공부에 수지를 봉입하는 것도 가능하다.
이상 설명한, 본 발명의 반도체 장치는, 수지 성형체 중에 매설되어, 관통 구멍을 형성한 L자형의 리드 연장부를 가지므로, 얇은 위요부의 보강을 할 수 있음과 더불어, 다양한 방향에서의 응력에 대하여 견고한 구조로 할 수 있다. 또한, 인너 리드의 탈락에 관해서도 높은 내리드 발거성을 가지게 된다. 이상의 효과에 의해, 반도체 장치를 소형화·박형화하는 것이 가능해진다. 또한, 외부에 노출되어 있는 수지 성형부와 리드 프레임의 간극으로부터 수분이 침입할 경우, 90도로 구부린 부분이 수지 성형부 내에 있어서 침입한 수분을 일시적으로 저장하는 역할을 할 수 있으므로, 중공부 내에 수분이 도달하는 것을 늦추어, 수분 침입을 감소시키는 효과가 있다.
도 4는, 본 발명의 반도체 장치의 제2 실시예를 나타내는 단면도이다.
제1 실시예와의 차이는, 반도체 칩(6)과 저면부(1a)의 사이에 다이 패드를 설치한 점이다. 수지 성형체의 저면부(1a)의 상부에 다이 패드(8)를, 그 표면이 노출되도록 매설하도록 형성한다. 다이 패드(8)의 표면에는 접착제(5)를 통하여 반도체 칩(6)이 고착되어 있다. 다이 패드(8)의 중심 부근에는 다이 패드 관통 구멍(9)이 형성되고, 구멍 내에 수지가 충전되어 있고, 다이 패드(8)와 저면부(1a)의 고착이 견고하게 되어 있다.
도 5는, 본 발명의 반도체 장치의 제2 실시예를 나타내는 평면도이다.
도 5는, 도 4에 도시한 반도체 장치를 상면으로부터 본 도면이다. 본 실시예에서는, 다이 패드(8)는 매달림 리드를 통하여 인너 리드(2f)와 접속되어 있으므로, 반도체 칩(6)에서 발생한 열을, 인너 리드를 통하여 외부로 방출하는 것이 가능해진다.
도 6은, 도 5의 B-B선에 있어서의 단면도이다.
리드 연장부(3)가 접어구부려진 형상이고, 수평부(3a)로부터 수직부(3b)에 걸쳐서 굴곡되어 있는 것을 알 수 있다. 여기에서, 관통 구멍(4)은 수평부(3a)로부터 원호상의 굴곡부, 그리고 수직부(3b)에 걸쳐서 연통하여 구멍이 뚫려 있다. 이와 같이 함으로써, 수평 방향이나 수직 방향뿐만 아니라, 경사 방향으로부터의 응력 등 다양한 방향에 대해서도 강한 구조가 된다. 또한, 도면에 기재된 아우터 리드(2a, 2c)는 B-B 단면보다도 지면 앞방향으로 보이는 것이다.
도 4∼6에서는, 위요부에 둘러싸인 중공부의 상방은 개구된 채이지만, 반도체 장치로서의 신뢰성을 높이기 위해서는, 이 중공부 상면에 뚜껑을 덮어도 되고, 중공부에 수지를 봉입하는 것도 가능하다.
이상 설명한, 본 발명의 반도체 장치는, 수지 성형체 중에 매설되어, 관통 구멍을 형성한 L자형의 리드 연장부를 가지므로, 얇은 위요부의 보강이 가능함과 더불어, 다양한 방향에서의 응력에 대하여 견고한 구조로 할 수 있다. 또한, 인너 리드의 탈락에 관해서도 높은 내리드 발거성을 가지게 된다. 이상의 효과에 의해, 반도체 장치를 소형화·박형화하는 것이 가능해진다. 또한, 외부에 노출되어 있는 수지 성형부와 리드 프레임의 간극으로 수분이 침입하는 경우, 90도로 구부린 부분이 수지 성형부 내에 있어서 침입한 수분을 일시적으로 저장하는 역할을 할 수 있으므로, 중공부 내에 수분이 도달하는 것을 늦추어, 수분 침입을 감소시키는 효과가 있다. 또한, 다이 패드가 리드와 접속하고 있으므로 고방열 패키지로서도 이용할 수 있다.
도 7은, 본 발명의 반도체 장치의 제3 실시예를 나타내는 단면도이다.
제2 실시예와의 차이는, 수지 성형체의 저면부(1a)를 얇게 하여 다이 패드(8)의 이면을 노출한 점이다. 이러한 구성으로 함으로써 열 전도성이 좋은 구리 등으로 이루어지는 다이 패드(8)는, 배선 기판 등의 타부품과 대면적에서 직접 접합하게 되어, 반도체 칩(6)으로부터 발생하는 열을 즉각 외부로 방출하는 것이 가능해진다. 제2 실시예에서는 도 5에 도시하는 바와 같이 다이 패드(8)와 인너 리드(2f)를 매달림 리드를 통하여 접속하고 있는데, 본 실시예에서는 매달림 리드로 접속하지 않아도 충분한 방열성을 얻을 수 있다.
도 8은, 본 발명의 관통 구멍의 형상을 나타내는 평면도이다.
수평부(3a)와 굴곡부(3c)와 수직부(3b)에 연통하는 관통 구멍(4)은 다양한 형상으로 하는 것이 가능하다. (a)에는 원형, (b)에는 타원형, (c)에는 모서리가 둥근 직사각형, (d)에는 복수의 슬릿을 도시했다. 관통 구멍의 중심을 구부림 중심으로 하여 수평부(3a)에 대하여 수직부(3b)가 90도 구부러지도록 하는데, 그 사이에는 굴곡부(3c)가 있고, 여기에도 연통하는 관통 구멍(4)이 형성된다.
도 9는, 본 발명의 관통 구멍의 주연 형상을 나타내는 도면이다. (a)는 단면도, (b)는 평면도이다.
관통 구멍(4)의 한쪽 주연에는, 리드와 동일한 재료로 이루어지는 돌기(4a)가 형성되는데, 이것이 수지 성형체와의 밀착에 효과를 갖는다. 관통 구멍(4)은, 블랭킹이나 레이저 용융법 등에 의해 형성할 수 있는데, 블랭킹 버르나 용융 잔사에 따라 크기나 형상이 상이한 다양한 돌기(4a)가 형성된다. 크기나 형상이 상이한 돌기(4a)의 존재에 따라 수지 성형체와의 밀착 끼워맞춤이 양호해진다.
신뢰성이 높은 반도체 장치를 제공할 수 있으므로, 텔레비전이나 가전 제품, 휴대 단말을 비롯해, 보다 환경이 안 좋은 차재나 옥외 용도에의 사용까지 배려한 반도체 장치 탑재 기기에의 공급에 기여할 수 있다.
1 : 수지 성형체 1a : 수지 성형체의 저면부
1b : 수지 성형체의 위요부 1c : 수지 충전부
2a, 2b, 2c, 2d : 아우터 리드
2e, 2f, 2g, 2h : 인너 리드 3 : 리드 연장부
3a : 리드 연장부의 수평부 3b : 리드 연장부의 수직부
3c : 리드 연장부의 굴곡부 4 : 리드 연장부의 관통 구멍
4a : 관통 구멍 주연의 돌기 5 : 접착제
6 : 반도체 칩 7 : 와이어
8 : 다이 패드 9 : 다이 패드 관통 구멍
10 : 중공부 11 : 반도체 장치

Claims (8)

  1. 반도체 칩과,
    상기 반도체 칩이 장착된 내측 저면을 갖는 중공부, 상기 중공부를 둘러싸도록 형성된 위요(圍繞)부, 및 상기 위요부와 상기 중공부의 아래에 형성되는 저면부로 이루어지는 수지 성형체와,
    상기 중공부에 노출되는 영역과 상기 수지 성형체에 매설된 영역으로 이루어지는 인너 리드(inner lead)와,
    상기 인너 리드로부터 연속하며 상기 수지 성형체로부터 노출되는 아우터 리드(outer lead)를 가지고,
    상기 수지 성형체에 매설된 상기 인너 리드는, 수평부와 굴곡부와 수직부로 이루어지는 L자형의 리드 연장부를 가지고, 상기 리드 연장부에는 관통 구멍이 형성되어 있고,
    상기 관통 구멍은, 상기 L자형의 리드 연장부의 수평부와 굴곡부와 수직부에 연통하여 형성되어 있는 것을 특징으로 하는 반도체 장치.
  2. 삭제
  3. 청구항 1에 있어서,
    상기 관통 구멍의 주연에는 돌기를 갖는 것을 특징으로 하는 반도체 장치.
  4. 청구항 1 또는 청구항 3 중 어느 한 항에 있어서,
    상기 관통 구멍은, 복수의 구멍으로 이루어지고, 어느 구멍이나 상기 L자형의 리드 연장부의 수평부와 굴곡부와 수직부에 연통하여 설치되어 있는 것을 특징으로 하는 반도체 장치.
  5. 청구항 1 또는 청구항 3 중 어느 한 항에 있어서,
    상기 인너 리드와 동일한 재료로 이루어지고, 상기 수지 성형체의 저면부에 매설되며, 표면을 노출하는 다이 패드를 더 가지고, 상기 다이 패드 상에 상기 반도체 칩이 고착되어 있는 것을 특징으로 하는 반도체 장치.
  6. 청구항 4에 있어서,
    상기 인너 리드와 동일한 재료로 이루어지고, 상기 수지 성형체의 저면부에 매설되며, 표면을 노출하는 다이 패드를 더 가지고, 상기 다이 패드 상에 상기 반도체 칩이 고착되어 있는 것을 특징으로 하는 반도체 장치.
  7. 청구항 5에 있어서,
    상기 다이 패드는 중심에 다이 패드 관통 구멍을 가지고 있고, 상기 수지 성형체의 수지가 상기 다이 패드 관통 구멍을 충전하고 있는 반도체 장치.
  8. 청구항 5에 있어서,
    상기 다이 패드의 상기 반도체 칩을 재치하는 면과는 반대의 이면을 상기 수지 성형체로부터 노출하고 있는 반도체 장치.
KR1020140081668A 2013-07-02 2014-07-01 반도체 장치 KR102252362B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2013-139144 2013-07-02
JP2013139144A JP6204088B2 (ja) 2013-07-02 2013-07-02 半導体装置

Publications (2)

Publication Number Publication Date
KR20150004282A KR20150004282A (ko) 2015-01-12
KR102252362B1 true KR102252362B1 (ko) 2021-05-14

Family

ID=52132237

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140081668A KR102252362B1 (ko) 2013-07-02 2014-07-01 반도체 장치

Country Status (5)

Country Link
US (1) US9362195B2 (ko)
JP (1) JP6204088B2 (ko)
KR (1) KR102252362B1 (ko)
CN (1) CN104282634B (ko)
TW (1) TWI613782B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140208689A1 (en) 2013-01-25 2014-07-31 Renee Joyal Hypodermic syringe assist apparatus and method
EP2948709B1 (en) * 2013-01-25 2016-10-05 Koninklijke Philips N.V. Lighting assembly and method for manufacturing a lighting assembly
JP2016018979A (ja) * 2014-07-11 2016-02-01 株式会社デンソー モールドパッケージ
CN108493169A (zh) * 2018-05-31 2018-09-04 江苏长电科技股份有限公司 一种无基岛框架封装结构及其工艺方法
DE112018008188B4 (de) * 2018-12-05 2024-03-21 Mitsubishi Electric Corporation Halbleitervorrichtung und Antennenvorrichtung
WO2024037720A1 (en) * 2022-08-18 2024-02-22 Hitachi Energy Ltd Semiconductor power module and method for manufacturing a semiconductor power module

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002252373A (ja) 2001-02-26 2002-09-06 Nichia Chem Ind Ltd 表面実装型発光素子およびそれを用いた発光装置
JP2005114476A (ja) * 2003-10-06 2005-04-28 Toyoda Mach Works Ltd 圧力センサ
JP2011071265A (ja) * 2009-09-25 2011-04-07 Toshiba Corp 発光装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0318048A (ja) * 1989-06-14 1991-01-25 Matsushita Electron Corp 半導体装置
US6339191B1 (en) * 1994-03-11 2002-01-15 Silicon Bandwidth Inc. Prefabricated semiconductor chip carrier
JPH088384A (ja) * 1994-06-17 1996-01-12 Nippon Steel Corp 半導体装置及びその製造方法
JP2000164788A (ja) * 1998-11-20 2000-06-16 Anam Semiconductor Inc 半導体パッケ―ジ用リ―ドフレ―ムとこれを用いた半導体パッケ―ジ及びその製造方法
JP3614738B2 (ja) * 1999-11-18 2005-01-26 株式会社三井ハイテック 樹脂封止型半導体装置
JP4066608B2 (ja) 2001-03-16 2008-03-26 日亜化学工業株式会社 パッケージ成形体及びその製造方法
JP2005317661A (ja) * 2004-04-27 2005-11-10 Sharp Corp 半導体発光装置およびその製造方法
KR100735325B1 (ko) * 2006-04-17 2007-07-04 삼성전기주식회사 발광다이오드 패키지 및 그 제조방법
US7495320B2 (en) * 2006-04-27 2009-02-24 Avago Technologies General Ip (Singapore) Pte. Ltd. System and method for providing a power bus in a wirebond leadframe package
WO2008111504A1 (ja) * 2007-03-12 2008-09-18 Nichia Corporation 高出力発光装置及びそれに用いるパッケージ
JP4205135B2 (ja) * 2007-03-13 2009-01-07 シャープ株式会社 半導体発光装置、半導体発光装置用多連リードフレーム
JP2009054634A (ja) * 2007-08-23 2009-03-12 Toshiba Corp 半導体装置
JP2009094118A (ja) * 2007-10-04 2009-04-30 Panasonic Corp リードフレーム、それを備える電子部品及びその製造方法
WO2009118985A2 (en) * 2008-03-25 2009-10-01 Kabushiki Kaisha Toshiba Light emitting device, and method and apparatus for manufacturing same
US8008758B1 (en) * 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
KR20100104590A (ko) * 2009-03-18 2010-09-29 삼성전자주식회사 리드 프레임 및 이를 갖는 반도체 패키지

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002252373A (ja) 2001-02-26 2002-09-06 Nichia Chem Ind Ltd 表面実装型発光素子およびそれを用いた発光装置
JP2005114476A (ja) * 2003-10-06 2005-04-28 Toyoda Mach Works Ltd 圧力センサ
JP2011071265A (ja) * 2009-09-25 2011-04-07 Toshiba Corp 発光装置

Also Published As

Publication number Publication date
CN104282634B (zh) 2018-03-30
TW201513288A (zh) 2015-04-01
JP6204088B2 (ja) 2017-09-27
TWI613782B (zh) 2018-02-01
US20150008568A1 (en) 2015-01-08
KR20150004282A (ko) 2015-01-12
US9362195B2 (en) 2016-06-07
JP2015012276A (ja) 2015-01-19
CN104282634A (zh) 2015-01-14

Similar Documents

Publication Publication Date Title
KR102252362B1 (ko) 반도체 장치
US7728414B2 (en) Lead frame and resin-encapsulated semiconductor device
JP5098301B2 (ja) 電力用半導体装置
US20180122731A1 (en) Plated ditch pre-mold lead frame, semiconductor package, and method of making same
US20060202793A1 (en) Image sensor device and manufacturing method of the same
JP2019067970A (ja) 半導体装置
KR101647863B1 (ko) 반도체 장치
CN1307712C (zh) 半导体器件
TWI524438B (zh) 具有導線架的積體電路封裝系統及其製造方法
KR102145167B1 (ko) 반도체 장치
US7928547B2 (en) Optical semiconductor device
JP5273265B2 (ja) 電力用半導体装置
CN112897451B (zh) 传感器封装结构及其制作方法和电子设备
KR20150039402A (ko) 외부접속단자부, 이를 이용한 반도체 패키지 및 그 제조 방법
JP2015002245A (ja) モールドパッケージを備えた電子装置
JP3107385U (ja) チップの封入構造
JP2016004792A (ja) 半導体装置とその製造方法および機器
US20180025965A1 (en) WFCQFN (Very-Very Thin Flip Chip Quad Flat No Lead) with Embedded Component on Leadframe and Method Therefor
JP2019148575A (ja) 圧力センサーパッケージ構造
JP2005311099A (ja) 半導体装置及びその製造方法
JP2017199888A (ja) 半導体装置の製造方法及び半導体装置
JP2007103680A (ja) 半導体装置
CN103579135A (zh) 半导体封装件及其制造方法以及半导体封装件制造模具
KR101983164B1 (ko) 전력 반도체 패키지 및 그 제조 방법
KR200317696Y1 (ko) 히트싱크 타입 트랜지스터의 패키지 구조

Legal Events

Date Code Title Description
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant