CN1307712C - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN1307712C
CN1307712C CNB2004100957635A CN200410095763A CN1307712C CN 1307712 C CN1307712 C CN 1307712C CN B2004100957635 A CNB2004100957635 A CN B2004100957635A CN 200410095763 A CN200410095763 A CN 200410095763A CN 1307712 C CN1307712 C CN 1307712C
Authority
CN
China
Prior art keywords
electrode
resin component
component element
semiconductor device
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100957635A
Other languages
English (en)
Other versions
CN1619796A (zh
Inventor
赤川宏一
长濑俊昭
大西宏幸
石川纯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Original Assignee
Toyoda Automatic Loom Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Automatic Loom Works Ltd filed Critical Toyoda Automatic Loom Works Ltd
Publication of CN1619796A publication Critical patent/CN1619796A/zh
Application granted granted Critical
Publication of CN1307712C publication Critical patent/CN1307712C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

当把硅胶注入外壳时，由于硅胶在固化前是液体，硅胶会由于毛细管作用而沿第一电极的正面和树脂构件的背面之间形成的微小间隙上升。但是，由于在第一电极上的空腔处间隙增大，硅胶的上升运动停止在空腔的水平面处。更具体地说，防止硅胶到达第一电极和第二电极与外部端子相连接的部分。而且，由于可以通过空腔来阻止硅胶的上升运动，所以可以以相互靠近的关系来设置第一电极和第二电极。

Description

半导体器件
技术领域
本发明涉及半导体器件，更具体地说，涉及诸如半导体功率模块的半导体器件。
背景技术
例如，在JP 4-18468A公开的半导体器件中，半导体元件、电极等等都设置在衬底上，通过连接线形成预定的各部分之间的连接，所有这些都被容纳在外壳中，同时，将硅胶注入外壳中并将其固化以保护外壳内的元件等。
但是，在上述封装型半导体器件中，如图6中所示，一个电极1固定在衬底2上，而另一电极3依靠与盖板4形成为一体的树脂构件5支承。两个电极1和3以相互靠近的关系从外壳6内引出，在电极1和树脂构件5之间形成微小的间隙D。在某些情况下，凝胶7在固化前由于毛细管作用沿间隙D上升，到达并附着到电极1和3的用于与外部端子连接的部分。当凝胶7附着到电极1和3的用于与外部端子连接的部分时，由于凝胶7是绝缘体，电极1和3与外部端子之间连接的性能可能不好。
此时，通过设置在一个电极和支承另一电极的树脂构件之间的大的间隙，可避免凝胶沿间隙的上升运动。但是，这种较大的间隙也使两个电极之间的距离增大，于是增加了器件的总体尺寸。
发明内容
本发明就是为了解决上述问题。本发明的一个目的就是提供一种半导体器件，它能够在不增加半导体器件尺寸的情况下避免凝胶的上升运动。
按照本发明，提供一种半导体器件，它包括：
衬底；
设置在衬底表面上的半导体元件；
外壳，它具有敞开的上部，用于将半导体元件容纳于其中；
第一电极，它从外壳内部被引出到外壳上方，
树脂构件，它设置成面对第一电极，同时在树脂构件和第一电极之间具有间隙；以及
绝缘密封剂，它在以液态注入外壳后被固化；
空腔，它形成在树脂构件和第一电极中至少一个当中，通过部分加大在树脂构件和第一电极之间形成的间隙来避免密封剂在固化之前由于毛细管作用而上升到第一电极的用于与外部端子连接的部分。
当将密封剂注入外壳内时，密封剂会由于毛细管作用沿在电极和树脂构件之间形成的间隙上升。但由于在空腔处间隙增大，密封剂的这种上升运动在空腔水平面处停止，从而避免密封剂到达电极的用于与外部端子连接的部分。
附图说明
图1是说明按照本发明实施例的半导体器件的部分截面图；
图2到5是分别说明修改的实施例的部分截面图；以及
图6是传统的半导体器件的部分截面图。
具体实施方式
以下将参考附图对本发明的优选实施例加以说明。
图1示出按照本发明实施例的半导体器件的部分截面图。此半导体器件用作功率模块等。半导体器件具有衬底11。衬底11具有焊接在其表面上的第一电极12。第一电极12的截面呈L形。设置在第一电极12附近的是截面为L形的树脂构件13，它面对第一电极并与之有间隔。在第一电极12的正面和树脂构件13的背面形成微小间隙。截面是L形的第二电极14固定到树脂构件13的正面。这样设置第一电极12和第二电极14，以便它们以靠近的关系互相面对。
此处，第一电极12的上部具有在其正面(即面对树脂构件13的一面)形成的凹形空腔12a，使得在第一电极12的正面和树脂构件13的背面所形成的间隙在空腔12a处局部增大。这样形成空腔12a，使得它象沟槽那样沿着第一电极12宽度的全长延伸。应当指出，例如当第一电极12的厚度为大约1-1.5mm，而在第一电极12正面和树脂构件13的背面之间所形成的微小间隙为大约0.2-0.5mm时，最好将第一电极12和树脂构件13之间空腔12a处的间隙D1设定为大约1mm。
半导体元件15设置在衬底11的表面上，与第一电极12有间距。半导体元件15表面上的电极和第二电极14通过连接线16相连接。而且，外壳17固定在衬底11的外围部分。第一电极12、第二电极14、半导体元件15等等设置在衬底11上的元件被容纳在外壳17中。外壳17具有设置在其上的盖板18。树脂构件13与盖板18形成一个整体以支承第二电极14。第一电极12和第二电极14都通过在盖板18中形成的开口18a引出到外壳之外，以便凸出在盖板18上的第一电极12和第二电极14的一部分可以与外部端子(未示出)相连接。将硅胶19作为保护在外壳17中设置的元件等的密封剂注入到外壳17中达预定的液面P并将其固化。
应当指出，在第一电极12中形成的空腔12a的水平面高于凝胶19的预定液面，并低于第一电极12和第二电极14用于与外部端子相连接的部分的水平面。
现说明具有上述结构的半导体器件的工作。当将硅胶19注入到外壳17中时，由于硅胶19在固化前是液体，硅胶19就会由于毛细管作用而沿着在第一电极12的正面和树脂构件13的背面之间形成的微小间隙上升。但由于在第一电极12的空腔12a处间隙增大，所以凝胶19的上升运动在空腔12a水平面处停止。更具体的说，避免了凝胶19到达第一电极12和第二电极14与外部端子相连接的部分。所以，因凝胶19附着在第一电极12和第二电极14与外部端子相连接的部分而导致第一电极12和第二电极与外部端子连接不良的情况就可以避免。
而且，由于凝胶19的上升运动可以由空腔12a来避免而无需增大第一电极12和第二电极14之间的距离，所以第一电极12和第二电极14就可以互相更为靠近，这样就能使整个器件小型化，并能使在包括第一电极12和第二电极14的电路中引起的电感减小。
应当指出，虽然在上述实施例中第一电极12具有在其中形成的空腔12a，但面对第一电极12的树脂构件13的背面也可具有阶梯形的空腔13a，它沿着树脂构件13宽度的全长延伸，如图2所示。由于在第一电极12的正面和树脂构件13的背面之间形成的微小间隙在空腔13a处增大，所以凝胶19的上升运动在空腔13a水平面处停止，于是，可以产生与上述实施例类似的效果。
而且，如图3所示，当第一电极12和树脂构件13分别具有在其中形成的空腔12a和13a时，由于在12a和13a处可以使间隙更加增大，就可以更有效地阻止凝胶的上升运动。
还有，如图4所示，即使在以下情况下：在第一电极12上形成沿着第一电极12宽度的全长延伸的阶梯形空腔12a直到第一电极12的厚度是可以接受的，类似于上述实施例的情况，也可以在空腔12a的水平面处阻止凝胶19的上升运动。
另外，也可以以沟槽形状而不是阶梯形状形成图2和3的树脂构件13中的空腔13a。
此处，电极12中的空腔12a可以用切割加工、压制等工艺形成，而树脂构件13中的空腔13a可以用切割加工、模压等工艺形成。
此外，在上述实施例中，如图5所示，可以这样设置第二电极14，以便在第二电极14和树脂构件13之间形成间隙。在这种情况下，通过在面对树脂构件13的第二电极14的背面形成类似于空腔12a或空腔13a的空腔14a，也可以借助于空腔14a来阻止凝胶19的上升运动。同理，也可以通过在面对第二电极14的树脂构件13的正面形成空腔来阻止凝胶19的上升运动。还有，可以通过在树脂构件13的正面和第二电极14的背面同时形成空腔来更有效地阻止凝胶的上升运动。
应当指出，在上述实施例中，由于硅胶19用作密封剂，硅胶19的柔性可以吸收半导体器件的振动。而且，即使不用硅胶而用环氧树脂等作为密封剂，空腔也可以阻止由毛细管作用引起的密封剂的上升运动，因此，可以获得类似于上述实施例的效果。
树脂构件13可以固定在外壳17上，而不是固定在盖板18上。
另外，虽然在上述实施例中说明的是两个电极设置成相互靠近的情况，但是，在三个或三个以上的电极设置成相互靠近的情况下，也可获得类似的效果。
按照本发明，半导体器件包括从外壳中引出的第一电极以及设置成面对第一电极的树脂构件，二者之间具有间隙，且在半导体器件中，在树脂构件和第一电极中的至少一个上形成空腔，通过局部增大在树脂构件和第一电极之间形成的间隙来阻止密封剂在固化前由于毛细管作用而上升到第一电极与外部端子相连接的部分。这样，就可以阻止凝胶的上升运动而不增大半导体器件的尺寸。

Claims (12)

1.一种半导体器件，它包括：
衬底；
设置在所述衬底表面上的半导体元件；
外壳，它具有敞开的上部，用于将所述半导体元件容纳在其中；
第一电极，它被从所述外壳内引出到所述外壳之上；
树脂构件，它设置成面对所述第一电极，在所述树脂构件和所述第一电极之间具有间隙；
绝缘密封剂，它在以液态注入所述外壳中后被固化，
空腔，它形成在所述树脂构件和所述第一电极中的至少一个上，高于所述绝缘密封剂的液面，以便通过局部增大在所述树脂构件和所述第一电极之间形成的所述间隙来防止所述密封剂在固化前由于毛细管作用而上升到所述第一电极的用于与外部端子相连接的部分。
2.如权利要求1所述的半导体器件，其特征在于：所述空腔的水平面低于所述第一电极的用于与外部端子相连接的部分。
3.如权利要求1所述的半导体器件，其特征在于：所述第一电极固定在所述衬底的所述表面上，而所述树脂构件固定在设置于所述外壳上的盖板上。
4.如权利要求1所述的半导体器件，其特征在于：所述第一电极固定在所述衬底的所述表面上，而所述树脂构件固定在所述外壳上。
5.如权利要求1所述的半导体器件，其特征在于还包括第二电极，所述第二电极在所述树脂构件处在所述第二电极和所述第一电极之间的情况下面对所述第一电极并且设置成与所述树脂构件的正面相接触。
6.如权利要求1所述的半导体器件，其特征在于还包括：
第二电极，它在所述树脂构件处在所述第二电极和所述第一电极之间的情况下面对所述第一电极并且设置成在所述第二电极和所述树脂构件的正面之间具有间隙；
另一个空腔，它形成在所述树脂构件和所述第二电极中的至少一个上，用于局部增大在所述树脂构件和所述第二电极之间形成的所述间隙。
7.如权利要求1所述的半导体器件，其特征在于：所述空腔像沟槽一样沿着所述树脂构件和所述第一电极中至少一个的宽度的全长延伸。
8.如权利要求1所述的半导体器件，其特征在于：所述空腔像阶梯一样沿着所述树脂构件和所述第一电极中至少一个的宽度的全长延伸。
9.如权利要求1所述的半导体器件，其特征在于：通过切割加工来形成所述空腔。
10.如权利要求1所述的半导体器件，其特征在于：用硅胶作为所述密封剂。
11.如权利要求1所述的半导体器件，其特征在于：在所述第一电极和所述树脂构件的每一个上形成所述空腔。
12.如权利要求1所述的半导体器件，其特征在于：当在所述第一电极和所述树脂构件之间形成的所述间隙为0.2-0.5mm时，将所述第一电极和所述树脂构件之间所述空腔处的所述间隙设定为1mm。
CNB2004100957635A 2003-11-19 2004-11-19 半导体器件 Expired - Fee Related CN1307712C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP389670/03 2003-11-19
JP2003389670A JP4081611B2 (ja) 2003-11-19 2003-11-19 半導体装置
JP389670/2003 2003-11-19

Publications (2)

Publication Number Publication Date
CN1619796A CN1619796A (zh) 2005-05-25
CN1307712C true CN1307712C (zh) 2007-03-28

Family

ID=34431580

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100957635A Expired - Fee Related CN1307712C (zh) 2003-11-19 2004-11-19 半导体器件

Country Status (6)

Country Link
US (1) US7091580B2 (zh)
EP (1) EP1533839B1 (zh)
JP (1) JP4081611B2 (zh)
KR (1) KR100591509B1 (zh)
CN (1) CN1307712C (zh)
TW (1) TWI248175B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5191387B2 (ja) * 2006-09-29 2013-05-08 北陸電気工業株式会社 防水型押しボタンスイッチ
US7768124B2 (en) * 2007-02-16 2010-08-03 Denso Corporation Semiconductor sensor having a flat mounting plate with banks
CN101446351B (zh) * 2007-11-27 2010-12-22 航天材料及工艺研究所 一种密封防护方法
JP4911725B2 (ja) * 2008-02-18 2012-04-04 三菱電機株式会社 半導体装置
JP5357667B2 (ja) * 2009-08-24 2013-12-04 本田技研工業株式会社 電子装置の製造方法
WO2011024820A1 (ja) * 2009-08-24 2011-03-03 本田技研工業株式会社 電子装置、および、電子装置の製造方法
JP5548467B2 (ja) * 2010-01-29 2014-07-16 本田技研工業株式会社 電子装置、および、電子装置の製造方法
CN102044794B (zh) * 2009-10-21 2012-12-19 泰科电子(上海)有限公司 端子密封结构
CN103633125A (zh) * 2012-08-22 2014-03-12 西安永电电气有限责任公司 电力半导体器件用电极
US20150001700A1 (en) * 2013-06-28 2015-01-01 Infineon Technologies Ag Power Modules with Parylene Coating
JP2015018971A (ja) * 2013-07-11 2015-01-29 富士通株式会社 放熱板、及び海中機器
JP6300751B2 (ja) 2015-03-25 2018-03-28 三菱電機株式会社 半導体装置
US10177057B2 (en) 2016-12-15 2019-01-08 Infineon Technologies Ag Power semiconductor modules with protective coating
EP4270466A1 (en) * 2022-04-25 2023-11-01 Infineon Technologies AG Power semiconductor module arrangements and methods for producing power semiconductor module arrangements

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62104145A (ja) * 1985-10-31 1987-05-14 Mitsubishi Electric Corp 半導体装置
US6184544B1 (en) * 1998-01-29 2001-02-06 Rohm Co., Ltd. Semiconductor light emitting device with light reflective current diffusion layer

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58121652A (ja) * 1981-12-11 1983-07-20 Fuji Electric Co Ltd 混成集積回路装置
JP2999930B2 (ja) 1994-08-26 2000-01-17 三洋電機株式会社 混成集積回路装置およびその製造方法
DE69535775D1 (de) * 1994-10-07 2008-08-07 Hitachi Ltd Halbleiteranordnung mit einer Mehrzahl von Halbleiterelementen
JP3193852B2 (ja) * 1995-10-18 2001-07-30 株式会社東海理化電機製作所 センサチップ保護用キャップの固定構造
JP3562311B2 (ja) * 1998-05-27 2004-09-08 松下電器産業株式会社 リードフレームおよび樹脂封止型半導体装置の製造方法
JP3695260B2 (ja) * 1999-11-04 2005-09-14 株式会社日立製作所 半導体モジュール
JP2001210758A (ja) * 2000-01-28 2001-08-03 Mitsubishi Electric Corp 半導体パワーモジュール
JP4614038B2 (ja) 2001-09-25 2011-01-19 日本ケミコン株式会社 樹脂封止型電子部品
DE10237561C1 (de) * 2002-08-16 2003-10-16 Semikron Elektronik Gmbh Induktivitätsarme Schaltungsanordnung bzw. Schaltungsaufbau für Leistungshalbleitermodule

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62104145A (ja) * 1985-10-31 1987-05-14 Mitsubishi Electric Corp 半導体装置
US6184544B1 (en) * 1998-01-29 2001-02-06 Rohm Co., Ltd. Semiconductor light emitting device with light reflective current diffusion layer

Also Published As

Publication number Publication date
US20050104189A1 (en) 2005-05-19
EP1533839A2 (en) 2005-05-25
EP1533839B1 (en) 2016-04-27
JP4081611B2 (ja) 2008-04-30
KR100591509B1 (ko) 2006-06-19
TW200522291A (en) 2005-07-01
EP1533839A3 (en) 2011-09-07
US7091580B2 (en) 2006-08-15
JP2005150621A (ja) 2005-06-09
KR20050048484A (ko) 2005-05-24
TWI248175B (en) 2006-01-21
CN1619796A (zh) 2005-05-25

Similar Documents

Publication Publication Date Title
CN1307712C (zh) 半导体器件
KR100804841B1 (ko) 집적 커패시터를 갖는 홀 효과 센서 어셈블리 및 그 제조 방법
US5498903A (en) Surface mountable integrated circuit package with integrated battery mount
JP2008288610A (ja) 回路モジュールの製造方法
AU739545B2 (en) Plastic-Encapsulated Semiconductor Device and Fabrication Method Thereof
US20230238315A1 (en) Semiconductor packaged structure and manufacturing method thereof, and semiconductor device
KR102252362B1 (ko) 반도체 장치
JP2001230347A (ja) 半導体装置及びその製造方法
KR20150072898A (ko) 반도체 패키지 및 그 제조 방법
JP2002110121A (ja) 電池パック
CN112897451B (zh) 传感器封装结构及其制作方法和电子设备
US6717822B1 (en) Lead-frame method and circuit module assembly including edge stiffener
CN202549841U (zh) 半导体模块
JP3107385U (ja) チップの封入構造
CN210984635U (zh) 一种固体继电器dbc基板的安装结构
CN112289689B (zh) 半导体封装结构制作方法和半导体封装结构
CN216015356U (zh) 功率模块的Pressfit端子连接结构及功率模块
CN115692387A (zh) 半导体封装结构
KR101983164B1 (ko) 전력 반도체 패키지 및 그 제조 방법
JP2006086337A (ja) 樹脂封止型電子装置及びその製法
JP2017199888A (ja) 半導体装置の製造方法及び半導体装置
KR19980019661A (ko) 홈이 형성된 인쇄회로기판을 이용한 COB(Chip On Board)패키지
JP2015043366A (ja) 電子装置
CN113838825A (zh) 功率模块的Pressfit端子连接结构及功率模块
KR200179997Y1 (ko) 반도체패키지의 히트슬러그 구조

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070328

Termination date: 20191119

CF01 Termination of patent right due to non-payment of annual fee