KR200317696Y1 - 히트싱크 타입 트랜지스터의 패키지 구조 - Google Patents

히트싱크 타입 트랜지스터의 패키지 구조 Download PDF

Info

Publication number
KR200317696Y1
KR200317696Y1 KR20-2002-0034955U KR20020034955U KR200317696Y1 KR 200317696 Y1 KR200317696 Y1 KR 200317696Y1 KR 20020034955 U KR20020034955 U KR 20020034955U KR 200317696 Y1 KR200317696 Y1 KR 200317696Y1
Authority
KR
South Korea
Prior art keywords
heat sink
type transistor
lead frame
sink type
package
Prior art date
Application number
KR20-2002-0034955U
Other languages
English (en)
Inventor
홍상균
Original Assignee
에스피반도체통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스피반도체통신 주식회사 filed Critical 에스피반도체통신 주식회사
Priority to KR20-2002-0034955U priority Critical patent/KR200317696Y1/ko
Application granted granted Critical
Publication of KR200317696Y1 publication Critical patent/KR200317696Y1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334Auxiliary members in encapsulations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49568Lead-frames or other flat leads specifically adapted to facilitate heat dissipation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 고안은 히트싱크 타입 트랜지스터의 패키지 구조에 관한 것으로서, 리드프레임의 방열판과의 연결부위 양쪽에 홈을 파서 몰드수지로 몰딩시 결합력을 강하게 하도록 형성된 것이다.

Description

히트싱크 타입 트랜지스터의 패키지 구조 {Package structure of heat sink type transistor}
본 고안은 히트싱크 타입 트랜지스터의 패키지 구조에 관한 것이다.
트랜지스터의 외관형상은, 반도체칩의 접촉패드를 와이어를 통해 외부단자와 연결시키며 반도체칩을 실장하는 리드프레임(leadframe)과 이 리드프레임을 EMC(에폭시 몰드수지)로 덮어서 보호하는 패키지(package)에 의해 형성된다. 트랜지스터는 여러가지 다양한 패키지 형태를 갖고 있지만, 일명 풀팩 타입(full-pak)(도1a참조)과 히트싱크 타입(도2a 참조)이 많이 사용되고 있다.
풀팩 타입 패키지는 도1a에서 보는 것과 같이 리드프레임 전체에 몰드수지를 씌운 형태의 대명사이다.
도1b는 풀팩 타입 트랜지스터의 리드프레임(10)을 나타내는데, 리드프레임(10)의 "101" 부분은 가는 금속와이어를 통해 반도체칩의 접촉패드(도시안함)와 연결되는 본딩패드이다.
도1c는 풀팩 타입 트랜지스터의 리드프레임(10)의 뒷면(12)을 나타내는데, 표면에 다수의 엠보스(121)가 형성되어 있음을 알 수 있다. 엠보스(121)는 칩에서 발생되는 열을 방출하기 위한 역할과 리드프레임과 외형 몰드수지(EMC)와의 결합력을 강하게 하는 역할을 한다.
도1d는 풀팩 타입 트랜지스터의 완성된 외관패키지(14)를 나타내는 것으로서 앞에서 설명한 것과 같이 에폭시 몰드수지(EMC)로써 리드프레임과 칩을 덮어서 보호한다. 도1d에서 "141" 부분은 리드프레임에 탑재된 칩 및 금속와이어의 높이보다 단을 주어 높게 몰딩된 단차부를 나타낸다. 이 단차부(141)는 도1d에서 보듯이 2개의 경사를 가지며, 최상면의 각은 약 5°정도의 경사각을 갖는다.
한편, 도2a는 히트싱크 타입 트랜지스터 패키지를 나타낸다. 이는 방열판(heat sink)이 외부로 노출되도록 패키징되어 칩에서 발생하는 열의 방출을 원활히 하기 위하여 만들어진 패키지이다. 이러한 히트싱크 타입에서는 외형몰딩시에 몰드수지(203)와 리드프레임(22)과의 접착력(특히 도2b의 "201" 부분)을 강하게 할 것이 요구된다.
그러나, 히트싱크타입에 있어서는, 외형의 전체를 몰딩하지 못하고 전면부와 후면 일부만을 몰딩하므로 리드프레임과 몰딩의 결합이 약하여 강한 충격시 분리될 우려가 있다.
본 고안은 상기한 바와 같은 종래의 히트싱크 타입 트랜지스터에 있어서의 문제점을 해결하기 위하여 안출된 것으로서, 본 고안의 목적은 리드프레임의 방열판과의 연결부위 양쪽에 홈을 파서 몰드수지로 몰딩시 결합력을 강하게 하도록 형성된, 히트싱크 타입 트랜지스터를 제공하는 것이다.
도1a~d는 종래의 풀팩 타입 트랜지스터 패키지의 구성도.
도2a~c는 종래의 히트싱크타입 트랜지스터 패키지의 구성도.
도3a,b는 본 고안에 따른 히트싱크타입 트랜지스터 패키지의 구성도.
<도면부호의 설명>
리드프레임(10), 리드프레임 뒷면(12), 엠보스(121), 외관패키지(14), 단차부(141), 몰드수지(203), 리드프레임(22), 방열판(40), 리드프레임(42), 홈(401), 몰드수지(403)
도3a,b는 본 고안에 따른 히트싱크타입 트랜지스터 패키지에 관한 도면이다.
도3a 및 도3b에서 보는 바와 같이, 히트싱크타입 패키지의 경우에는 리드프레임(42)의 방열판(40)과의 연결부위 양쪽에 홈(401)을 파서 몰드수지(403)로 몰딩시 결합력을 강하게 하여 강한 충격에도 견딜 수 있도록 리드프레임(42)을 개선하였다.
본 실시예에 따른 히트싱크 타입 패키지는 다른 패키지 형태에 대하여도 응용할 수 있다. 예를 들어, 도3a,b의 사상은 TO-220-3L, D2-Pak, I2-Pak, D-Pak, I-Pak에 사용되고있는 리드프레임에 적용하여 몰딩 결합력을 강화 할 수 있다.
이상에서와 같이, 본 고안에 따르면 히트싱크 타입 트랜지스터에 있어서 리드프레임의 방열판과의 연결부위 양쪽에 홈을 파서 몰드수지로 몰딩시 결합력을 강하게 하여 강한 충격에도 견딜 수 있는 효과가 있다.

Claims (1)

  1. 방열판(40)을 포함하는 리드프레임(42)을 갖는 히트싱크 타입 트랜지스터 패키지 구조에 있어서,
    상기 리드프레임(42)이 방열판(40)과 연결되는 부위의 양쪽에 홈(401)이 형성되어 있는 것을 특징으로 하는, 히트싱크 타입 트랜지스터.
KR20-2002-0034955U 2002-11-22 2002-11-22 히트싱크 타입 트랜지스터의 패키지 구조 KR200317696Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20-2002-0034955U KR200317696Y1 (ko) 2002-11-22 2002-11-22 히트싱크 타입 트랜지스터의 패키지 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20-2002-0034955U KR200317696Y1 (ko) 2002-11-22 2002-11-22 히트싱크 타입 트랜지스터의 패키지 구조

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR20-2002-0018666U Division KR200301289Y1 (ko) 2002-06-20 2002-06-20 풀팩 타입 트랜지스터의 리드프레임 및 패키지 구조

Publications (1)

Publication Number Publication Date
KR200317696Y1 true KR200317696Y1 (ko) 2003-06-25

Family

ID=49335164

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20-2002-0034955U KR200317696Y1 (ko) 2002-11-22 2002-11-22 히트싱크 타입 트랜지스터의 패키지 구조

Country Status (1)

Country Link
KR (1) KR200317696Y1 (ko)

Similar Documents

Publication Publication Date Title
US6476474B1 (en) Dual-die package structure and method for fabricating the same
US6177724B1 (en) Semiconductor device
US6211574B1 (en) Semiconductor package with wire protection and method therefor
WO2005067526A3 (en) Flipchip qfn package and method therefore
KR20020061225A (ko) 적층형 반도체 패키지
WO2004093128A3 (en) Lead frame structure with aperture or groove for flip chip in a leaded molded package
US7897920B2 (en) Radiation sensor device and method
US7030471B2 (en) Semiconductor package containing an integrated-circuit chip supported by electrical connection leads
JPH11260987A (ja) ヒートスプレッドを有するリードフレーム及び同リードフレームを用いた半導体パッケージ
US20180122731A1 (en) Plated ditch pre-mold lead frame, semiconductor package, and method of making same
KR102252362B1 (ko) 반도체 장치
US8476591B2 (en) Radiation sensor device and method
KR200317696Y1 (ko) 히트싱크 타입 트랜지스터의 패키지 구조
JP3398004B2 (ja) パッケージ型半導体装置の構造
KR200301289Y1 (ko) 풀팩 타입 트랜지스터의 리드프레임 및 패키지 구조
JP2004273946A (ja) 半導体装置
JPH0745655A (ja) 半導体素子の封止構造
KR20030083561A (ko) 수지밀봉형 반도체장치
JPH05291345A (ja) 半導体装置
JPH012329A (ja) 樹脂封止用金型
KR20010044948A (ko) 반도체 패키지
KR100658894B1 (ko) 리드프레임의 몰딩 방법
KR970006162Y1 (ko) 반도체패키지의 외부돌출형 히트싱크
KR100345163B1 (ko) 볼 그리드 어레이 패키지
KR20020001151A (ko) 리드를 이용한 칩 스케일 패키지의 제조 방법

Legal Events

Date Code Title Description
U106 Divisional application of utility model
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20060609

Year of fee payment: 10

EXPY Expiration of term