JP3398004B2 - パッケージ型半導体装置の構造 - Google Patents

パッケージ型半導体装置の構造

Info

Publication number
JP3398004B2
JP3398004B2 JP06932497A JP6932497A JP3398004B2 JP 3398004 B2 JP3398004 B2 JP 3398004B2 JP 06932497 A JP06932497 A JP 06932497A JP 6932497 A JP6932497 A JP 6932497A JP 3398004 B2 JP3398004 B2 JP 3398004B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
synthetic resin
semiconductor device
wire bonding
mold part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP06932497A
Other languages
English (en)
Other versions
JPH10270606A (ja
Inventor
純一 疋田
和孝 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP06932497A priority Critical patent/JP3398004B2/ja
Priority to US09/046,412 priority patent/US6046506A/en
Publication of JPH10270606A publication Critical patent/JPH10270606A/ja
Application granted granted Critical
Publication of JP3398004B2 publication Critical patent/JP3398004B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/16Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体チップの部
分を、合成樹脂製のモールド部にてパッケージして成る
いわゆるパッケージ型半導体装置の構造に関するもので
ある。
【0002】
【従来の技術】一般に、半導体装置においては、表面に
各種回路素子の複数個又は多数個を形成した半導体チッ
プの部分を、エポキシ樹脂等の熱硬化性合成樹脂製のモ
ールド部にてパッケージしていることは周知の通りであ
る。
【0003】ところで、前記半導体チップの部分をパッ
ケージするモールド部は、従来から良く知られているよ
うに、半導体チップの部分を、一対の金型の合わせ面に
凹み形成したキャビティーにて密閉し、このキャビティ
ー内に、合成樹脂を溶融状態で高い圧力で注入したの
ち、冷却・硬化すると言うトランファ成形法によって成
形している。
【0004】
【発明が解決しようとする課題】前記モールド部は、前
記したように、一対の金型におけるキャビティー内に、
合成樹脂を溶融状態で高い圧力で注入したのち冷却・硬
化すると言うトラスファ成形法によって成形するもので
あることにより、このモールド部にてパッケージされる
半導体チップには、溶融合成樹脂をキャビティー内に注
入するときの圧力による外力、及び、合成樹脂が溶融状
態から硬化するときの収縮に伴って発生する外力、並び
に、モールド部と半導体チップとの間における熱膨張差
によって発生する外力が作用することになる。
【0005】その結果、前記モールド部に亀裂が発生し
たり、或いは、半導体チップに欠けが発生したりする問
題があるばかりか、このモールド部の材料である合成樹
脂にその機械的強度等を高めることのために混合されて
いるフィラー粒子が、前記した外力によって、半導体チ
ップの表面に形成されている各種の回路素子の部分に対
して直接的に食い込むことになるから、半導体チップに
おける回路素子を破損するおそれが大きいと言う問題も
あった。
【0006】本発明は、これらの問題を解消することを
技術的課題とするものである。
【0007】
【課題を解決するための手段】この技術的課題を達成す
るため本発明は、「表面に各種の回路素子と、ワイヤボ
ンディング接続用パッドの複数個とを形成した半導体チ
ップを、熱硬化性合成樹脂製のモールド部にてパッケー
ジして成る半導体装置において、前記半導体チップにお
ける表面に、軟質フィルムを、半導体チップの表面にお
ける回路素子の部分を覆い、前記各ワイヤボンディング
接続用パッドを覆うことがないように貼着する一方、前
記各ワイヤボンディング接続用パッド及びこれに接続し
た金属線の部分を、前記モールド部を構成する熱硬化性
合成樹脂にて被覆した。」と言う構成にした。
【0008】
【発明の作用・効果】このように構成することにより、
モールド部を成形するとき、及びモールド部を成形した
後において半導体チップに対して作用する外力を、前記
軟質フィルムの弾性変形によって緩和することができる
から、モールド部に亀裂が発生したり、半導体チップに
欠けが発生したりすることを確実に低減できるのであ
る。
【0009】しかも、前記モールド部の材料である合成
樹脂に混合されているフィラー粒子が半導体チップにお
ける回路素子に対して直接的に食い込むことを、前記軟
質フィルムにて阻止できるから、モールド部の材料であ
る合成樹脂に混合されているフィラー粒子のために半導
体チップにおける回路素子を損傷することをも確実に低
減できるのである。
【0010】ところで、前記半導体チップに対して作用
する外力を、軟質フィルムの弾性変形によって緩和する
ことをより確実するには、前記軟質フィルムをより軟質
のものにすれば良いが、軟質フィルムをより軟質のもの
すれば、モールド部の材料である合成樹脂に混合されて
いるフィラー粒子が半導体チップにおける回路素子に対
して食い込むことを当該軟質フィルムにて阻止すること
の効果が低下する。
【0011】これに対して、本発明は、「請求項2」に
記載したように、「表面に各種の回路素子と、ワイヤボ
ンディング接続用パッドの複数個とを形成した半導体チ
ップを、熱硬化性合成樹脂製のモールド部にてパッケー
ジして成る半導体装置において、前記半導体チップにお
ける表面に、粉末粒子を混合した軟質フィルムを、半導
体チップの表面における回路素子の部分を覆い、前記各
ワイヤボンディング接続用パッドを覆うことがないよう
に貼着する一方、前記各ワイヤボンディング接続用パッ
ド及びこれに接続した金属線の部分を、前記モールド部
を構成する熱硬化性合成樹脂にて被覆した。」ことを提
案するものである。
【0012】このように、軟質フィルムに粉末粒子を混
合することにより、モールド部の材料である合成樹脂に
混合されているフィラー粒子が当該軟質フィルムに食い
込んだとき、この軟質フィルムに混入されている粉末粒
子のうち前記フィラー粒子が食い込む付近のものが互い
に密接するように一体化して、前記フィラー粒子の前記
以上の食い込みを確実に阻止することができる。
【0013】すなわち、「請求項2」によると、軟質フ
ィルムを、当該軟質フィルムに対するフィラー粒子の食
い込みを確実に防止できる形態のもとで、より軟質のも
のにすることができるから、前記した効果を更に助長で
きる効果を有する。
【0014】
【発明の実施の形態】以下、本発明の実施の形態を、図
1及び図2の図面について説明する。
【0015】この図において、符号1は、半導体チップ
を示し、この半導体チップ1の上面には、点線で示す中
心領域1aの部分に各種の回路素子が、その周囲の部分
に多数個のワイヤボンディング接続用パッド1bが形成
されている。
【0016】この半導体チップ1の上面に、シリコン等
の軟質合成樹脂製の軟質フィルム2を、前記回路素子の
部分を覆い、前記各ワイヤボンディング接続用パッド1
bを 覆うことがないように貼着する。
【0017】そして、この半導体チップ1を、リードフ
レーム3におけるチップマウント部3aにダイボンディ
ングしたのち、その各ワイヤボンディング接続用パッド
1bと、リードフレーム3における各リード端子3bと
の間の各々を細い金属線4にてワイヤボンディングす
る。
【0018】次いで、前記リードフレーム3を、上下一
対の金型(図示せず)に挟み付けることにより、前記半
導体チップ1及び金属線4の部分を、両金型の合わせ面
に凹み形成したキャビティー(図示せず)にて密閉し、
このキャビティー内に、熱硬化性合成樹脂を溶融状態で
高い圧力で注入したのち、冷却・硬化すると言うトラン
ファ成形法によって、モールド部5を成形する。
【0019】このモールド部5の成形に際しては、前記
各各ワイヤボンディング接続用パッド1b及びこれに接
続した金属線4を、前記モールド部5を構成する熱硬化
性合成樹脂によって被覆するようにする。
【0020】前記半導体チップ1の上面に貼着した軟質
フィルム2は、モールド部5を成形するとき、及びモー
ルド部5を成形した後において半導体チップ1に対して
作用する外力を、当該軟質フィルム2の弾性変形によっ
て緩和すると言う作用を行うと共に、前記モールド部5
の材料である合成樹脂に混合されているフィラー粒子が
半導体チップ1における回路素子に対して直接的に食い
込むことを阻止する作用を行うのである。
【0021】この場合において、前記軟質フィルム2と
して、粉末粒子を混合した軟質フィルムを使用すること
により、モールド部5の材料である合成樹脂に混合され
ているフィラー粒子が当該軟質フィルムに食い込んだと
き、この軟質フィルムに混入されている粉末粒子のうち
前記フィラー粒子が食い込む付近のものが互いに密接す
るように一体化して、前記フィラー粒子の前記以上の食
い込みを確実に阻止するから、軟質フィルムを、当該軟
質フィルムに対するフィラー粒子の食い込みを確実に防
止できる形態のもとで、より軟質のものにすることがで
きるのである。
【図面の簡単な説明】
【図1】本発明の実施形態による半導体装置の縦断正面
図である。
【図2】半導体チップの斜視図である。
【符号の説明】
1 半導体チップ 1b 接続用パッド 2 軟質フィルム 3 リードフレーム 4 金属線 5 モールド部
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−107156(JP,A) 特開 昭63−107050(JP,A) 特開 昭62−24650(JP,A) 特開 平6−334106(JP,A) 特開 平9−64240(JP,A)

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】表面に各種の回路素子と、ワイヤボンディ
    ング接続用パッドの複数個とを形成した半導体チップ
    を、熱硬化性合成樹脂製のモールド部にてパッケージし
    て成る半導体装置において、 前記半導体チップにおける表面に、軟質フィルムを、半
    導体チップの表面における回路素子の部分を覆い、前記
    各ワイヤボンディング接続用パッドを覆うことがないよ
    うに貼着する一方、前記各ワイヤボンディング接続用パ
    ッド及びこれに接続した金属線の部分を、前記モールド
    部を構成する熱硬化性合成樹脂にて被覆したことを特徴
    とするパッケージ型半導体装置の構造。
  2. 【請求項2】表面に各種の回路素子と、ワイヤボンディ
    ング接続用パッドの複数個とを形成した半導体チップ
    を、熱硬化性合成樹脂製のモールド部にてパッケージし
    て成る半導体装置において、 前記半導体チップにおける表面に、粉末粒子を混合した
    軟質フィルムを、半導体チップの表面における回路素子
    の部分を覆い、前記各ワイヤボンディング接続用パッド
    を覆うことがないように貼着する一方、前記各ワイヤボ
    ンディング接続用パッド及びこれに接続した金属線の部
    分を、前記モールド部を構成する熱硬化性合成樹脂にて
    被覆したことを特徴とするパッケージ型半導体装置の構
    造。
JP06932497A 1997-03-24 1997-03-24 パッケージ型半導体装置の構造 Expired - Lifetime JP3398004B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP06932497A JP3398004B2 (ja) 1997-03-24 1997-03-24 パッケージ型半導体装置の構造
US09/046,412 US6046506A (en) 1997-03-24 1998-03-23 Semiconductor device with package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06932497A JP3398004B2 (ja) 1997-03-24 1997-03-24 パッケージ型半導体装置の構造

Publications (2)

Publication Number Publication Date
JPH10270606A JPH10270606A (ja) 1998-10-09
JP3398004B2 true JP3398004B2 (ja) 2003-04-21

Family

ID=13399269

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06932497A Expired - Lifetime JP3398004B2 (ja) 1997-03-24 1997-03-24 パッケージ型半導体装置の構造

Country Status (2)

Country Link
US (1) US6046506A (ja)
JP (1) JP3398004B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3737333B2 (ja) * 2000-03-17 2006-01-18 沖電気工業株式会社 半導体装置
WO2003044858A2 (en) * 2001-11-23 2003-05-30 Koninklijke Philips Electronics N.V. Semiconductor device and method of enveloping an integrated circuit
DE102004020173B4 (de) * 2004-04-24 2014-02-20 Robert Bosch Gmbh Mikrostrukturiertes Bauelement und ein Verfahren zum Herstellen eines mikrostrukturierten Bauelements
JP2006100752A (ja) * 2004-09-30 2006-04-13 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2008078555A (ja) * 2006-09-25 2008-04-03 Nec Electronics Corp 半導体装置およびその製造方法
JP2009130271A (ja) * 2007-11-27 2009-06-11 Panasonic Corp 半導体装置とその製造方法
JP2011100718A (ja) * 2009-10-05 2011-05-19 Yazaki Corp コネクタ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5966157A (ja) * 1982-10-08 1984-04-14 Fujitsu Ltd 半導体装置及びその製造方法
AU8519891A (en) * 1990-08-01 1992-03-02 Staktek Corporation Ultra high density integrated circuit packages, method and apparatus
JP2613128B2 (ja) * 1990-10-01 1997-05-21 三菱電機株式会社 半導体装置
US5406117A (en) * 1993-12-09 1995-04-11 Dlugokecki; Joseph J. Radiation shielding for integrated circuit devices using reconstructed plastic packages
JP2531382B2 (ja) * 1994-05-26 1996-09-04 日本電気株式会社 ボ―ルグリッドアレイ半導体装置およびその製造方法
JPH07335790A (ja) * 1994-06-06 1995-12-22 Toray Dow Corning Silicone Co Ltd 半導体素子保護用組成物および半導体装置

Also Published As

Publication number Publication date
JPH10270606A (ja) 1998-10-09
US6046506A (en) 2000-04-04

Similar Documents

Publication Publication Date Title
US6211574B1 (en) Semiconductor package with wire protection and method therefor
US5773878A (en) IC packaging lead frame for reducing chip stress and deformation
US4884124A (en) Resin-encapsulated semiconductor device
JPH07326711A (ja) 半導体装置
JP2558413B2 (ja) リードフレーム上へのプラスチック部材の形成方法
US5289033A (en) Packaging of semiconductor chips with resin
JP3398004B2 (ja) パッケージ型半導体装置の構造
JP3023303B2 (ja) 半導体装置の成形方法
JPH0693469B2 (ja) 樹脂封止型半導体装置
JPH07307350A (ja) 半導体リードフレ−ムおよびパッケージ
JPH06209071A (ja) 樹脂封止半導体装置およびその製造方法
JP2555931B2 (ja) 半導体装置の製造方法
JPS63146454A (ja) Icパツケ−ジ
JPH08115941A (ja) 半導体装置
JP2004087673A (ja) 樹脂封止型半導体装置
JPH0334912Y2 (ja)
KR0125874Y1 (ko) 반도체 패키지
KR100455698B1 (ko) 칩 싸이즈 패키지 및 그 제조 방법
JPH02189959A (ja) 半導体装置
JP3514516B2 (ja) 半導体装置の製造方法
JP2543525B2 (ja) 樹脂封止型半導体装置
JPH0526760Y2 (ja)
JPH0682763B2 (ja) 半導体装置
JPS6066836A (ja) 封止半導体装置
US20040169276A1 (en) Method of packaging a semiconductor chip

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090214

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120214

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120214

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130214

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140214

Year of fee payment: 11

EXPY Cancellation because of completion of term