JPH0682763B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0682763B2
JPH0682763B2 JP11924389A JP11924389A JPH0682763B2 JP H0682763 B2 JPH0682763 B2 JP H0682763B2 JP 11924389 A JP11924389 A JP 11924389A JP 11924389 A JP11924389 A JP 11924389A JP H0682763 B2 JPH0682763 B2 JP H0682763B2
Authority
JP
Japan
Prior art keywords
semiconductor element
gel
lead terminal
filler
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP11924389A
Other languages
English (en)
Other versions
JPH02298051A (ja
Inventor
眞一 笠屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP11924389A priority Critical patent/JPH0682763B2/ja
Publication of JPH02298051A publication Critical patent/JPH02298051A/ja
Publication of JPH0682763B2 publication Critical patent/JPH0682763B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置に関し、さらに詳しくは、電力
用モジュールの外装構造の改良に係るものである。
〔従来の技術〕
従来例によるこの種の電力用モジュールの外装構造を第
2図に示す。
この第2図従来例構造において、符号1は合成樹脂製の
側壁からなる無底状のケース主体を示しており、このケ
ース主体1には、底板としての金属製の放熱板2を設
け、かつこの放熱板2上に絶縁基板(または絶縁膜)3
が接着されている。また、前記絶縁基板3上にあつて
は、半導体素子,こゝでは、電力用半導体素子4を搭載
させると共に、半導体素子4の各端子にリードワイヤ4a
で接続された基板面の各パッド(図示省略した)上に
は、ダンパー部としてのS字状に屈曲された,いわゆる
ベンド部5bを有する各リード端子5の下端接合部5aを半
田層によつてそれぞれに接合させ、かつこれらの各リー
ド端子5の上端接続部5cをケース主体1の上方に取り出
してある。そして、前記ケース主体1内には、各リード
端子5のベンド部5bが埋め込まれる程度の位置までゲル
状充填物6を注入固化させ、さらに、その上に封止樹脂
7を注入硬化させて全体を樹脂封止したものである。
こゝで、前記各リード端子5にS字状に屈曲されたベン
ド部5bを設ける理由は、次の通りである。すなわち,各
リード端子5のベンド部5b以下の部分,および半導体素
子4を埋め込むゲル状充填物6は、その熱膨張係数が大
きいことから、このゲル状充填物6を埋め込み、その
後、常温により封止樹脂7を注入硬化させた上で、この
構成の半導体装置に熱疲労試験などを施したとき、ゲル
状充填物6が熱膨張することによつて、絶縁基板3上で
のパッドと各リード端子5での下端接合部5aとを接合し
ている半田層に熱応力が加えられて亀裂を生じ、その結
果,いわゆるリードオーブン不良になつたり、あるいは
金属疲労によつて各リード端子5に同様に亀裂が入るな
どの点を避ける必要上,この熱応力を緩和するためのダ
ンパー部として、このようなS字状のベンド部5bを形成
させているのである。
〔発明が解決しようとする課題〕
しかしながら、前記のようにS字状に屈曲されたベンド
部5bを有するリード端子5では、このダンパー部として
のS字状のベンド部5bを余分に必要としているために、
半導体装置全体の外形高さがそれだけ大きくなると云う
不利があり、また、ダンパー部としての応力緩和の作用
を得るのには、少なくともこのベンド部5bを越える高さ
部分までゲル状充填物6を埋め込む必要があつて、コス
トの高いゲル状充填物6をこのように使用するときは、
半導体装置の製造コストが増加し、さらには、各リード
端子5についてもベンド部5bを形成する分だけリードが
長くなつて、インダクタンスが増加するなどの不都合を
避けられないものであつた。
この発明は、従来のこのような問題点を解消するために
なされたもので、その目的とするところは、各リード端
子にダンパー部としてのベンド部を形成しないで済ませ
るようにした,この種の半導体装置を提供することであ
る。
〔課題を解決するための手段〕
前記目的を達成するために、この発明に係る半導体装置
は、絶縁基板上に搭載される半導体素子部分を取り囲む
壁部を独立に設けて、この壁部内にのみゲル状充填物を
充填させるようにし、かつ同壁部の外側にあつて、この
ゲル状充填物とは無関係に各リード端子を半田付けし、
これらの各リード端子部分を封止樹脂で封止させるよう
にしたものである。
すなわち,この発明は、底部放熱板上に絶縁基板を装着
したケース主体を有し、前記絶縁基板上には、半導体素
子を搭載させ、かつ半導体素子を取り囲むようにして、
これを埋め込むに足るだけの高さの壁部を設け、また、
半導体素子の各端子に接続された絶縁基板面の各パッド
上に、前記壁部の外側で各リード端子の下端接合部を半
田層によつてそれぞれに接合させると共に、壁部で囲ま
れた半導体素子を含む内部に、半導体素子を埋め込む程
度までゲル状充填物を注入固化させ、さらに、これらの
壁部内でゲル状充填物によつて埋め込まれた半導体素子
の部分,および各リード端子の下部を含んで、前記ケー
ス主体内に封止樹脂を注入硬化させて樹脂封止したこと
を特徴とする半導体装置である。
〔作用〕
従つて、この発明の場合、ゲル状充填物は、半導体素子
を囲む壁部の内側にのみ充填固化されており、このゲル
状充填物と各リード端子との接触を絶つようにしている
ために、これらの各リード端子に対するゲル状充填物の
熱膨張に起因した応力の影響を殆んどなくすことがで
き、これによつて応力緩和の目的で各リード端子に形成
されていたダンパー部としてのベンド部を省略し得るの
である。
〔実施例〕
以下、この発明に係る半導体装置の一実施例につき、第
1図を参照して詳細に説明する。
第1図はこの実施例を適用した半導体装置の概要構成を
模式的に示す縦断面図であり、この第1図実施例構造に
おいて、前記第2図従来例構造と同一符号は同一または
相当部分を示している。
すなわち,この第1図実施例構造においても、符号1は
合成樹脂製の側壁からなる無底状のケース主体であつ
て、このケース主体1には、底板としての金属製の放熱
板2を設け、かつこの放熱板2上に絶縁基板(または絶
縁膜)3が接着されている。また、前記絶縁基板3上に
あつては、電力用の半導体素子4を搭載させると共に、
この半導体素子4を取り囲むようにして、これを埋め込
むに足るだけの高さの壁部8を設け、かつ半導体素子4
の各端子にリードワイヤ4aで接続された基板面の各パッ
ド(図示省略した)上には、壁部8の外側にあつて各リ
ード端子5の下端接合部5aを半田層によりそれぞれに接
合させ、これらの各リード端子5の上端接続部5cをケー
ス主体1の上方に取り出してある。そして、前記壁部8
で囲まれた半導体素子4のみを含む内部には、この半導
体素子4を埋め込み得る程度の位置までゲル状充填物6
を注入固化させ、さらに、前記ケース主体1内には、壁
部8内でゲル状充填物6によつて埋め込まれた半導体素
子4の部分,および各リード端子5の下部を含み、封止
樹脂7を注入硬化させて全体を樹脂封止させたものであ
る。
従つて、この実施例構造の場合、ゲル状充填物6は、半
導体素子4を囲む壁部8の内側にのみ充填固化されてお
り、このゲル状充填物6と各リード端子5との接触を絶
つようにしたので、これらの各リード端子5に対するゲ
ル状充填物6の熱膨張に起因する応力の影響が殆んどな
くなるため、従来例構造の場合に応力緩和の目的で各リ
ード端子5に形成されていたダンパー部としてのベンド
部5bを省略でき,この結果として、各リード端子5にベ
ンド部5bを必要としていた従来例構造に比較するとき、
装置全体の外形高さを小さくできると共に、ゲル状充填
物6の充填量を非常に少なくし得て装置の製造コストを
充分に低減させることが可能になり、かつ各リード端子
のリード長さも短くなつて、そのインダクタンスを小さ
くできるのである。
〔発明の効果〕
以上詳述したように、この発明によれば、底部の放熱板
上に絶縁基板を装着したケース主体を設け、絶縁基板上
には、半導体素子を搭載させた上で、この半導体素子を
取り囲むようにして、これを埋め込むに足るだけの高さ
の壁部を設け、かつ半導体素子の各端子に接続された絶
縁基板面の各パッド上に、壁部の外側で各リード端子の
下端接合部を半田層によつてそれぞれに接合させると共
に、壁部で囲まれた半導体素子を含む内部に、半導体素
子を埋め込む程度までゲル状充填物を注入固化させ、さ
らに、これらの壁部内でゲル状充填物によつて埋め込ま
れた半導体素子の部分,および各リード端子の下部を含
んで、ケース主体内に封止樹脂を注入硬化して樹脂封止
させるようにしたので、半導体素子を埋め込むゲル状充
填物が、この半導体素子を囲む壁部の内側にのみ充填固
化されて、ゲル状充填物と各リード端子との接触が絶た
れることになり、各リード端子に対するゲル状充填物の
熱膨張に起因した応力の影響を殆んど除去し得るもの
で、このため従来例でのように応力緩和の目的で各リー
ド端子に形成されていたダンパー部としてのベンド部を
一切省略でき、この結果として、各リード端子にベンド
部を必要としていた従来例に比較するとき、半導体装置
全体の外形高さを効果的に小さくでき、また一方では、
ゲル状充填物の充填量を非常に少なくし得ることから、
半導体装置自体の製造コストを充分に低減でき、併せ
て、各リード端子のリード長さも可及的に短くし得て、
そのインダクタンスを小さくできるのであり、しかも、
全体構造が比較的簡単で容易かつ安価に実施し得るなど
の優れた特長を有するものである。
【図面の簡単な説明】
第1図はこの発明の一実施例を適用した半導体装置の概
要構成を摸式的に示す縦断面図であり、また、第2図は
従来例による同上半導体装置の概要構成を摸式的に示す
縦断面図である。 1……ケース主体、2……放熱板、3……絶縁基板(絶
縁膜)、4……半導体素子、5……リード端子、5a……
リード端子の下端接合部、6……ゲル状充填物、7……
封止樹脂、8……半導体素子を取り囲む壁部。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】底部放熱板上に絶縁基板を接着したケース
    主体を有し、前記絶縁基板上には、半導体素子を搭載さ
    せ、かつ半導体素子を取り囲むようにして、これを埋め
    込むに足るだけの高さの壁部を設け、また、半導体素子
    の各端子に接続された絶縁基板面の各パッド上に、前記
    壁部の外側で各リード端子の下端接合部を半田層によつ
    てそれぞれに接合させると共に、壁部で囲まれた半導体
    素子を含む内部に、半導体素子を埋め込む程度までゲル
    状充填物を注入固化させ、さらに、これらの壁部内でゲ
    ル状充填物によつて埋め込まれた半導体素子の部分,お
    よび各リード端子の下部を含んで、前記ケース主体内に
    封止樹脂を注入硬化させて樹脂封止したことを特徴とす
    る半導体装置。
JP11924389A 1989-05-12 1989-05-12 半導体装置 Expired - Lifetime JPH0682763B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11924389A JPH0682763B2 (ja) 1989-05-12 1989-05-12 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11924389A JPH0682763B2 (ja) 1989-05-12 1989-05-12 半導体装置

Publications (2)

Publication Number Publication Date
JPH02298051A JPH02298051A (ja) 1990-12-10
JPH0682763B2 true JPH0682763B2 (ja) 1994-10-19

Family

ID=14756509

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11924389A Expired - Lifetime JPH0682763B2 (ja) 1989-05-12 1989-05-12 半導体装置

Country Status (1)

Country Link
JP (1) JPH0682763B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2539144Y2 (ja) * 1992-10-12 1997-06-25 株式会社三社電機製作所 半導体モジュール
JP2539143Y2 (ja) * 1992-10-12 1997-06-25 株式会社三社電機製作所 半導体モジュール
JP5968611B2 (ja) * 2011-11-22 2016-08-10 新電元工業株式会社 パワーモジュールおよびその製造方法、並びに樹脂フレーム

Also Published As

Publication number Publication date
JPH02298051A (ja) 1990-12-10

Similar Documents

Publication Publication Date Title
US4855868A (en) Preformed packaging arrangement for energy dissipating devices
JP5415823B2 (ja) 電子回路装置及びその製造方法
US4829403A (en) Packaging arrangement for energy dissipating devices
JP3362530B2 (ja) 樹脂封止型半導体装置およびその製造方法
US5834835A (en) Semiconductor device having an improved structure for storing a semiconductor chip
JPH0682763B2 (ja) 半導体装置
JPS6077446A (ja) 封止半導体装置
JP3398004B2 (ja) パッケージ型半導体装置の構造
JPH077110A (ja) 半導体装置
JP3147157B2 (ja) 半導体素子を含む電子回路装置
JPS59136953A (ja) 複合素子
US20040000703A1 (en) Semiconductor package body having a lead frame with enhanced heat dissipation
JP2015106649A (ja) 電子装置
JP2710207B2 (ja) 半導体装置およびその製造方法
JPH0210858A (ja) 樹脂封止型半導体装置
JPS6089945A (ja) 封止半導体装置
JP2004506317A (ja) 電気コンポーネントおよび該電気コンポーネントを作製する方法
JP2621722B2 (ja) 半導体装置
JP2504465B2 (ja) 半導体装置
JPH0662550U (ja) 複合半導体装置
JPH0779149B2 (ja) 樹脂封止型半導体装置
JPS5988854A (ja) 半導体装置
JPH0526760Y2 (ja)
JP3565023B2 (ja) 電子部品の実装体および電子部品
JPS6164144A (ja) 半導体装置