JPS5988854A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS5988854A
JPS5988854A JP57198598A JP19859882A JPS5988854A JP S5988854 A JPS5988854 A JP S5988854A JP 57198598 A JP57198598 A JP 57198598A JP 19859882 A JP19859882 A JP 19859882A JP S5988854 A JPS5988854 A JP S5988854A
Authority
JP
Japan
Prior art keywords
frame
resin
island
pellet
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57198598A
Other languages
English (en)
Inventor
Ko Aso
麻生　香
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP57198598A priority Critical patent/JPS5988854A/ja
Publication of JPS5988854A publication Critical patent/JPS5988854A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は樹脂封止型の半導体装置に関し、特に大型の
半導体ペレットを有する半導体素子のパッケージに関す
る。
〔発明の技術的背景とその問題点〕
半導体ベレットの実装法として第１図に示す樹脂封止型
のパッケージによるものが広く使用されている。図にお
いて、リードフレーム１１のアイランド１２上にベレッ
トｌθを取り着け、ボンディングワイヤ１３でペレット
１０の所定の部位とリードフレーム１ノの先端部分を接
続し、エポキシ等の樹脂１４でモールド封止するもので
ある。尚、アイランド１２を含むリード部は図示しない
枠部で連結しており、モールド封止が終了すると、不用
となる枠部を切り落とし、製品とする。
しかし、以前はペレットの大きさがせいせい口 ６ｗｒｎ　　以下であったものが、近年のＬ８ｉの多機
能化に伴い、最近では６×１０ｍｍロ位の大きさのペレ
ットが開発されるようになった。このような大型の半導
体ペレットでは、そ−ルド的止した場合、パッケージ内
にクラックが発生し、実用には耐えなかった。
次にこのクラックの発生原因を簡単に説明する。第２図
は第１図と同様の牛導体累子の断面を示す図で第１図と
同一構成部分には同一符号を付してその説明は省略し、
また、ボンディングワイヤも図示しない。
樹脂クラックは樹脂の熱硬化時に樹脂が収縮するために
発生するもので、第２図において、半導体ペレット１０
とその上部のモールド樹脂との密着性が低いため、図の
ペレット１０上部のモールド樹脂は大きく収縮する。一
方、アイランド１２やペレット１０の側面に存在する樹
脂は、ペレット１０やアイランド１２の端面１５により
、一定収上の収縮が阻害される。その結果、パッケージ
１４内の上記端面ノ５の延長線上にはモールド樹脂の収
紬蓋の差に対応した分の引張応力Ａが発生し、モールド
樹脂が熱硬化した後もこの引張応力が内在したままとな
る。
同様に、アイランド１２の下面においても、アイランド
１２とモーＡ・ド樹脂との密着性が小さいため、モール
ド樹脂の収縮量の差が原因となり引張応力が発生する。
これらの引張応力は、半導体ペレット１ｏ或いはアイラ
ンド１２が大きくなるに従い収縮による歪が増し大きく
なる。このため、尚温、低温の繰返し熱サイクルによる
信頼性試験を行うと、大型の半導体ペレットを有するパ
ッケージでは、第２図のｂまたはｂ′で示すようにクラ
ック（亀裂）が発生した。
〔発明の目的〕
この発明は上記のような点に鑑みなされたもので、クラ
ックを発生させることなく大型の半導体ペレットも樹脂
封止できる半導体装置を提供し、信頼性の向上を図ろう
とするものである。
〔発明の概要〕
すなわちこの発明に係る半導体装置は、半導体ペレット
の取看部となるアイランド周囲に、モールド樹脂とは異
なる樹脂材から成る歪緩和用枠体を設け、モールド樹脂
の熱収縮によるパッケージ内の歪を、上記歪緩和用枠体
によって吸収或は分散させるようにしたものである。
〔発明の実施例〕
以下図面を参照してこの発明の一実施例につき説明する
。尚、以下第１図と四−構成部分には同一符号を付しそ
の詳細な説明を省略する。
第３図の断面図は第１の実施例を示す図で、パッケージ
は図示しない。図において、リードフレーム１ノのアイ
ランド１２上に半導体ペレット１０をマウントした後、
樹脂製の枠体１６をアイランド１２の周囲にはめ込む。
その後、ペレット１０とリードフレームノＩとの所定の
部位をボンディングワイヤ１３でボンディングし、図ホ
しない封止用樹脂で半導体ペレット１０をモールドする
。
ここで、上記枠体１６には、封止用樹脂に比べ充分に弾
力性の高い、例えはシリコン樹脂等の絶縁性の′ｍ脂を
用いる。このようにすると、モールド樹脂が熱硬化時に
収縮しても枠体１６が上記収縮に応じて変形し、パッケ
ージ内の歪を吸収する。尚、第３図のＨで示す枠体１６
の高さ方向の幅は、ペレット１０の上面よりも高くアイ
ランド１２の下面よりも低くなるように取る必要がある
。また、モールド樹脂は長さｌＱｍｍで約０．０２〜０
．１　’ａｍの熱硬化収縮をするため、−辺がｌＱｍｉ
にの長さを有するペレット１０に対しては、第３図のＬ
で示す枠体の厚みが０．３龍以上あれは充分に効果的な
ものとなる。
また、第４図に示すように、アイ２／ド１２にはめ込む
枠体を用いず、アイランド１２周囲に液状の樹脂材を塗
布し硬化させて枠体を形成してもよい。
さらに、これらの枠体１６は、充分な厚みと幅を鳴する
ものであれは、枠体１６と半導体ベレット１０或いはア
イラントノ２との間に間隙があってもよい。
他に、上記実施例では枠体１６の累月として、シリコン
樹脂等弾力性の大きいものについて示したが、リードフ
レームおよび半導体ペレット１０とモールド樹脂との中
間の熱膨張係数を有するエポキシ樹脂等を用いても良い
。この場合には、枠体１６が変形してパッケージ内の歪
を吸収するのではなく、パッケージ内の歪応力を、枠体
１６とアイランド１ｏとの端面、枠体１６とモールド樹
脂との端面のそれぞれにおいて分散させるようにするも
のである。
尚、極細金線から成るボンディングワイヤ１３が倒れる
いわゆるだれと呼はれる事故が起き、ボンディングワイ
ヤー３がアイランド１２や半導体ベレットｌｏに触れ接
触不良を引き起こすことがあるが、アイランド１２周囲
に上述したような絶縁物による枠体１６を設けることに
より、だれによるボンディングワイヤの接触不良も防止
できる。
〔発明の効来〕
以７上のようにこの発明によれは、モールド樹脂の熱硬
化収縮による樹脂封止型パッケージ内の歪を吸収或いは
分散させる歪緩和用枠体をリードフレームのアイランド
周囲に設けることにより、（創脂封止型パッケージのク
ラックの発生とボンディングワイヤのだれによる接触不
良とが防止できる、大型半導体ベレットの封止可能な半
導体装置を提供でき、製品の信頼性向上に寄与するもの
である。
【図面の簡単な説明】
第１図は従来の半導体装置を示す断面図、第２図はパッ
ケージ内のクラックの発生原因を説明する断面図、第３
図はこの発明の一実施例を示す断面図、第４図はこの発
明の他の実施例に係る半導体装置を示す断面図である。 １０・・・半導体ベレット、１１・・・リードフレーム
、１２・・・アイランド、１３・・・ボンディングワイ
ヤ、１４・・・パッケージ、１６・・・枠体。 出願人代理人　弁理士　　鈴　江　武　彦　　− 第１図 第２図 第３図

Claims (3)

    【特許請求の範囲】
  1. （１）　　半導体ペレットと、このベレットの取着部と
    なるアイランドを有するリードフレームと、上記半導体
    ベレットとリードフレームとの所定の部位を接続するボ
    ンディングワイヤと、上記リードフレームおよび半導体
    ペレットおよびボンディングワイヤを一体封止するモー
    ルド樹脂材から成るパッケージとを有する半導体装置に
    おいて、上記アイランド周囲には上記モールド樹脂とは
    異なる樹脂材から成る歪緩和用枠体を具備して成る半導
    体装置。
  2. （２）上記歪緩和用枠体は、上記モールド樹脂よりも大
    きな弾性を１する樹脂材から成ることを特徴とする特許
    請求の範囲第１項記載の装置。
  3. （３）上記全緩和用枠体は、上記モールド樹脂とリード
    フレームとの中間の熱膨張係数を治する樹脂材からなる
    ことを特徴とする特許請求の範囲第１項または第２項記
    載の半導体装ｆＲ６
JP57198598A 1982-11-12 1982-11-12 半導体装置 Pending JPS5988854A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57198598A JPS5988854A (ja) 1982-11-12 1982-11-12 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57198598A JPS5988854A (ja) 1982-11-12 1982-11-12 半導体装置

Publications (1)

Publication Number Publication Date
JPS5988854A true JPS5988854A (ja) 1984-05-22

Family

ID=16393851

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57198598A Pending JPS5988854A (ja) 1982-11-12 1982-11-12 半導体装置

Country Status (1)

Country Link
JP (1) JPS5988854A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6370548A (ja) * 1986-09-12 1988-03-30 Mitsubishi Electric Corp 半導体装置用リ−ドフレ−ム
JPS63142855U (ja) * 1987-03-11 1988-09-20
JPH01155644A (ja) * 1987-12-11 1989-06-19 Toshiba Corp 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6370548A (ja) * 1986-09-12 1988-03-30 Mitsubishi Electric Corp 半導体装置用リ−ドフレ−ム
JPH0545063B2 (ja) * 1986-09-12 1993-07-08 Mitsubishi Electric Corp
JPS63142855U (ja) * 1987-03-11 1988-09-20
JPH0526760Y2 (ja) * 1987-03-11 1993-07-07
JPH01155644A (ja) * 1987-12-11 1989-06-19 Toshiba Corp 半導体装置

Similar Documents

Publication Publication Date Title
US5773878A (en) IC packaging lead frame for reducing chip stress and deformation
KR100386061B1 (ko) 크랙을방지하기위한개량된구조를가지는반도체장치및리이드프레임
KR100614430B1 (ko) 초소형 전자 패키지에 있어서 리드 본드를 보강하기 위한 장치 및 방법
US4523371A (en) Method of fabricating a resin mold type semiconductor device
JPH0685132A (ja) 半導体装置
KR100366111B1 (ko) 수지봉합형 반도체장치의 구조
JPS5988854A (ja) 半導体装置
JPS5821850A (ja) 樹脂封止型半導体装置
JP3568402B2 (ja) 半導体装置
USH73H (en) Integrated circuit packages
JPS63107156A (ja) 樹脂封止型半導体装置
US6194779B1 (en) Plastic mold type semiconductor device
JPS6175549A (ja) 半導体素子を含む電子回路及びその製造方法
JP3218816B2 (ja) 半導体装置
JPH0237752A (ja) 半導体装置
JP2589520B2 (ja) 樹脂封止型半導体装置の製造方法
JPH0745960Y2 (ja) 樹脂封止型半導体装置
JPH0682763B2 (ja) 半導体装置
JP3459576B2 (ja) ワイヤボンド線の補強構造及びそれを備える半導体装置
JPS61112358A (ja) 半導体装置
KR0142756B1 (ko) 칩홀딩 리드 온 칩타입 반도체 패키지
JP3006328B2 (ja) パワーモジュール
JPH0346358A (ja) 樹脂封止型半導体装置及びその製造方法
JPH0870089A (ja) 半導体装置及びその製造方法
JPS6035828B2 (ja) レジン封止集積回路装置の製造方法