JPH0745960Y2 - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPH0745960Y2
JPH0745960Y2 JP1989028568U JP2856889U JPH0745960Y2 JP H0745960 Y2 JPH0745960 Y2 JP H0745960Y2 JP 1989028568 U JP1989028568 U JP 1989028568U JP 2856889 U JP2856889 U JP 2856889U JP H0745960 Y2 JPH0745960 Y2 JP H0745960Y2
Authority
JP
Japan
Prior art keywords
chip
resin
bonding
coat film
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1989028568U
Other languages
English (en)
Other versions
JPH02120840U (ja
Inventor
信二 武井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP1989028568U priority Critical patent/JPH0745960Y2/ja
Publication of JPH02120840U publication Critical patent/JPH02120840U/ja
Application granted granted Critical
Publication of JPH0745960Y2 publication Critical patent/JPH0745960Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Description

【考案の詳細な説明】 （産業上の利用分野） 本考案は、樹脂封止型半導体装置に係り、特に樹脂封止
材の温度変化による影響を低減することができる樹脂封
止型半導体装置に関するものである。
（従来の技術） 一般に、半導体チップ上面に有機ポリマから成る保護膜
（以下、チップコート膜という）を有する樹脂封止型半
導体装置（集積回路）の全体構造は、以下に示すように
構成されている。
第３図は係る従来の樹脂封止型半導体装置の断面図であ
る。
図中、１は外部リード、２は半導体チップ取付用基板
（アイランド）、３はチップボンディング用接合材、４
は半導体チップ、５はボンディングワイヤ、６はチップ
コート膜、７はモールド樹脂、８はベント孔である。
図において、前記チップコート膜６は、モールド樹脂７
の応力によって半導体チップ４面が損傷を受けるのを防
止し、また素子面のAl配線腐食を防止する目的で施され
ている。チップコート膜６の材料としては、シリコーン
系のゲル（ヤング率0.1kgf/mm2以下）、又はゴム（ヤン
グ率0.5kgf/mm2以下）が使われている。
また、モールド樹脂７としては、その線膨脹係数αが、
17×10-6／℃〜30×10-6／℃の範囲のものが使われてい
る。接合材３としては、その弾性率が100kg′〜300kg′
／mm2のエポキシ系樹脂材料が使われている。
（考案が解決しようとする課題） しかしながら、上記構成の半導体装置を用いて温度サイ
クル寿命試験（−65℃で30分、150℃で30分のサイク
ル）を行うと、約30サイクルの時点からボンディングワ
イヤ５のボールネック部で断線を起こしてしまう（10mm
□チップの場合）。
また、温度サイクル寿命は、上記半導体装置を吸湿処理
（85℃、相対温度85％の雰囲気に72時間放置）した後、
基板への半田付けに必要な熱処理（赤外線リフロー装置
により240℃、10秒加熱）を行った場合では、更に短く
なることが判明している。
このボンディングワイヤ５の断線のメカニズムは次のよ
うに考えられる。
すなわち、ボンディングワイヤ５は、半導体チップ４側
の接合部Ａとモールド樹脂側の点Ｂで固定され、A,B間
は柔らかいチップコート膜６（ヤング率0.1kgf/mm2）の
材料で囲まれているため、A,B間のボンディングワイヤ
５は外部変形を受け易い。ここで、温度サイクル寿命試
験において、ΔＴなる温度変化を受けると、パッケージ
全体が変形し、A,B間も相対的に変位する。その結果、
距離▲▼が、▲▼となり、ε＝▲
▼−▲▼／▲▼なる歪みがボンディングワイヤ
５のA,B間に発生する。これにより、ボンディングワイ
ヤ５が繰り返し±εの歪みを受けることにより、最も弱
いボールネック部が疲労破壊し、断線に至る。
また、吸湿加熱処理後の温度サイクル寿命の低下につい
ては、ベント孔８のない装置では、モールド樹脂７と半
導体チップ４の界面に滞留した水分が加熱により気化
し、界面の空隙が膨脹する時の変位により、ボンディン
グワイヤ５が引っ張られ、ダメージを受ける。また、ベ
ント孔８を有する装置であっても、ダイボンディング材
の塑性変形によってダメージを受けることも考えられ
る。
これは、ベント孔付半導体装置の場合、水分の気化によ
るボンディングワイヤ５へのダメージは、ベント孔８か
らの脱気により防止できるが、チップコート膜６及び接
合材３の変形に起因するワイヤ疲労は、防止できないと
いうことから言えるものである。
第４図は従来の加熱処理前の半導体チップとアイランド
の接合層の断面図、第５図は従来の加熱処理後の半導体
チップとアイランドの接合層の断面図である。
これらの図から明らかなように、加熱処理後の接合層1
1″の厚さは、加熱処理前の接合層11′の厚さの７〜10
倍に塑性変形しており、A,B（第３図参照）間には圧縮
応力が残留する結果となり、温度サイクル寿命が低下す
るという問題点があった。
本考案は、上記目的を達成するために、チップコート膜
を有する樹脂封止型半導体装置において、温度サイクル
によるボンディングワイヤの断線を防止することができ
る樹脂封止型半導体装置を提供することを目的とする。
（課題を解決するための手段） 本考案は、上記目的を達成するために、第１の主面とこ
の第１の主面に対向する第２の主面とを有する半導チッ
プと、この半導体チップが搭載されたアイランドと、前
記第２の主面と前記アイランドとを接着する接合材と、
リードと、このリードと前記第１の主面上に形成された
ボンディングパッドとを電気的に接続する導線と、前記
第１の主面上に形成されたチップコート膜であって、前
記ボンディングパッド上に形成されることによって、前
記導線を内部に包含する前記チップコート膜と、このチ
ップコート膜を介して前記ボンディングパッド上に形成
されたモールド樹脂であって、前記半導体チップと前記
アイランドと前記チップコート膜とを樹脂封止する前記
モールド樹脂とを有する樹脂封型半導体装置であって、
前記接合材のヤング率は前記チップコート膜のヤング率
より小さくなるようにしたものである。
（作用） 本考案によれば、半導体チップ上面にチップコート膜を
有する樹脂封止型半導体装置において、アイランド
（２）と半導体チップ（４）の接合材（11）のヤング率
はチップコート膜のヤング率より小さくなるようにす
る。
したがって、接合材（11）のヤング率をチップコート膜
のヤング率より小さい、例えば、0.1kgf/mm2以下とする
ことにより、A,B間のボンディングワイヤ（５）に負荷
される応力が接合材（11）部分で吸収され、歪み量を小
さくすることができる。
また、接合材（11）の剛性が小さくなり、モールド樹脂
（７）の成形収縮による変形に追従し易くなるため、A,
B間の歪み量を低減できる。
更に、接合材（11）としてシリコーン材料を用いる場
合、200℃以上の高温に晒されても、塑性変形すること
がないため、圧縮応力が残留せず、A,B部におけるボン
ディングワイヤ（５）の断線を防止することができる。
（実施例） 以下、本考案の実施例について図面を参照しながら詳細
に説明する。
第１図は本考案の実施例を示す樹脂封止型半導体装置の
断面図である。なお、従来例と同じ部分については同一
番号を付し、その説明は省略する。
この図に示すように、本実施例の樹脂封止型半導体装置
の基本的構成は、前記した従来例のものと同じである
が、異なる点は、接合材11として、そのヤング率が、チ
ップコート膜としての有機ポリマ６より小さい、0.1kgf
/mm2以下のシリコーン材料を用いたことである。ここ
で、接合材１は、具体的には、シリコーン樹脂、硬化
材、及びAgフィラーなどからなる。また、前記有機ポリ
マとしてはシリコーン系ゲル又はゴム、ポリイミド系樹
脂、エポキシ系樹脂等を用いることができる。
第２図は、ヤング率の異なる接合材を４種類挙げて、そ
れぞれの接合材の温度サイクル寿命について実測した結
果を示している。
ここで、温度サイクル寿命試験前のサンプルには、85℃
/85％R.H.（相対湿度）で72時間の吸湿処理後、260℃×
10秒の赤外線リフロー処理を行っている。
なお、接合材の厚さについては の変位による影響を受けない程度の厚さが必要であり、
また、ワイヤボンド強度を確保するため、 の場合、接合材の厚さは10〜20μｍがよい。
更に、上記実施例ではベント孔付フラットパッケージを
用いて説明したが、そのパッケージ形状は、DIP（Dual
Inline Package）,PLCC（Plastic Leaded Chip Carrie
r）,SOJ（Small Outline J−bend）,ZIP（Zigzag Inlin
e Package）,SOP（Small Outline Package）等、ベント
孔のないタイプであってもよい。
また、半導体チップとアイランドの接合材は、半導体チ
ップの側面にまで及んでもよいし、アイランドを取り囲
むように設けてもよい。
なお、本考案は上記実施例に限定されるものではなく、
本考案の趣旨に基づいて種々の変形が可能であり、これ
らを本考案の範囲から排除するものではない。
（考案の効果） 以上、詳細に説明したように、本考案によれば、半導体
チップ上面にチップコート膜を有する樹脂封止型半導体
装置において、半導体チップとアイランドの接合材のヤ
ング率がチップコート膜のヤング率より小さくなるよう
にしたので、温度サイクル時におけるチップコート膜内
のボンディングワイヤ部分で、繰り返し起こる歪みを低
減することができ、この部分におけるボンディングワイ
ヤの断線を防止することができる。
【図面の簡単な説明】
第１図は本考案の実施例を示す樹脂封止型半導体装置の
断面図、第２図は接合材のヤング率と温度サイクルによ
る不良発生の関係を示す図、第３図は従来の樹脂封止型
半導体装置の断面図、第４図は従来の加熱処理前の半導
体チップとアイランドの接合層の断面図、第５図は従来
の加熱処理後の半導体チップとアイランドの接合層の断
面図である。 １……外部リード、２……半導体チップ取付用基板（ア
イランド）、３……チップボンディング用接合材、４…
…半導体チップ、５……ボンディングワイヤ、６……チ
ップコート膜（有機ポリマ）、７……モールド樹脂、８
……ベント孔、11……接合材。

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項１】第１の主面と該第１の主面に対向する第２
    の主面とを有する半導チップと、該半導体チップが搭載
    されたアイランドと、前記第２の主面と前記アイランド
    とを接着する接合材と、リードと、該リードと前記第１
    の主面上に形成されたボンディングパッドとを電気的に
    接続する導線と、前記第１の主面上に形成されたチップ
    コート膜であって、前記ボンディングパッド上に形成さ
    れることによって、前記導線を内部に包含する前記チッ
    プコート膜と、該チップコート膜を介して前記ボンディ
    ングパッド上に形成されたモールド樹脂であって、前記
    半導体チップと前記アイランドと前記チップコート膜と
    を樹脂封止する前記モールド樹脂とを有する樹脂封型半
    導体装置であって、前記接合材のヤング率は前記チップ
    コート膜のヤング率より小さいことを特徴とする樹脂封
    止型半導体装置。
JP1989028568U 1989-03-15 1989-03-15 樹脂封止型半導体装置 Expired - Lifetime JPH0745960Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1989028568U JPH0745960Y2 (ja) 1989-03-15 1989-03-15 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1989028568U JPH0745960Y2 (ja) 1989-03-15 1989-03-15 樹脂封止型半導体装置

Publications (2)

Publication Number Publication Date
JPH02120840U JPH02120840U (ja) 1990-09-28
JPH0745960Y2 true JPH0745960Y2 (ja) 1995-10-18

Family

ID=31252047

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1989028568U Expired - Lifetime JPH0745960Y2 (ja) 1989-03-15 1989-03-15 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JPH0745960Y2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5585600A (en) * 1993-09-02 1996-12-17 International Business Machines Corporation Encapsulated semiconductor chip module and method of forming the same
JP6537866B2 (ja) * 2015-03-30 2019-07-03 株式会社フジクラ 半導体パッケージおよび圧力センサパッケージ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56164564A (en) * 1980-05-21 1981-12-17 Hitachi Ltd Semiconductor device
JPS5764939A (en) * 1980-10-08 1982-04-20 Nec Corp Semiconductor device
JPS6148948A (ja) * 1984-08-16 1986-03-10 Matsushita Electronics Corp 半導体装置
JPS61207038A (ja) * 1985-03-11 1986-09-13 Fujitsu Ltd 樹脂封止型半導体装置
JPS62210630A (ja) * 1986-03-12 1987-09-16 Hitachi Ltd 半導体装置
JPS62210651A (ja) * 1986-03-12 1987-09-16 Hitachi Ltd 樹脂封止型半導体装置
JPS63107156A (ja) * 1986-10-24 1988-05-12 Hitachi Ltd 樹脂封止型半導体装置
JPH0260793A (ja) * 1988-08-26 1990-03-01 Hitachi Maxell Ltd Ｉｃカード用の半導体装置

Also Published As

Publication number Publication date
JPH02120840U (ja) 1990-09-28

Similar Documents

Publication Publication Date Title
JP3332516B2 (ja) 露出裏面を有する熱強化型半導体デバイスと、その製造方法
JPH05190584A (ja) 接着性を改善したトランスファ成形された半導体パッケージ
JPH10303352A (ja) 半導体装置および半導体装置の製造方法
US6657288B2 (en) Compression layer on the lead frame to reduce stress defects
JPH0745960Y2 (ja) 樹脂封止型半導体装置
JP2834841B2 (ja) 高耐熱性樹脂封止型半導体装置
JP3655338B2 (ja) 樹脂封止型半導体装置及びその製造方法
KR900007302B1 (ko) 반도체 장치
US20040173916A1 (en) Pressure and heat cured semiconductor die packages having reduced voids in a die attach bondline
JPS6431443A (en) Semiconductor device
JPS5922349A (ja) 半導体装置
JPS60195955A (ja) 半導体装置
JPH0724274B2 (ja) 半導体装置及びその製造方法
EP0260360A1 (en) Resin-sealed semiconductor device
JPS63107156A (ja) 樹脂封止型半導体装置
JPS63107050A (ja) 樹脂封止型半導体装置
US6489571B1 (en) Molded tape ball grid array package
EP0765529A2 (en) Plastic encapsulation of ic device by two level epoxy encapsulation
JPH01205454A (ja) リードフレーム
JPH0526760Y2 (ja)
JPH0685114A (ja) 樹脂封止型半導体装置およびその製造方法
JPH08264686A (ja) 樹脂封止型半導体装置及びその製造方法
KR960012635B1 (ko) 반도체 패키지 제조방법
JP2504465B2 (ja) 半導体装置
JPH01166530A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term