JPS61207038A - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JPS61207038A JPS61207038A JP60049158A JP4915885A JPS61207038A JP S61207038 A JPS61207038 A JP S61207038A JP 60049158 A JP60049158 A JP 60049158A JP 4915885 A JP4915885 A JP 4915885A JP S61207038 A JPS61207038 A JP S61207038A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- resin
- semiconductor chip
- sealed
- stress
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/15—Ceramic or glass substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は樹脂封止型半導体装置（プラスチックＩＣ）の
構造に関する。
構造に関する。
樹脂封止型半導体装置（モールドＩＣとも云う）は、組
立方式が極めて量産的であって、低価格で作成されてお
り、各種型式のｒｃ製品のうち、最大の量産品として市
販されている。
立方式が極めて量産的であって、低価格で作成されてお
り、各種型式のｒｃ製品のうち、最大の量産品として市
販されている。
しかし、樹脂封止型ＩＣはセラミックＩＣなどに比べる
と、若干信頼性に欠けるのが難点であって、そのため、
その信頼性面での改善が要望されている。
と、若干信頼性に欠けるのが難点であって、そのため、
その信頼性面での改善が要望されている。
［従来の技術］
第４図は従来の樹脂封止型ＩＣの断面構造図を示してお
り、１は半導体チップ（以下、チップと呼ぶ）、２はグ
イステージ、３は外部リード、４はボンディングワイヤ
ー、５は樹脂材（エポキシ樹脂など）である。
り、１は半導体チップ（以下、チップと呼ぶ）、２はグ
イステージ、３は外部リード、４はボンディングワイヤ
ー、５は樹脂材（エポキシ樹脂など）である。
このような樹脂封止型ＩＣは、外部リード３やグイステ
ージ２が、一体化したリードフレームを使用して、その
上にチップ１を溶着し、ワイヤーボンディングした後、
樹脂材（プラスチック材）で封止して成形されている。
ージ２が、一体化したリードフレームを使用して、その
上にチップ１を溶着し、ワイヤーボンディングした後、
樹脂材（プラスチック材）で封止して成形されている。
［発明が解決しようとする問題点］
ところが、ＩＣが高集積化されて、チップサイズ（チッ
プ寸法）が次第に大きくなってくると、チップ表面のパ
フシベーシ日ン１１１１（保護膜）が破壊したり、アル
ミニウム配線が移動したりして、ＩＣの信頼性を損なう
問題が段々とクローズアップしてきた。
プ寸法）が次第に大きくなってくると、チップ表面のパ
フシベーシ日ン１１１１（保護膜）が破壊したり、アル
ミニウム配線が移動したりして、ＩＣの信頼性を損なう
問題が段々とクローズアップしてきた。
第５図はそれを説明するための図で、同図（ａ）はチッ
プ１の側端部における燐シリケートガラス膜（パッシベ
ーション膜）６の破壊を図示しており、この破壊はチッ
プ内の素子特性を悪化させる原因になる； 第５図（ｂ）はチップｌの側端部におけるアルミニウム
配線７の移動を図示しており、このようになれば、やが
ては配線が断線することになる。
プ１の側端部における燐シリケートガラス膜（パッシベ
ーション膜）６の破壊を図示しており、この破壊はチッ
プ内の素子特性を悪化させる原因になる； 第５図（ｂ）はチップｌの側端部におけるアルミニウム
配線７の移動を図示しており、このようになれば、やが
ては配線が断線することになる。
このような破壊や移動は、検討した結果によると、熱ス
トレスによって起こるもので、熱ストレスはチップとプ
ラスチック材の熱膨張係数の差によって生じてくるもの
である。その結果、チップサイズが大きくなるほど、そ
の影響が顕著に現れて（る。
トレスによって起こるもので、熱ストレスはチップとプ
ラスチック材の熱膨張係数の差によって生じてくるもの
である。その結果、チップサイズが大きくなるほど、そ
の影響が顕著に現れて（る。
このような現象は有光要素解析手法による熱ストレス・
シュミレーシランにより、特にチップのコーナ一部への
ストレスが目立って増加することが文献等で広く報告さ
れている。第６図はそのストレスモデル図を示しており
、同図（ａ）は、同図価）に示すチップ全体図の四分の
−の斜視図を示している。０点は正方形チップの中心、
Ａ、Ｂは側辺の中点、Ｃはコーナ一点で、矢印の長さは
ストレスＳの大きさを表わしている。これより、コーナ
一部のストレスを減少させることが、上記の破壊や断線
の問題点を低減させることになることが明白である。
シュミレーシランにより、特にチップのコーナ一部への
ストレスが目立って増加することが文献等で広く報告さ
れている。第６図はそのストレスモデル図を示しており
、同図（ａ）は、同図価）に示すチップ全体図の四分の
−の斜視図を示している。０点は正方形チップの中心、
Ａ、Ｂは側辺の中点、Ｃはコーナ一点で、矢印の長さは
ストレスＳの大きさを表わしている。これより、コーナ
一部のストレスを減少させることが、上記の破壊や断線
の問題点を低減させることになることが明白である。
本発明は、このようなチップ内部のストレスを極力小さ
くする樹脂封止型ＩＣの構造を提案するものである。
くする樹脂封止型ＩＣの構造を提案するものである。
［問題点を解決するための手段］
その問題は、半導体チップに類似した熱膨脹率と、半導
体チップと同等以上の剛性とをもった材料からなり、且
つ、半導体チップの表面積より小さい表面積を有する基
板が、前記半導体チップの主面に接着され、前記半導体
チップが樹脂封止されている樹脂封止型ＩＣによって解
決される。
体チップと同等以上の剛性とをもった材料からなり、且
つ、半導体チップの表面積より小さい表面積を有する基
板が、前記半導体チップの主面に接着され、前記半導体
チップが樹脂封止されている樹脂封止型ＩＣによって解
決される。
［作用］
即ち、そのような基板をチップ上に接着すれば、その基
板がストレスを吸収して、チップに加わるストレスを緩
和する。
板がストレスを吸収して、チップに加わるストレスを緩
和する。
そうすれば、チップ面での破壊や移動などの異常状態が
著しく低減される。
著しく低減される。
［実施例］
以下、図面を参照して実施例によって詳細に説明する。
第１図は本発明にかかる樹脂封止型ｉｃの断面構造図を
示しており、１０はストレス緩和用材料基板、１１はそ
の接着剤で、その他の記号は第４図と同一部材に同じ記
号が付けである。材料基板１０は、例えば厚み１００〜
５００μｍのセラミック板を用い、接着剤はシリコーン
等の軟らかい樹脂を使用する。
示しており、１０はストレス緩和用材料基板、１１はそ
の接着剤で、その他の記号は第４図と同一部材に同じ記
号が付けである。材料基板１０は、例えば厚み１００〜
５００μｍのセラミック板を用い、接着剤はシリコーン
等の軟らかい樹脂を使用する。
セラミックは熱膨張係数がシリコンに近くて、封止用プ
ラスチックよりも小さく、剛性は結晶シリコンと同程度
である。
ラスチックよりも小さく、剛性は結晶シリコンと同程度
である。
寸法形状はチップのポンディングパッド領域を除く全体
の主表面を覆う程度の大きさにする。例えば、６ｍ角の
大きさならば、４．５〜５ｆｌ角程度の大きさの材料基
板１０が適当である。
の主表面を覆う程度の大きさにする。例えば、６ｍ角の
大きさならば、４．５〜５ｆｌ角程度の大きさの材料基
板１０が適当である。
かくして、第１図のような構造にすると、ストレスは大
幅に緩和されて、チップ面での異常が発生し難くなる。
幅に緩和されて、チップ面での異常が発生し難くなる。
第２図（ａ）、 （ｂｌは本発明にかかる構造の樹脂封
止型ＩＣをシュミレーシランした結果のストレスのモデ
ル図で、同図（ａ）は、同図（ｂｌに示すチップ全体図
の四分の−の斜視図であ゛る。この第２図と、従来の第
６図と比較するとストレスが顕著に減少していることが
判る。
止型ＩＣをシュミレーシランした結果のストレスのモデ
ル図で、同図（ａ）は、同図（ｂｌに示すチップ全体図
の四分の−の斜視図であ゛る。この第２図と、従来の第
６図と比較するとストレスが顕著に減少していることが
判る。
第３図は本発明にかかる構造の樹脂封止型ＩＣを組み立
てるための組立工程順図を示しており、本発明にかかる
材料基板１０を接着する工程Ｐは、リードフレームにチ
ップを溶着（チップ付）し、ワイヤーをボンディング（
ワイヤー付）した後、樹脂封止する前に行なうのが適当
である。
てるための組立工程順図を示しており、本発明にかかる
材料基板１０を接着する工程Ｐは、リードフレームにチ
ップを溶着（チップ付）し、ワイヤーをボンディング（
ワイヤー付）した後、樹脂封止する前に行なうのが適当
である。
しかし、また、基板ｌＯの接着剤の選択によっては、ワ
イヤー付の前に行なうことも勿論可能となる。
イヤー付の前に行なうことも勿論可能となる。
［発明の効果］
以上の説明から明らかなように、本発明によればチップ
に加わるストレスが緩和されて、樹脂封止型ＩＣの信頼
性向上に顕著に寄与するものである。
に加わるストレスが緩和されて、樹脂封止型ＩＣの信頼
性向上に顕著に寄与するものである。
第１図は本発明にかかる樹脂封止型ＩＣの断面構造図、
第２図はそのストレスのモデル図、
第３図は本発明にかかる樹脂封止型ｒｃを形成するため
の組立工程順図、 第４図は従来の樹脂封止型ＩＣの断面構造図、第５図は
その問題点を示す図、 第６図は従来の樹脂封止型ＩＣのストレスのモデル図で
ある。 図において、 １はチップ、 ２はグイステージ、３は外部
リード、 ４はワイヤー、５は樹脂材、 １０はストレス緩和用材料基板、 １１は接着剤 を示している。 第 １ 趨 ネＡ６日月４７リズ千−ｙ７１ｃ司書午
狛回第 ２ 閃 糾明のブラスサツ７１Ｃつストレスモ
テフし図第３図半歴咽０「を工社グＱ図
の組立工程順図、 第４図は従来の樹脂封止型ＩＣの断面構造図、第５図は
その問題点を示す図、 第６図は従来の樹脂封止型ＩＣのストレスのモデル図で
ある。 図において、 １はチップ、 ２はグイステージ、３は外部
リード、 ４はワイヤー、５は樹脂材、 １０はストレス緩和用材料基板、 １１は接着剤 を示している。 第 １ 趨 ネＡ６日月４７リズ千−ｙ７１ｃ司書午
狛回第 ２ 閃 糾明のブラスサツ７１Ｃつストレスモ
テフし図第３図半歴咽０「を工社グＱ図
Claims (1)
- 半導体チップに類似した熱膨脹率と、半導体チップと同
等以上の剛性とをもち、且つ、半導体チップの表面積よ
り小さい表面積を有する基板が、前記半導体チップの主
面に接着され、前記半導体チップが樹脂封止されている
ことを特徴とする樹脂封止型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60049158A JPS61207038A (ja) | 1985-03-11 | 1985-03-11 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60049158A JPS61207038A (ja) | 1985-03-11 | 1985-03-11 | 樹脂封止型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61207038A true JPS61207038A (ja) | 1986-09-13 |
Family
ID=12823284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60049158A Pending JPS61207038A (ja) | 1985-03-11 | 1985-03-11 | 樹脂封止型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61207038A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02120840U (ja) * | 1989-03-15 | 1990-09-28 | ||
| JPH03232257A (ja) * | 1990-02-07 | 1991-10-16 | Toshiba Corp | 樹脂封止型半導体装置 |
-
1985
- 1985-03-11 JP JP60049158A patent/JPS61207038A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02120840U (ja) * | 1989-03-15 | 1990-09-28 | ||
| JPH03232257A (ja) * | 1990-02-07 | 1991-10-16 | Toshiba Corp | 樹脂封止型半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6171649A (ja) | Ｉｃパツケ−ジ | |
| JPS60214545A (ja) | 電子部品のパツケ−ジ | |
| JPS61207038A (ja) | 樹脂封止型半導体装置 | |
| JP2694871B2 (ja) | 半導体装置 | |
| JPS63293963A (ja) | 樹脂封止型半導体装置 | |
| JP2788011B2 (ja) | 半導体集積回路装置 | |
| JPS63107156A (ja) | 樹脂封止型半導体装置 | |
| JPH0344040A (ja) | 半導体装置及びその製造方法 | |
| JPH05315540A (ja) | 半導体装置 | |
| JP2758677B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0366152A (ja) | 半導体集積回路モジュール | |
| JPS6352451A (ja) | レジン封止型半導体装置 | |
| JPS6163042A (ja) | 樹脂封止半導体装置 | |
| JPH0526760Y2 (ja) | ||
| JPH07176557A (ja) | 半導体装置 | |
| JPH05211268A (ja) | 半導体装置 | |
| JPH04278548A (ja) | 樹脂封止型半導体装置 | |
| JPS6143456A (ja) | 半導体装置 | |
| JPH07193181A (ja) | 半導体パッケージの製造方法 | |
| JP3018225B2 (ja) | 半導体装置 | |
| JP2551354B2 (ja) | 樹脂封止型半導体装置 | |
| JP2968769B2 (ja) | 樹脂封止型半導体装置 | |
| JPH0543294B2 (ja) | ||
| JPH0650749B2 (ja) | 半導体装置及びその製造方法 | |
| JPH04129254A (ja) | 半導体装置用パッケージ |