JP3018225B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3018225B2
JP3018225B2 JP34514795A JP34514795A JP3018225B2 JP 3018225 B2 JP3018225 B2 JP 3018225B2 JP 34514795 A JP34514795 A JP 34514795A JP 34514795 A JP34514795 A JP 34514795A JP 3018225 B2 JP3018225 B2 JP 3018225B2
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor chip
semiconductor chips
semiconductor device
sided
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP34514795A
Other languages
English (en)
Other versions
JPH09162350A (ja
Inventor
英志 花田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tech Inc
Original Assignee
Mitsui High Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tech Inc filed Critical Mitsui High Tech Inc
Priority to JP34514795A priority Critical patent/JP3018225B2/ja
Publication of JPH09162350A publication Critical patent/JPH09162350A/ja
Application granted granted Critical
Publication of JP3018225B2 publication Critical patent/JP3018225B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は両面に半導体チップを設
けた半導体装置に関する。
【0002】
【従来技術】半導体装置は、リードフレームのパッドに
半導体チップが搭載され、該半導体チップと前記パッド
の周りに間隔をおいて形成しているインナーリードとを
ボンディングワイヤ−で接続し、前記インナーリード以
内の部分を樹脂封止しアウターリードは樹脂パッケージ
から出た形で製造される。
【0003】近年、半導体装置は多機能、多ピン及び高
密度実装について要請され、その対応の一つとして例え
ば特開平2−156662号公報に示されているよう
に、リードフレームのパッドの両面に半導体チップを搭
載したものが提案されている。両面に半導体チップを設
けることで、高密度で実装率が向上し、さらに機能の異
なる半導体チップを両面に搭載でき多機能化を図れる等
の効果がある。
【0004】
【この発明が解決しようとする課題】両面に半導体チッ
プを搭載した半導体装置は、従来の片面に半導体チップ
を搭載したものより格段に多ピンにできるが、反面、半
導体チップは同じ姿勢でパッドに搭載されているので半
導体チップ端子の密度は面内で濃淡ができ、インナーリ
ードと接続する金属線の配線の自由度がせばまる。
【0005】また、従来の両面チップの半導体装置は、
パッドの両面に半導体チップを接着剤を介して搭載して
いるから、その厚みを薄くするのに限度がある。さら
に、その後、樹脂封止した半導体装置パッケージに不可
避的に侵入した湿気が前記接着剤に吸湿され、剥離やク
ラック発生の一因となることがある。
【0006】本発明は、両面半導体チップとインナーリ
ードを接続する金属線の配線の自由度が広がり汎用性の
ある半導体装置が容易に得られ、且つ、薄型化でき、剥
離等のパッケージ不良が生じない両面に半導体チップを
搭載した半導体装置を提供することを目的とする。
【0007】
【課題を解決するための手段】本発明の要旨は、半導体
チップ設置領域の外周に形成したインナーリードと半導
体チップを金属線で接続し、樹脂封止した半導体装置に
おいて、姿勢を変えた半導体チップの裏面同志を接着さ
せてなる異姿勢両面半導体チップを、パッドを介するこ
となく前記半導体チップ設置領域に設け、前記半導体チ
ップの一方をサポ−トバ−で支持させ、前記異姿勢両面
半導体チップと前記インナーリードを金属線で接続した
半導体装置にある。
【0008】
【発明の実施の形態】パッドのない半導体チップ設置領
域の外周にインナーリードを設け、該インナーリードに
はアウターリードが接続されている。前記半導体チップ
設置領域に、姿勢を例えば45度変えた半導体チップの
裏面同志を接着させた異姿勢の両面半導体チップを設け
ている。該異姿勢両面半導体チップを構成する半導体チ
ップの一方はサポ−トバ−に接続され支持されていて、
異姿勢両面半導体チップと前記インナーリードをボンデ
ィングワイヤ−で接続し、インナーリード以内の部分を
樹脂封止している。本発明では両面半導体チップが異姿
勢であるので、面内における半導体チップ端子の密度が
変わらずインナーリードとの金属線の接続が制約を受け
ずになされる。また、異姿勢両面半導体チップはパッド
を介さずに裏面同志を直接的に接着しているので、薄く
て且つ接着剤は半減され湿気による悪影響が殆ど生じな
い。
【0009】
【実施例】次に本発明について1実施例に基づき図面を
参照し説明する。図面において、1はインナーリード
で、これにアウターリード2が連続していて、異姿勢両
面半導体チップ3の周りに多数形成されている。
【0010】4はサポ−トバ−で、異姿勢両面半導体チ
ップ3の一方の半導体チップ3aの角部と接続し支持し
ている。他方の半導体チップ3bは図1の(A)(B)
に示すように前記一方の半導体チップ3aと姿勢を変
え,例えばこの実施例では姿勢を45度変えて裏面同志
を接着剤を介して接着している。このように両面の半導
体チップ3a,3bの姿勢を異ならせ面内でチップ端子
の密度が同じになるようにしている。その作用としてイ
ンナーリード1との接続の自由度が広がり、半導体装置
の汎用性が高められる。
【0011】前記半導体チップ3a,3bは裏面同志が
パッドを介することなく直接的に接着しているので、厚
みを薄くでき、また接着剤の使用量も半減でき侵入して
くる湿気の悪影響を防ぐ。半導体チップ3a,3bは熱
膨張係数が同じであるから前記接着に要する接着剤その
ものも少なくてよい。
【0012】5はタイバ−で、インナーリード1とアウ
ターリード2の境界に設けられ樹脂封止する際の樹脂の
堰き止めにもなる。6はボンディングワイヤ−で、異姿
勢両面半導体チップ3の端子とインナーリード1を接続
している。当該異姿勢両面半導体チップ3は前述のよう
であるので前記接続時の配線の選択が制約を受けず行え
る。
【0013】その後、インナーリード1以内の異姿勢両
面半導体チップ3、ボンディングワイヤ−6は樹脂封止
され半導体装置パッケージが製造される。
【0014】
【発明効果】本発明は前述のようであるから両面半導体
チップであってもインナーリードとの接続配線の自由度
が広く、厚みも薄くでき、且つ半導体チップの剥離や、
半導体装置パッケージにクラック等が生じない両面半導
体チップの半導体装置が得られる。
【図面の簡単な説明】
【図1】本発明の1実施例における半導体装置を示す
図。
【図2】本発明の1実施例における半導体装置のパッケ
ージを示す図。
【符号の説明】
1 インナーリード 2 アウターリード 3 異姿勢両面半導体チップ 4 サポ−トバ− 5 タイバ− 6 ボンディングワイヤ− 7 樹脂封止
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI H01L 25/18 (58)調査した分野(Int.Cl.7,DB名) H01L 23/50 H01L 21/52 H01L 25/065 H01L 25/07 H01L 25/18

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体チップ設置領域の外周に形成した
    インナーリードと半導体チップを金属線で接続し、樹脂
    封止した半導体装置において、姿勢を変えた半導体チッ
    プの裏面同志を接着させてなる異姿勢両面半導体チップ
    を、パッドを介することなく前記半導体チップ設置領域
    に設け、前記半導体チップの一方をサポ−トバ−で支持
    させ、前記異姿勢両面半導体チップと前記インナーリー
    ドを金属線で接続した半導体装置。
JP34514795A 1995-12-06 1995-12-06 半導体装置 Expired - Fee Related JP3018225B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34514795A JP3018225B2 (ja) 1995-12-06 1995-12-06 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34514795A JP3018225B2 (ja) 1995-12-06 1995-12-06 半導体装置

Publications (2)

Publication Number Publication Date
JPH09162350A JPH09162350A (ja) 1997-06-20
JP3018225B2 true JP3018225B2 (ja) 2000-03-13

Family

ID=18374605

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34514795A Expired - Fee Related JP3018225B2 (ja) 1995-12-06 1995-12-06 半導体装置

Country Status (1)

Country Link
JP (1) JP3018225B2 (ja)

Also Published As

Publication number Publication date
JPH09162350A (ja) 1997-06-20

Similar Documents

Publication Publication Date Title
US6458625B2 (en) Multi chip semiconductor package and method of construction
JP2891692B1 (ja) 半導体装置
JP2501953B2 (ja) 半導体装置
JP3018225B2 (ja) 半導体装置
JP2716405B2 (ja) 半導体装置およびその製造方法
US7009304B2 (en) Resin-sealed semiconductor device
JP3013810B2 (ja) 半導体装置の製造方法
JPH05121462A (ja) 半導体装置の製造方法
JP2885786B1 (ja) 半導体装置の製法および半導体装置
JPH06216282A (ja) 樹脂封止型半導体装置
JP2971594B2 (ja) 半導体集積回路装置
JPH06216313A (ja) 樹脂封止半導体装置
JP3965767B2 (ja) 半導体チップの基板実装構造
JPH09153589A (ja) 半導体装置
JPH09326463A (ja) 樹脂封止型半導体装置
JP2779322B2 (ja) 半導体パッケージの製造方法
JPH06334068A (ja) ヒートスプレッダを内蔵した半導体パッケージ
JPH0526760Y2 (ja)
JP2815974B2 (ja) 半導体装置
JPH05299444A (ja) 薄型樹脂封止半導体装置の製造方法
JPS63248155A (ja) 半導体装置
JP2629461B2 (ja) 樹脂封止形半導体装置
JPH0575009A (ja) リードフレーム及びそれを用いた半導体装置とその製造方法
JPH10214934A (ja) 半導体装置及びその製造方法
JP2968769B2 (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees