JPS63107050A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPS63107050A
JPS63107050A JP61251643A JP25164386A JPS63107050A JP S63107050 A JPS63107050 A JP S63107050A JP 61251643 A JP61251643 A JP 61251643A JP 25164386 A JP25164386 A JP 25164386A JP S63107050 A JPS63107050 A JP S63107050A
Authority
JP
Japan
Prior art keywords
resin
semiconductor device
resin seal
aromatic series
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61251643A
Other languages
English (en)
Inventor
Kunihiro Tsubosaki
邦宏 坪崎
Sueo Kawai
末男 河合
Asao Nishimura
西村 朝雄
Hideo Miura
英生 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP61251643A priority Critical patent/JPS63107050A/ja
Publication of JPS63107050A publication Critical patent/JPS63107050A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909Post-treatment of the connector or wire bonding area
    • H01L2224/8592Applying permanent coating, e.g. protective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、樹脂封止型半導体装置に関し、特に、樹脂封
止材の熱膨張による影響を低減する技術に適用して有効
な技術に関するものである。
〔従来技術〕
一般に、半導体チップ上面に有機ポリマーから成る保護
膜(以下チップコート膜と略す)を有する樹脂封止型半
導体集積回路(以下、ICという)の全体構造は、第1
図に示すように構成されている。第1図において、1は
外部リード、2は半導体チップ取付は用基板(タブ)、
3はペレットボンディング用接合材、4は半導体チップ
、5はボンディングワイヤ、6はチップコート膜、7は
モールドレジンである。
前記ICにおいて、前記チップコート膜6は、モールド
レジン7中のシリカフィラーに含まれるウラン、トリウ
ムから出るアルファ粒子による素子の誤動作を防止し、
かつモールドレジン7の応力によって素子面が損傷を受
けるのを防止する目的で施されている。チップコート膜
6の材料としては1通常シリコーン系のゲル又はゴム、
あるいはポリミイド系樹脂材料が使われている。
また、モールドレジン7としては、その線膨張係数αが
17 X 10−’/T:〜30X10−’/’Cの範
囲のものが使われている。
〔発明が解決しようとする問題点〕
しかしながら1発明者は、かかる技術を検討した結果、
次のような問題点を見出した。
温度サイクル寿命試験(通常−55℃で30分、150
℃で30分のサイクル)で約500サイクルからボンデ
ィングワイヤ5のポールネック部で断線してしまう。
このボンディングワイヤ5の断線のメカニズムは、次の
ように考えられる。
ボンディングワイヤ5の半導体チップ4側接合部Aとそ
の周辺について考えると、ボンディングワイヤ5は、前
記接合部Aで半導体チップ4に接合され、また、点Bで
モールドレジン7によって固定されている。一方、接合
部Aと点8間は、比較的柔らかいチップコート膜6の材
料で囲まれているため、相互作用力は小さい。
ここで、温度サイクル試験においてΔTなる温度変化を
受けると、パッケージ全体は、ある変形をし、また内部
の接合部Aと点Bも相対的に変位をし、その結果距離X
1がA’B’となり1式(1)で示す歪みεがボンディ
ングワイヤ5のX1間に発生する。
温度サイクル試験では、ボンディングワイヤ5は、繰り
返し±εの歪みを受けることになり、その結果量も弱い
ボールのすぐ上部のネック部が疲労破壊し、断線に到る
本発明の目的は、チップコート膜を有する樹脂封止型半
導体装置において、温度サイクル時におけるボンディン
グワイヤの断線を防止することができる技術を提供する
ことにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。
〔問題点を解決するための手段〕
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。
基板上に半導体チップを塔載し、ワイヤボンディングし
た後、有機ポリマーでチップコートを行い、その後樹脂
封止した樹脂封止型半導体装置であって、前記樹脂封止
材の線熱膨張係数を5 X 10−’/’C〜15 x
 10−@/’Cとしたものである。
〔作用〕
前記した手段によれば、樹脂封止材の線熱膨張係数を5
 X 10−@/”C〜15 X 10−@/’Cと小
さくしたことにより、温度サイクル時におけるボンディ
ングワイヤのチップコート膜内の部分の繰返し歪みを低
減することができるので、この部分におけるボンディン
グワイヤの断線を防止することができる。
この作用をコンピュータを用いた3次元有限要素解析に
よってシュミレートした結果を次に示す。
解析時の条件は次の通りである。
パッケージ外形寸法二幅7.1×長さ22.OX厚さ3
.6■履。
リードフレーム:銅(Cu)材で板厚0.25n+m、
シリコン(Si)チップ:幅4.7×長さ13.5 X
厚さ0゜4朧膳。
チップコート膜:シリコンチップ中央部の厚さ0゜4■
重、 AB間の厚さ0.080+11、ヤング率0.IKgf
/m11”、ポアソン比0.4、線膨張係数300X1
0−’/’C,そして、解析の結果、温度変化ΔT =
−100℃におけるモールドレジン7の線膨張係数αと
第1図に示すボンディングワイヤ5の接合部Aと点Bと
の間の歪みC=ΔAB/ABとの関係は第2図に示すよ
うになり、αが小さい程εは小さくなることが明らかで
ある。
すなわち従来技術ではモールドレジン7のα=17 X
 10−@/”C〜30 X 10−’/’Cであるこ
とがらε=2゜0〜3.6%であるのに対し1本発明の
モールドレジン(7) a =5X10−’/’C〜1
5X10−’/”Cテハt =0.5〜1.8%に低減
される。その結果、ボンディングワイヤ5のに1部分に
おける疲労断線が起き難くなり、寿命が大幅に延長され
る。
〔発明の実施例〕
以下1本発明の一実施例を具体的に説明する。
本実施例の樹脂封止型半導体装置の基本的構成は、第1
図と同じであるが、異なる点は、モールドレジン7の線
膨張係数を5 X 10”’/’C〜15 X 10−
■/℃としたことである。このモールドレジン7は、エ
ポキシレジン、硬化剤、シリカフィラー等からなり、シ
リカフィラーを70重量%以上含有させること等により
、線膨張係数を5xlO−■/℃〜f5xlO弓/’C
にすることができる。
またチップコート膜はシリコーンゲルをワイヤボンディ
ング後に塗布、硬化し、その後トランスファーモールド
法によりレジンモールドした。
パッケージ外形寸法、リードフレーム、シリコンチップ
、及びチップコート膜等の形状寸法、物性等はコンピュ
ータシュミレーションの条件と同一になるように構成し
た。
線膨張係数αの異なるモールドレジン3種類で成形し、
温度サイクル寿命(ボンディングワイヤ5の断線)関係
を実測した結果を表Iに示す。
したが、本発明は、前記実施例に限定されるものではな
く、その要旨を逸脱しない範囲において種々変更可能で
あることは言うまでもない6例えば、前記実施例では、
DIL型の半導体パッケージを用いて説明したが、本発
明は、そのパッケージ形状はPLCC,SOJ、ZIP
、SO2等のタイプでも良い。
また、リードフレームが銅(Cu )系の材料の場合に
ついて示したが、Fe−Ni系又はその他の材料でも傾
向は全く同じである。
また、チップコート膜材としては、シリコーン系のゲル
、ゴムの他にポリイミド系樹脂、エポキシ系樹脂、芳香
族ポリエステル、芳香族ポリエステルイミド、芳香族ポ
リスルホン、芳香族ポリエーテルアミド、その他の材料
でもよい。
また、本発明は、アルファ線ソフトエラーが問題となる
メモリIC、モールドレジン7の応力に゛よって素子面
が損傷を受は易いゲートアレイ、マイコン等のIC1半
田実装時の熱ストレスによって耐湿(a頼性が劣化し易
い面付実装型の薄型パッケージのIC等チップコートを
必要とするレジンモールド型IC等にも適用できる。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
樹脂封止材の線熱膨張係数を5X10−’/’C〜15
×10−’/”Cと小さくしたことにより、温度サイク
ル時におけるボンディングワイヤのチップコート膜内の
部分の繰返し歪みを低減することができるので、この部
分におけるボンディングワイヤの断線を防止することが
できる。
【図面の簡単な説明】
第1図は、一般のチップコート膜を有する半導体集積回
路の全体構造を示す断面図、 第2図は、温度変化を与えた時のモールドレジンの線膨
張係数αと、第1図に示すボンディングワイヤの接合部
Aと点Bとの間の歪みE=Δτ1/ABとの関係を示す
図である。 図中、1・・・外部リード、2・・・半導体チップ取付
は用基板(タブ)、3・・・ペレットボンディング用接
合材、4・・・半導体チップ、5・・・ボンディングワ
イヤ、6・・・チップコート膜、フ・・・モールドレジ
ンである。

Claims (1)

  1. 【特許請求の範囲】 1 半導体チップ上面に有機ポリマーの保護膜を持つ樹
    脂封止型半導体装置であって、前記樹脂封止材の線熱膨
    張係数を5×10^−^■/℃〜15×10^−^■/
    ℃としたことを特徴とする樹脂封止型半導体装置。 2 前記樹脂材は、エポキシレジン、硬化剤、シリカフ
    ィラー等からなり、また前記シリカフィラーの含有率を
    70重量%以上としたことを特徴とする特許請求の範囲
    第1項に記載の樹脂封止型半導体装置。 3 前記有機ポリマー保護膜がシリコーン系ゲル又はゴ
    ム、ポリイミド系樹脂、エポキシ系樹脂芳香族ポリエス
    テル、芳香族ポリエステルイミド、芳香族ポリスルホン
    、芳香族ポリエーテルアミド等から選ばれて成ることを
    特徴とする特許請求の範囲第1項又は第2項に記載の樹
    脂封止型半導体装置。
JP61251643A 1986-10-24 1986-10-24 樹脂封止型半導体装置 Pending JPS63107050A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61251643A JPS63107050A (ja) 1986-10-24 1986-10-24 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61251643A JPS63107050A (ja) 1986-10-24 1986-10-24 樹脂封止型半導体装置

Publications (1)

Publication Number Publication Date
JPS63107050A true JPS63107050A (ja) 1988-05-12

Family

ID=17225873

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61251643A Pending JPS63107050A (ja) 1986-10-24 1986-10-24 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JPS63107050A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0299552A (ja) * 1988-10-06 1990-04-11 Toray Ind Inc 半導体封止用エポキシ樹脂組成物
JPH03225943A (ja) * 1990-01-31 1991-10-04 Nippondenso Co Ltd 混成集積回路装置
WO1996013055A3 (en) * 1994-10-13 1996-07-11 Nat Semiconductor Corp Plastic encapsulation of IC device by two level epoxy encapsulation

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0299552A (ja) * 1988-10-06 1990-04-11 Toray Ind Inc 半導体封止用エポキシ樹脂組成物
JPH03225943A (ja) * 1990-01-31 1991-10-04 Nippondenso Co Ltd 混成集積回路装置
WO1996013055A3 (en) * 1994-10-13 1996-07-11 Nat Semiconductor Corp Plastic encapsulation of IC device by two level epoxy encapsulation

Similar Documents

Publication Publication Date Title
US5177669A (en) Molded ring integrated circuit package
JPH0396257A (ja) 樹脂封止型半導体装置
US6794740B1 (en) Leadframe package for semiconductor devices
US7745916B2 (en) Module comprising polymer-containing electrical connecting element
US5049976A (en) Stress reduction package and process
KR100366111B1 (ko) 수지봉합형 반도체장치의 구조
US20100078796A1 (en) Semiconductor Device
JPS63107050A (ja) 樹脂封止型半導体装置
US6265768B1 (en) Chip scale package
US7001799B1 (en) Method of making a leadframe for semiconductor devices
USH73H (en) Integrated circuit packages
JPS6315448A (ja) 半導体装置
JPS6077446A (ja) 封止半導体装置
JPS63107156A (ja) 樹脂封止型半導体装置
JPS62210651A (ja) 樹脂封止型半導体装置
JPH0745960Y2 (ja) 樹脂封止型半導体装置
CN109192660A (zh) 柔性封装件
JPH08115941A (ja) 半導体装置
JP2758677B2 (ja) 半導体装置及びその製造方法
JPS61240664A (ja) 半導体装置
KR960005965A (ko) 반도체 장치
JPH03296250A (ja) 樹脂封止型半導体装置
JPH0526760Y2 (ja)
JPH05152495A (ja) 半導体装置
JPH08264686A (ja) 樹脂封止型半導体装置及びその製造方法