JPS6077446A - 封止半導体装置 - Google Patents

封止半導体装置

Info

Publication number
JPS6077446A
JPS6077446A JP18523783A JP18523783A JPS6077446A JP S6077446 A JPS6077446 A JP S6077446A JP 18523783 A JP18523783 A JP 18523783A JP 18523783 A JP18523783 A JP 18523783A JP S6077446 A JPS6077446 A JP S6077446A
Authority
JP
Japan
Prior art keywords
recess
resin
cap
bonding
bond
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18523783A
Other languages
English (en)
Inventor
Taro Fukui
太郎 福井
Shinobu Ikeno
池野 忍
Tsuyoshi Imazu
今津 強
Hideo Kawamura
英雄 河村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP18523783A priority Critical patent/JPS6077446A/ja
Publication of JPS6077446A publication Critical patent/JPS6077446A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/10Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 この発明は、能動電子部品(半導体、Ic、LSI)の
樹脂封止構造を改善した封止半導体装置に関する。
〔背景技術〕
トランジスタ、IC,LSIなどの半導体素子に対して
は、温度・湿度などの外部環境から保護し、機械的な振
動・衝撃などによる破損やデバイス特性の変化を防止す
るため、金属・セラミックを用いる気密封止か、エポキ
シ樹脂やシリコン樹脂を用いる樹脂封止が行なわれてい
る。封止の信頼性では、水を全く通さない気密封止が優
れているが、量産性に富みかつ安価であるという点から
、現在では約80%程度の素子が樹脂封止されている。
樹脂を用いる封止法としては、■粉体樹脂を熔解し、圧
力によって金型に注入し封止する低圧トランスファー成
形法、■ボッティング、キャスティングと呼ばれる注型
法および■冷間成形されたBステージ状樹脂タブレット
を加熱溶融する方法が知られているが、量産性に優れて
いることから、殆どの半導体素子は■の低圧トランスフ
ァー成形方式で封止されている。
この低圧トランスファー成形方式で封止された半導体素
子では、半導体素子と樹脂とが密着した構造であるため
、■樹脂の硬化収縮応力や温度サイクルによる膨張収縮
応力などの外力が半導体素子やボンディング部にかかる
ため、素子やバッジヘーション膜にクラックが入る、■
湿気が樹脂バルクおよびリード線と樹脂の界面を通って
拡散し、AI配線を腐食する、などの問題があるほか、
■金型の値段が高い、■金型と完成品との離型が悪い、
■ランナ一部分において樹脂のロスが発生ずる、などの
改善すべき課題をもっている。
一方、注型法や樹脂タブレットを加熱溶融する方法は■
〜■の問題はなく、ハイブリッドICやチップオンボー
ドの素子封止に用いられているが、樹脂封止に伴う前記
■、■の問題を有している状況は変わらない。
〔発明の目的〕
この発明は、従来の樹BFJ封止の欠点であった樹脂の
膨張・収縮による応力や湿気の侵入を防ぐことができ、
安価で信頼性に優れた封止半導体装置を提供することを
目的とする。
〔発明の開示〕 上記目的を達成するために、この発明は次のように構成
さている。すなわち、表面に回路パターンを有する回路
基板に凹みが形成されていて、グイボンド部と回路のボ
ンディング部がこの凹み内に配設され、前記グイポント
ロ旧こ固定された半導体素子と前記ボンディング部およ
びこの素子とボンディング部を結合するボンディングワ
イヤーがバッファーコートされていて、このバッファー
コート部に金属キャップが被せられていて、この金属キ
ャップと回路基板の凹みとの間に形成されている隙間に
封止樹脂が充填されているのである。
以下にこれを、その実施例をあられす図面に基いて詳し
く述べる。
第1図は、この発明にがかる封止半導体装置の一実施例
を示す断面図である。1は半導体素子4の入る凹み1a
を有する回路基板で、表面に銅箔2が回路パターン状に
形成されている。凹み1aにはグイボンド部3が配設さ
れ、銅箔回路2のボンディング部2aもこの凹み1aに
臨んでいる。
グイボンド部3には半導体素子4が接着固定され、この
半導体素子と′ポンディング部2aとはワイヤー5で結
合されている。半導体素子4およびワイヤー5およびワ
イヤーボンド部は、シリコンゲル、シリコンゴムなどの
柔かいゴムあるいはゲルでバッファーコートされていて
、バッファーコート部8には金属キャップ6が被せられ
ている。そして、この金属キャップ6と回路基板の凹み
1aとの間に形成されている隙間には封止樹脂7が充填
されている。
第2図は、別の実施例を示すものであって、回路基板の
厚みが一定の封止チップ構造の断面図である。すなわち
、図にみるように、この場合、回路基板1′は、金属層
ICの上に絶縁1i1bが重ね合わせられた板状のもの
であって、凹み1aを作るよう屈曲加工されてなる。そ
の他の部分は第1図の場合と同じであるので、図中、第
1図と同一の符合部分は同一部分をあられず。
〔発明の効果〕
上にみたように、この発明の封止半導体装置では、半導
体素子は、その上に金属キャップが被せられ、この金属
キャップの周囲に樹脂を充填することによって気密封止
されているので、樹脂の硬化収縮応力や温度サイクルに
よる樹脂の膨張収縮応力などの外力を受すないという利
点がある。半導体、ワイヤーおよびワイヤーボンド部は
、シリコンゲル、シリコンゴムなどの柔らかいゲルある
いはゴムでバッファーコートされているので、熱応力を
受IJる心配がなく、このバッファーコート部が透湿性
のない金属キャップでおおわれており、かつ金属ギャッ
プと回路基板の間は厚く樹脂封止されているので、外部
からの湿気の侵入も防止される。また、従来、フラット
な基板上に搭載した半導体を液状樹脂で封止する場合に
は、加熱硬化が完了するまでの間樹脂が流動し拡がらな
いようにするため、枠体が必要であったが、この発明の
封止半導体装置では、回路基板に凹みが形成されていて
、この凹みと金属キャップの間に樹脂を封止するように
しているので、このような枠体が不要となる。
【図面の簡単な説明】
第1図および第2図は、この発明の実施例の断面図を示
すものである。 1.1′・・・回路基板 1a・・・凹み 2・・・銅
箔2a・・・ボンディング部 3・・・グイボンド部 
4・・・半導体素子 5・・・ボンディングワイヤー 
6・・・金属キャップ 7・・・封止樹脂 8・・・バ
ッファーコート樹脂 1b・・・絶縁層 1c・・・金
属層代理人 弁理士 松 本 武 彦 第1図 第2図

Claims (1)

    【特許請求の範囲】
  1. (11表面に回路パターンを有する回路基板に凹みが形
    成されていて、グイボンド部と回路のボンディング部が
    この凹み内に配設され、前記グイボンド部に固定された
    半導体素子と前記ボンディング部およびこの素子とボン
    ディング部を結合するボンディングワイヤーがバッファ
    ーコートされていて、このバッファーコート部に金属キ
    ャップが被せられていて、この金属キャップと回路基板
    の凹みとの間に形成されている隙間に封止樹脂が充填さ
    れていることを特徴とする封止半導体装置。
JP18523783A 1983-10-04 1983-10-04 封止半導体装置 Pending JPS6077446A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18523783A JPS6077446A (ja) 1983-10-04 1983-10-04 封止半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18523783A JPS6077446A (ja) 1983-10-04 1983-10-04 封止半導体装置

Publications (1)

Publication Number Publication Date
JPS6077446A true JPS6077446A (ja) 1985-05-02

Family

ID=16167282

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18523783A Pending JPS6077446A (ja) 1983-10-04 1983-10-04 封止半導体装置

Country Status (1)

Country Link
JP (1) JPS6077446A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5016084A (en) * 1988-12-08 1991-05-14 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JPH07226627A (ja) * 1994-02-10 1995-08-22 Nec Corp マイクロ波発振器
US5485037A (en) * 1993-04-12 1996-01-16 Amkor Electronics, Inc. Semiconductor device having a thermal dissipator and electromagnetic shielding
US5776796A (en) * 1994-05-19 1998-07-07 Tessera, Inc. Method of encapsulating a semiconductor package
US5929517A (en) * 1994-12-29 1999-07-27 Tessera, Inc. Compliant integrated circuit package and method of fabricating the same
US6214640B1 (en) 1999-02-10 2001-04-10 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages
US6232152B1 (en) 1994-05-19 2001-05-15 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages and the resulting semiconductor package structures
US6359335B1 (en) 1994-05-19 2002-03-19 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages and the resulting semiconductor package structures
USRE43404E1 (en) 1996-03-07 2012-05-22 Tessera, Inc. Methods for providing void-free layer for semiconductor assemblies

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5016084A (en) * 1988-12-08 1991-05-14 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
US5485037A (en) * 1993-04-12 1996-01-16 Amkor Electronics, Inc. Semiconductor device having a thermal dissipator and electromagnetic shielding
JPH07226627A (ja) * 1994-02-10 1995-08-22 Nec Corp マイクロ波発振器
US5776796A (en) * 1994-05-19 1998-07-07 Tessera, Inc. Method of encapsulating a semiconductor package
US6232152B1 (en) 1994-05-19 2001-05-15 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages and the resulting semiconductor package structures
US6359335B1 (en) 1994-05-19 2002-03-19 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages and the resulting semiconductor package structures
US5929517A (en) * 1994-12-29 1999-07-27 Tessera, Inc. Compliant integrated circuit package and method of fabricating the same
US6603209B1 (en) 1994-12-29 2003-08-05 Tessera, Inc. Compliant integrated circuit package
US6897090B2 (en) 1994-12-29 2005-05-24 Tessera, Inc. Method of making a compliant integrated circuit package
USRE43404E1 (en) 1996-03-07 2012-05-22 Tessera, Inc. Methods for providing void-free layer for semiconductor assemblies
US6214640B1 (en) 1999-02-10 2001-04-10 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages

Similar Documents

Publication Publication Date Title
US6576993B2 (en) Packages formed by attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip
US5581119A (en) IC having heat spreader attached by glob-topping
US5814882A (en) Seal structure for tape carrier package
JPS6077446A (ja) 封止半導体装置
KR100366111B1 (ko) 수지봉합형 반도체장치의 구조
JP2982971B2 (ja) インターナル・ダム・バーを有する集積回路用ポスト・モールド・キャビティ型パッケージ
JPS6084845A (ja) 封止半導体装置
JPS6066836A (ja) 封止半導体装置
JPH08288428A (ja) 樹脂封止型半導体装置
JPH02105446A (ja) 混成集積回路
JPS6089945A (ja) 封止半導体装置
JPS5998540A (ja) 半導体装置
JPH05183072A (ja) 半導体装置
JPH0779149B2 (ja) 樹脂封止型半導体装置
JPS61240664A (ja) 半導体装置
KR940011380B1 (ko) 반도체 리드 프레임
JPH0493052A (ja) 半導体集積回路装置
JPH05175375A (ja) 樹脂封止型半導体装置
JPH07302863A (ja) 樹脂封止半導体装置及びその製造方法
JPS6240750A (ja) 樹脂封止半導体装置
JPS6373542A (ja) 樹脂封止型半導体装置
JPH02168655A (ja) 樹脂封止型半導体装置
JPH08264672A (ja) 樹脂封止セラミック製パッケージ及びその製造方法
JPS59145534A (ja) 半導体デバイスの封止方法
JPH08148645A (ja) 樹脂封止型半導体装置