JPS6373542A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPS6373542A
JPS6373542A JP61218384A JP21838486A JPS6373542A JP S6373542 A JPS6373542 A JP S6373542A JP 61218384 A JP61218384 A JP 61218384A JP 21838486 A JP21838486 A JP 21838486A JP S6373542 A JPS6373542 A JP S6373542A
Authority
JP
Japan
Prior art keywords
resin
sections
sealing resin
pellet
semiconductor pellet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61218384A
Other languages
English (en)
Inventor
Eiji Hagimoto
萩本 英二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61218384A priority Critical patent/JPS6373542A/ja
Publication of JPS6373542A publication Critical patent/JPS6373542A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野〕 本発明は、樹脂封止型半導体装置に関し、特に樹脂封止
部の構造に関する。
[従来の技術、1 従来、絶縁物基板に設けられたペレ・・/ト載置部に半
導体ペレットを固定してなる樹脂封止半導体装置におい
ては、樹脂封止は熱硬化樹脂のボッティングにより行な
われることが多い。その際使用する封止用樹脂は、トラ
ンスファー成形用封止樹脂に比べて十分な耐湿性がない
と言われており、また、ボンディングに用いる金属細線
の断線を招くような熱膨張係数をもっている場合が多い
。この封止樹脂の熱膨張係数については、フィラーを調
整して半導体ペレ・ソトのそれに近い値にすることによ
り対処されている。
絶縁物基板上にはCu等からなる金属層が形成されてお
り、場所によってはその上に樹脂膜を設けている。これ
は電気的絶縁と半田付は時の金属配線層の保護のなめで
ある。この樹脂膜を形成する樹脂としては、エポキシ樹
脂が一般的に用いられている。樹脂封止は多くの場合、
その樹脂膜の上にかかるように封止樹脂をボッティング
する。
このようにして製造された樹脂封止型半導体装置におい
ては、水分は封止樹脂の中を通って浸入する他、絶縁物
基板と封止樹脂との間からも浸入する。このため、耐湿
性は絶縁物基板又は樹脂膜と封止樹脂との密着性に強く
影響を受けることになる。
〔発明が解決しようとする問題点〕
従って樹脂封止型半導体装置の耐湿性を改善するために
は、封止用樹脂の耐湿性を改善することは勿論、絶縁物
基板と封止樹脂との界面の横這も改善する必要がある。
一般に湿気による半導体装置の劣化は、半導体ベレット
と封止樹脂との間にできた隙間に水のフィルムが生成さ
れて、その水が半導体ベレット上の配線や素子を構成す
る金属を侵食するからであるといわれている。
封止用樹脂と半導体ペレットとの界面にそれらの材料間
の熱処理係数の相違から隙間ができたとしても、封止用
樹脂と絶縁物基板との界面がしっかり固着していれば半
導体装置としての耐湿性は向上する。しかるに、金属配
線層上の樹脂膜は耐熱性が要求され、更に、絶縁物基板
の表面に形成されている金属配線による凹凸があるなど
のため、金属配線層とその上の樹脂膜との密着性を向上
させると耐湿性は劣ったものとなってしまうことが多い
。これは耐熱性及び密着性と耐湿性とは必ずしも両立し
ないからである。特に、金属配線層と樹脂膜との密着性
が悪くなる。それらの界面が封止樹脂によって十分固着
されず微小な隙間を生じると生じた隙間は樹脂封止の封
止距離を実質的に短くしてしまうため、場合によっては
、金属配線層と樹脂膜との界面に生じる隙間からの水分
の浸入は封止樹脂からの水分の侵入よりも著しいものが
あり、樹脂封止型半導体装置の耐湿性を劣化させるとい
う問題点があった。
本発明の目的は、上述の欠点を除去し、耐湿性の良い樹
脂封止型半導体装置を提供することにある。
〔問題点を解決するための手段] 本発明の樹脂封止型半導体装置は、絶縁物基板に設けら
れたベレット載置部に半導体ペレットを取付けたのち樹
脂封止してなる樹脂封止型半導体装置であって、前記絶
縁物基板上に前記半導体ペレットを囲むように金属層を
設け、更にこの表面に酸化物被膜を設けたものである。
〔実施例〕
以下に本発明の実施例につν)−て詳細に説明する。
第1図(a)、(b)は、本発明の一実施例の平面図及
びA−A ′線断面図である。
第1図(a)、(b)において、絶縁物基板1には、ガ
ラス繊維を3有したエポキシ樹脂基板を用いる。エポキ
シ樹脂以外の樹脂、例えばフェノール樹脂、ポリイミド
樹脂等であってもよい、ガラス繊維は前記絶縁性の繊維
状のものであればよい、この絶縁物基板1のベレット載
置部2に熱硬化性樹脂を塗布し、このFに半導体ペレッ
ト9を搭載して半導体ペレットを固定する。次に、半導
体ベレット9上のポンディングパッド10と絶縁物基板
1のAuメッキされた金属配線3の先端部とをワイヤー
ボンディングする。ワイヤーとしては 、A11.AI
のいずれでもよく、通常のボンディング法が利用できる
7次に、対重用樹脂流れどめの枠4(第1図(1))に
破線にて図示する)を接着用樹脂を用いて接着し、その
内側にできたキャビティに封止用樹脂を充填せしめる。
枠4は樹脂のほかにアルミナ等のセラミクス、Cu、ア
ルミニウムの表面を酸化膜等の絶縁膜で覆ったもので作
られていてもよい。この枠4は充填したじ(脂が流れ出
るのを防止すると同時に樹脂封止の封止距離を確保する
機能を有する。したがって、枠4の絶縁物基板1との接
着は十分接着用樹脂を充填して行なうとよい。この枠4
はなくてもボ・ソティングは可能である。いずれにして
もCuからなる金属配線3上の封止樹脂8が流れる部分
にはCUの酸化膜6が形成されており、その先にはボン
ディングのためのNi−Auめっき層7を形成した部分
がある。N i −A 11めっきを施した部分は封止
樹脂との密着性が悪く水分はこの金属配線3を伝わって
半導体ベレ・・Iト9に到達する。しかし、Cuの酸化
膜6のある部分の密着がよいので金属配線3を伝わって
入る水分量は減少し、耐湿性は向上することになる。ま
た、Cuの酸化膜6をIYるにはNlとA 11のめつ
き時にはマスキン′グしておいて後で酸化処理する。こ
の金属配線3は電気的に機能しないいわゆるダミーパタ
ーンであってもよい。金属配線3の形状を工夫すれば枠
4の位置合わせのマークとしても利用することができる
第1図(a>、(b)に示すように樹脂膜5に対して枠
4の取りつけ位置を設定すれば、さらに接着用樹脂の密
着性が改善されるので一層強固な固着状態を得ることが
できる。充填された封止樹脂8は加熱し硬化させる。
〔発明の効果〕
以上説明したように本発明は、半導体ペレットを載置す
る絶縁物基板上に、半導体ペレットを囲むように金属層
を設け、かつ、この金属層の表面に酸化物被膜を設ける
ことにより樹脂封止型半導体装置の耐湿性を向上させる
効果がある。
【図面の簡単な説明】
第1図(a>、(b)は、本発明の一実施例の平面図及
びA−A’線断面図である。 1・・・絶縁物基板、2・・・ペレット載置部、3・・
・金属配線、4・・・枠、5・・・樹脂膜、6・・・酸
化膜、7・・・Ni−Auめっき層、8・・・封止樹脂
、9・・・半導体チップ、10・・・ポンディングパッ
ド。

Claims (1)

    【特許請求の範囲】
  1. 絶縁物基板に設けられたペレット載置部に半導体ペレッ
    トを取付けたのち樹脂封止してなる樹脂封止型半導体装
    置において、前記絶縁物基板上に前記半導体ペレットを
    囲むように金属層を設け、該金属層の表面に酸化物被膜
    を設けたことを特徴とする樹脂封止型半導体装置。
JP61218384A 1986-09-16 1986-09-16 樹脂封止型半導体装置 Pending JPS6373542A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61218384A JPS6373542A (ja) 1986-09-16 1986-09-16 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61218384A JPS6373542A (ja) 1986-09-16 1986-09-16 樹脂封止型半導体装置

Publications (1)

Publication Number Publication Date
JPS6373542A true JPS6373542A (ja) 1988-04-04

Family

ID=16719057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61218384A Pending JPS6373542A (ja) 1986-09-16 1986-09-16 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JPS6373542A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08288426A (ja) * 1995-04-20 1996-11-01 Nec Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08288426A (ja) * 1995-04-20 1996-11-01 Nec Corp 半導体装置

Similar Documents

Publication Publication Date Title
US6576993B2 (en) Packages formed by attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip
US7671453B2 (en) Semiconductor device and method for producing the same
US5461197A (en) Electronic device having a chip with an external bump terminal equal or smaller than a via hole on a board
US6291274B1 (en) Resin molded semiconductor device and method for manufacturing the same
TWI405274B (zh) 無夾且無線之半導體晶粒封裝及其製造方法
US20070035019A1 (en) Semiconductor component and method of manufacture
EP3577684B1 (en) Power semiconductor module
US5814882A (en) Seal structure for tape carrier package
JPS6077446A (ja) 封止半導体装置
US8105871B2 (en) Semiconductor device and manufacturing method of the same
JP4623871B2 (ja) 混成集積回路装置
JPS6373542A (ja) 樹脂封止型半導体装置
US9412685B2 (en) Semiconductor device and method of manufacturing the same
JP2622862B2 (ja) リード付電子部品搭載用基板
JPS61230344A (ja) 樹脂封止型半導体装置
JPS62210651A (ja) 樹脂封止型半導体装置
JP2612468B2 (ja) 電子部品搭載用基板
JP2614495B2 (ja) 電子部品搭載用基板
JPS6119154A (ja) 樹脂封止型半導体装置
JP3281864B2 (ja) 混成集積回路装置の製造方法
JP2775262B2 (ja) 電子部品搭載用基板及び電子部品搭載装置
JPH07135203A (ja) 半導体装置
JP2972679B2 (ja) リードフレーム並びに樹脂封止型半導体装置及びその製造方法
JPS61258457A (ja) 樹脂封止型半導体装置
KR930010070B1 (ko) 수지봉지형 반도체 장치