JPH0870089A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH0870089A JPH0870089A JP6205634A JP20563494A JPH0870089A JP H0870089 A JPH0870089 A JP H0870089A JP 6205634 A JP6205634 A JP 6205634A JP 20563494 A JP20563494 A JP 20563494A JP H0870089 A JPH0870089 A JP H0870089A
- Authority
- JP
- Japan
- Prior art keywords
- die pad
- resin
- semiconductor device
- resin package
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 半導体素子を搭載するダイパッドをパッケー
ジ表面より露出させる構造をとる半導体装置に関し、薄
型で、かつ、反りの発生しにくい半導体装置及びその製
造方法を提供することを目的とする。 【構成】 半導体素子１を搭載するダイパッド２，半導
体素子１を電気的に外部と接続するリード４等を構成す
るリードフレームを線膨脹率9.0 ×１０-6〜11.0×１０
-6の５２アロイより構成し、樹脂パッケージ６をシリコ
ーンフィラー量７８〜８１ｗｔ％，線膨脹率11.0×１０
-6〜13.0×１０-6のエポキシ樹脂により構成し、ダイパ
ッド２を樹脂パッケージ６より外部に露出させ、薄型化
を計る。
ジ表面より露出させる構造をとる半導体装置に関し、薄
型で、かつ、反りの発生しにくい半導体装置及びその製
造方法を提供することを目的とする。 【構成】 半導体素子１を搭載するダイパッド２，半導
体素子１を電気的に外部と接続するリード４等を構成す
るリードフレームを線膨脹率9.0 ×１０-6〜11.0×１０
-6の５２アロイより構成し、樹脂パッケージ６をシリコ
ーンフィラー量７８〜８１ｗｔ％，線膨脹率11.0×１０
-6〜13.0×１０-6のエポキシ樹脂により構成し、ダイパ
ッド２を樹脂パッケージ６より外部に露出させ、薄型化
を計る。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置及びその製造
方法に係り、特に半導体素子を搭載するダイパッドをパ
ッケージ表面より露出させる構造をとる半導体装置に関
する。
方法に係り、特に半導体素子を搭載するダイパッドをパ
ッケージ表面より露出させる構造をとる半導体装置に関
する。
【０００２】近年、半導体装置の薄型化の要求に伴っ
て、樹脂封止型の半導体装置においては、製造時に半導
体チップを仮に保持するためのダイパッドを樹脂パッケ
ージより外部に露出させる構成をとるものがある。
て、樹脂封止型の半導体装置においては、製造時に半導
体チップを仮に保持するためのダイパッドを樹脂パッケ
ージより外部に露出させる構成をとるものがある。
【０００３】このような半導体装置においては薄型化の
ため、反りやクラックが発生しやすく、不良が生じやす
いため、反りやクラックの発生を防止できる構成が必要
とされている。
ため、反りやクラックが発生しやすく、不良が生じやす
いため、反りやクラックの発生を防止できる構成が必要
とされている。
【０００４】
【従来の技術】薄型化のためにダイパッドの半導体素子
搭載面とは反対側の面を樹脂パッケージより露出させる
タイプの半導体装置として特願平３−１１２４０５号
（特開平４−３１７３６０号）が知られている。
搭載面とは反対側の面を樹脂パッケージより露出させる
タイプの半導体装置として特願平３−１１２４０５号
（特開平４−３１７３６０号）が知られている。
【０００５】特願平３−１１２４０５号（特開平４−３
１７３６０号）に示されるタイプの半導体装置の断面図
を図８に示す。同図中、３１は半導体チップを示す。半
導体チップ３１はダイパッド３２上に銀ペースト等のダ
イス付層３３を介して搭載されている。
１７３６０号）に示されるタイプの半導体装置の断面図
を図８に示す。同図中、３１は半導体チップを示す。半
導体チップ３１はダイパッド３２上に銀ペースト等のダ
イス付層３３を介して搭載されている。
【０００６】また、半導体チップ３１の上面端部には電
極パッド３１ａが形成されており、この電極パッド３１
ａは、半導体チップ３１周囲に配設されたリード３４に
ワイヤ３５により接続されており、半導体チップ３１は
ワイヤ３５及びリード３４を介して外部との電気的接続
が行なわれる。
極パッド３１ａが形成されており、この電極パッド３１
ａは、半導体チップ３１周囲に配設されたリード３４に
ワイヤ３５により接続されており、半導体チップ３１は
ワイヤ３５及びリード３４を介して外部との電気的接続
が行なわれる。
【０００７】ダイパッド３２は半導体チップ３１の搭載
面とは反対側の面が樹脂パッケージ３６におおわれるこ
となく外部に露出しており、薄型化が計られていると共
に放熱性を向上させている。
面とは反対側の面が樹脂パッケージ３６におおわれるこ
となく外部に露出しており、薄型化が計られていると共
に放熱性を向上させている。
【０００８】
【発明が解決しようとする課題】しかるに、従来の半導
体装置では一般にリードフレーム材料として線膨脹率4.
0 〜5.0 ×１０-6の４２アロイ（Ｆｅ−４２ｗｔ％Ｎ
ｉ：ニッケルの重量％が４２重量％の鉄−ニッケル合
金）が用いられており、また、樹脂封止材料として線膨
脹率11.0〜13.0×１０-6：シリコーンフィラー量７８〜
８１重量％のエポキシ樹脂が用いられており、以上のリ
ードフレーム材料と樹脂封止材料の組み合わせでは実
験、解析結果として半導体装置に31.8μm 〜34.4μm と
比較的大きな反りが発生するため、プリント基板への実
装時にリードがプリント基板へ接触できない等の不良が
生じる等の問題点があった。
体装置では一般にリードフレーム材料として線膨脹率4.
0 〜5.0 ×１０-6の４２アロイ（Ｆｅ−４２ｗｔ％Ｎ
ｉ：ニッケルの重量％が４２重量％の鉄−ニッケル合
金）が用いられており、また、樹脂封止材料として線膨
脹率11.0〜13.0×１０-6：シリコーンフィラー量７８〜
８１重量％のエポキシ樹脂が用いられており、以上のリ
ードフレーム材料と樹脂封止材料の組み合わせでは実
験、解析結果として半導体装置に31.8μm 〜34.4μm と
比較的大きな反りが発生するため、プリント基板への実
装時にリードがプリント基板へ接触できない等の不良が
生じる等の問題点があった。
【０００９】また、上記の従来の半導体装置ではダイパ
ッド下部に樹脂が存在しないため、ダイパッドと半導体
素子を接着する銀ペースト等のダイス付層が大気中の水
分を吸湿し、リフロー時の熱により吸湿した水分が水蒸
気となりダイス付層が破壊されると共に、構造上ダイパ
ッド下の樹脂が無いために、ダイパッドを押さえつける
ものが無く、その圧力によりダイパッドがパッケージか
ら剥離を起こしやすく、このダイパッド剥離によりパッ
ケージに反りが発生する。このとき、従来はダイパッド
と半導体素子との接触面積は最大に設定されていたた
め、発生する圧力も大きくダイパッドの反り量も大きい
ため、基板実装が不可となってしまう場合がある等の問
題点があった。
ッド下部に樹脂が存在しないため、ダイパッドと半導体
素子を接着する銀ペースト等のダイス付層が大気中の水
分を吸湿し、リフロー時の熱により吸湿した水分が水蒸
気となりダイス付層が破壊されると共に、構造上ダイパ
ッド下の樹脂が無いために、ダイパッドを押さえつける
ものが無く、その圧力によりダイパッドがパッケージか
ら剥離を起こしやすく、このダイパッド剥離によりパッ
ケージに反りが発生する。このとき、従来はダイパッド
と半導体素子との接触面積は最大に設定されていたた
め、発生する圧力も大きくダイパッドの反り量も大きい
ため、基板実装が不可となってしまう場合がある等の問
題点があった。
【００１０】さらに、実装が可能であった場合でも、ダ
イパッドと樹脂パッケージとの間から配線、電極パッド
等を腐食させる腐食物質が侵入し、配線や電極パッドを
腐食させてしまう恐れがある等の問題点があった。
イパッドと樹脂パッケージとの間から配線、電極パッド
等を腐食させる腐食物質が侵入し、配線や電極パッドを
腐食させてしまう恐れがある等の問題点があった。
【００１１】また、プリント基板の半導体装置下部に配
線等があるような構造ではダイパッドが反ることによ
り、ダイパッドが、配線に接触してしまい、回路を誤動
作させる恐れがある等の問題点があった。
線等があるような構造ではダイパッドが反ることによ
り、ダイパッドが、配線に接触してしまい、回路を誤動
作させる恐れがある等の問題点があった。
【００１２】本発明は上記の点に鑑みてなされたもの
で、薄型で、かつ、反りの発生しにくい半導体装置及び
その製造方法を提供することを目的とする。
で、薄型で、かつ、反りの発生しにくい半導体装置及び
その製造方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】本発明の請求項１は、ダ
イパッド上に搭載された半導体素子を外部に延出するリ
ードと接続し、樹脂パッケージ内に封入した構成の半導
体装置において、前記ダイパッドの前記半導体素子の搭
載面とは反対側の面を前記樹脂パッケージより外部に露
出させ、前記ダイパッド及び前記リードよりなるリード
フレームを線膨脹率が9.0 ×１０-6〜11.0×１０-6で、
かつ、板厚が0.075 〜0.127 〔ｍｍ〕の鉄−ニッケル合
金より構成し、前記樹脂パッケージをシリコーンフィラ
ーを含有し、線膨脹率が11.0×１０-6〜13.0×１０
-6で、かつ、シリコーンフィラー量が７８〜８１重量％
のエポキシ系樹脂より構成する。
イパッド上に搭載された半導体素子を外部に延出するリ
ードと接続し、樹脂パッケージ内に封入した構成の半導
体装置において、前記ダイパッドの前記半導体素子の搭
載面とは反対側の面を前記樹脂パッケージより外部に露
出させ、前記ダイパッド及び前記リードよりなるリード
フレームを線膨脹率が9.0 ×１０-6〜11.0×１０-6で、
かつ、板厚が0.075 〜0.127 〔ｍｍ〕の鉄−ニッケル合
金より構成し、前記樹脂パッケージをシリコーンフィラ
ーを含有し、線膨脹率が11.0×１０-6〜13.0×１０
-6で、かつ、シリコーンフィラー量が７８〜８１重量％
のエポキシ系樹脂より構成する。
【００１４】請求項２は、ダイパッド上に搭載された半
導体素子を外部に延出するリードと接続し、樹脂パッケ
ージ内に封入した構成の半導体装置において、前記ダイ
パッドの前記半導体素子の搭載面とは反対側の面を前記
樹脂パッケージより外部に露出させ、前記ダイパッド及
び前記リードよりなるリードフレームを線膨脹率が4.0
×１０-6〜5.0 ×１０-6で、かつ、板厚が0.075 〜0.12
7 〔ｍｍ〕の鉄−ニッケル合金より構成し、前記樹脂パ
ッケージをシリコーンフィラーを含有し、線膨脹率が8.
0 ×１０-6〜9.0 ×１０-6で、かつ、シリコーンフィラ
ー量が８８〜９０重量％のエポキシ系樹脂より構成す
る。
導体素子を外部に延出するリードと接続し、樹脂パッケ
ージ内に封入した構成の半導体装置において、前記ダイ
パッドの前記半導体素子の搭載面とは反対側の面を前記
樹脂パッケージより外部に露出させ、前記ダイパッド及
び前記リードよりなるリードフレームを線膨脹率が4.0
×１０-6〜5.0 ×１０-6で、かつ、板厚が0.075 〜0.12
7 〔ｍｍ〕の鉄−ニッケル合金より構成し、前記樹脂パ
ッケージをシリコーンフィラーを含有し、線膨脹率が8.
0 ×１０-6〜9.0 ×１０-6で、かつ、シリコーンフィラ
ー量が８８〜９０重量％のエポキシ系樹脂より構成す
る。
【００１５】請求項３は、前記ダイパッドを前記半導体
素子のチップサイズより小さいサイズとしてなる。
素子のチップサイズより小さいサイズとしてなる。
【００１６】請求項４は、前記ダイパッドの前記樹脂パ
ッケージからの露出面に絶縁膜を形成してなる。
ッケージからの露出面に絶縁膜を形成してなる。
【００１７】請求項５は、前記絶縁膜を絶縁性のある樹
脂より形成してなる。
脂より形成してなる。
【００１８】請求項６は、前記絶縁膜を絶縁性のある接
着剤付のテープより形成してなる。
着剤付のテープより形成してなる。
【００１９】請求項７は、前記ダイパッドの前記樹脂パ
ッケージからの露出面に前記半導体素子の搭載方向を識
別するマークが形成してなる。
ッケージからの露出面に前記半導体素子の搭載方向を識
別するマークが形成してなる。
【００２０】請求項８は、前記樹脂パッケージを前記樹
脂を注入する樹脂注入口が前記ダイパッドの前記半導体
素子搭載面側のキャビティに設けられたモールド金型に
より形成してなる。
脂を注入する樹脂注入口が前記ダイパッドの前記半導体
素子搭載面側のキャビティに設けられたモールド金型に
より形成してなる。
【００２１】
【作用】本発明の請求項１によれば、リードフレームを
線膨脹率が9.0 ×１０-6〜11.0×１０-6で、かつ、板厚
が0.075 〜0.127 〔ｍｍ〕の鉄−ニッケル合金より構成
し、樹脂パッケージをシリコーンフィラーが含有され、
線膨脹率が11.0×１０-6〜13.0×１０-6で、かつ、シリ
コーンフィラー量が７８〜８１重量％のエポキシ系樹脂
より構成することにより、実験、解析結果によると樹脂
封止後のパッケージの歪みを小さくできる。
線膨脹率が9.0 ×１０-6〜11.0×１０-6で、かつ、板厚
が0.075 〜0.127 〔ｍｍ〕の鉄−ニッケル合金より構成
し、樹脂パッケージをシリコーンフィラーが含有され、
線膨脹率が11.0×１０-6〜13.0×１０-6で、かつ、シリ
コーンフィラー量が７８〜８１重量％のエポキシ系樹脂
より構成することにより、実験、解析結果によると樹脂
封止後のパッケージの歪みを小さくできる。
【００２２】請求項２によれば、リードフレームを線膨
脹率が4.0 ×１０-6〜5.0 ×１０-6で、かつ、板厚が0.
075 〜0.127 〔ｍｍ〕の鉄−ニッケル合金より構成する
ことにより、実験、解析結果によると樹脂封止後のパッ
ケージの歪みを小さくできる。
脹率が4.0 ×１０-6〜5.0 ×１０-6で、かつ、板厚が0.
075 〜0.127 〔ｍｍ〕の鉄−ニッケル合金より構成する
ことにより、実験、解析結果によると樹脂封止後のパッ
ケージの歪みを小さくできる。
【００２３】請求項３によれば、ダイパッドのサイズを
半導体素子のチップサイズより小さくすることによりダ
イパッドに歪みが生じたときにも歪み量を半導体素子に
対して十分に小さくすることができるため、歪みの影響
を小さくできる。
半導体素子のチップサイズより小さくすることによりダ
イパッドに歪みが生じたときにも歪み量を半導体素子に
対して十分に小さくすることができるため、歪みの影響
を小さくできる。
【００２４】請求項４によれば、ダイパッドの樹脂パッ
ケージからの露出面に絶縁膜を形成することにより、ダ
イパッドの露出による周囲への悪影響を防止でき、例え
ばダイパッドの露出面が下部にある半導体装置をプリン
ト基板に実装した際に半導体装置下部の配線にダイパッ
ドが接触し、配線をショートさせてしまうというような
ことを防止できる。
ケージからの露出面に絶縁膜を形成することにより、ダ
イパッドの露出による周囲への悪影響を防止でき、例え
ばダイパッドの露出面が下部にある半導体装置をプリン
ト基板に実装した際に半導体装置下部の配線にダイパッ
ドが接触し、配線をショートさせてしまうというような
ことを防止できる。
【００２５】請求項５によれば、絶縁膜を絶縁性のある
樹脂により形成することにより、絶縁膜を薄く形成でき
るため、ダイパッド露出面が下面にある半導体装置をプ
リント基板に実装した際にリードと半導体装置下面との
差を小さく設定でき、半導体装置を薄型化できる。
樹脂により形成することにより、絶縁膜を薄く形成でき
るため、ダイパッド露出面が下面にある半導体装置をプ
リント基板に実装した際にリードと半導体装置下面との
差を小さく設定でき、半導体装置を薄型化できる。
【００２６】請求項６によれば、絶縁膜を絶縁性のある
接着剤付のテープより形成することによりダイパッドに
テープを貼り付けることにより絶縁膜を形成できるた
め、絶縁膜の形成が容易に行なえる。
接着剤付のテープより形成することによりダイパッドに
テープを貼り付けることにより絶縁膜を形成できるた
め、絶縁膜の形成が容易に行なえる。
【００２７】請求項７によれば、ダイパッドの樹脂パッ
ケージからの露出面に半導体素子の搭載方向を識別する
マークが形成することにより、樹脂パッケージにマーク
を形成する必要がなくなる。
ケージからの露出面に半導体素子の搭載方向を識別する
マークが形成することにより、樹脂パッケージにマーク
を形成する必要がなくなる。
【００２８】請求項８によれば、樹脂パッケージを形成
するためのモールド金型の樹脂注入口をダイパッドの半
導体素子搭載面側のキャビティに設けることにより、樹
脂注入時に樹脂によりダイパッドの半導体素子搭載面と
は反対側の面のキャビティ内面に押し付けられるため、
樹脂がダイパッドの半導体素子搭載面とは反対面である
樹脂パッケージからの露出面に回り込むことがなく、従
って、樹脂バリの発生等を押さえることができる。
するためのモールド金型の樹脂注入口をダイパッドの半
導体素子搭載面側のキャビティに設けることにより、樹
脂注入時に樹脂によりダイパッドの半導体素子搭載面と
は反対側の面のキャビティ内面に押し付けられるため、
樹脂がダイパッドの半導体素子搭載面とは反対面である
樹脂パッケージからの露出面に回り込むことがなく、従
って、樹脂バリの発生等を押さえることができる。
【００２９】
【実施例】図１に本発明の第１実施例の断面図、図２に
本発明の一実施例の斜視図を示す。同図中、１は半導体
素子を示す。半導体素子１はダイパッド２上に銀ペース
ト等のダイス付層３により接着、固定されている。ダイ
パッド２の大きさ、半導体素子１の大きさを例えば、9.
0 ×9.0 mm2 とすると6.0 ×6.0 mm2 程度に設定され
る。
本発明の一実施例の斜視図を示す。同図中、１は半導体
素子を示す。半導体素子１はダイパッド２上に銀ペース
ト等のダイス付層３により接着、固定されている。ダイ
パッド２の大きさ、半導体素子１の大きさを例えば、9.
0 ×9.0 mm2 とすると6.0 ×6.0 mm2 程度に設定され
る。
【００３０】半導体素子１のダイパッド２とのダイス付
面の反対側の面には電極パッド１ａが形成されており、
半導体素子１の周囲にはこの電極パッド１ａに対応して
リード４が配設されている。
面の反対側の面には電極パッド１ａが形成されており、
半導体素子１の周囲にはこの電極パッド１ａに対応して
リード４が配設されている。
【００３１】電極パッド１ａとこれに対応したリード４
とはワイヤ５により接続されている。ワイヤ５はリード
４の一端に接続されており、リード４の他端はダイパッ
ド２の方向にガルウィング状に折曲されている。
とはワイヤ５により接続されている。ワイヤ５はリード
４の一端に接続されており、リード４の他端はダイパッ
ド２の方向にガルウィング状に折曲されている。
【００３２】半導体素子１，ダイパッド２，リード４の
一端、ワイヤ５が樹脂パッケージ６により封止される。
このとき、ダイパッド２の半導体素子１の搭載面とは反
対面は外部に露出するように封止され、薄型化が計られ
ている。
一端、ワイヤ５が樹脂パッケージ６により封止される。
このとき、ダイパッド２の半導体素子１の搭載面とは反
対面は外部に露出するように封止され、薄型化が計られ
ている。
【００３３】また、このとき用いられる樹脂パッケージ
６の樹脂材料としてはシリコーンフィラーを含有してお
り、線膨脹率が11.0×１０-6〜13.0×１０-6で、かつ、
シリコーンフィラー量７８〜８１ｗｔ％のエポキシ樹脂
が用いられている。
６の樹脂材料としてはシリコーンフィラーを含有してお
り、線膨脹率が11.0×１０-6〜13.0×１０-6で、かつ、
シリコーンフィラー量７８〜８１ｗｔ％のエポキシ樹脂
が用いられている。
【００３４】また、リード４及びダイパッド２を構成す
る材料は鉄に対して５２重量％のニッケルが結合した鉄
−ニッケル合金であるいわゆる５２アロイ（線膨脹率9.
0 ×１０-6〜11.0×１０-6）より構成される。
る材料は鉄に対して５２重量％のニッケルが結合した鉄
−ニッケル合金であるいわゆる５２アロイ（線膨脹率9.
0 ×１０-6〜11.0×１０-6）より構成される。
【００３５】図３に本発明の一実施例の構成材料を選択
する根拠を説明するための図を示す。図３はパッケージ
サイズを１２×１２×0.65mm3 ，チップサイズを9.0 ×
9.0×0.3 mm3 ，リードフレームの板厚を0.1 mmとした
ときの樹脂材料及びリードフレームの材料の選択による
半導体装置の反り量を示したものである。
する根拠を説明するための図を示す。図３はパッケージ
サイズを１２×１２×0.65mm3 ，チップサイズを9.0 ×
9.0×0.3 mm3 ，リードフレームの板厚を0.1 mmとした
ときの樹脂材料及びリードフレームの材料の選択による
半導体装置の反り量を示したものである。
【００３６】同図中、凸はダイパッドの外部への露出面
方向へ突出する反り、凹はダイパッドの外部への露出面
方向とは反対の方向に突出することを示している。
方向へ突出する反り、凹はダイパッドの外部への露出面
方向とは反対の方向に突出することを示している。
【００３７】また、１樹脂材料と１リードフレーム材料
に対応する反り量として４つの数値が上げられている
が、左上はダイパッドサイズが5.0 mm□，右上はダイパ
ッドサイズが6.0 mm□，左下はパッドサイズが7.0 mm，
右下はパッドサイズが9.4 mm□のときの反り量を示して
いる。なお、上記反り量は有限要素解析法により解析し
た結果を示す。
に対応する反り量として４つの数値が上げられている
が、左上はダイパッドサイズが5.0 mm□，右上はダイパ
ッドサイズが6.0 mm□，左下はパッドサイズが7.0 mm，
右下はパッドサイズが9.4 mm□のときの反り量を示して
いる。なお、上記反り量は有限要素解析法により解析し
た結果を示す。
【００３８】本実施例に示すように樹脂パッケージ６の
樹脂材料を線膨脹率が11.0×１０-6〜13.0×１０-6，フ
ィラー量７８〜８１ｗｔ％のエポキシ系樹脂Ａで構成、
ダイパッド２，リード４より構成されるリードフレーム
を線膨脹率9.0 ×１０-6〜11.0×１０-6の鉄（Ｆｅ）に
対するニッケル（Ｎｉ）の重量％が５２ｗｔ％の合金で
ある５２アロイで構成した場合には、ダイパッド２のサ
イズが5.0 mm□のときは凸10.4μm ，6.0 mm□のときは
凹3.9 μm ，7.0 mm□のときは3.0 μm ，9.4mm□のと
きは15.4μm の反り量を示す。
樹脂材料を線膨脹率が11.0×１０-6〜13.0×１０-6，フ
ィラー量７８〜８１ｗｔ％のエポキシ系樹脂Ａで構成、
ダイパッド２，リード４より構成されるリードフレーム
を線膨脹率9.0 ×１０-6〜11.0×１０-6の鉄（Ｆｅ）に
対するニッケル（Ｎｉ）の重量％が５２ｗｔ％の合金で
ある５２アロイで構成した場合には、ダイパッド２のサ
イズが5.0 mm□のときは凸10.4μm ，6.0 mm□のときは
凹3.9 μm ，7.0 mm□のときは3.0 μm ，9.4mm□のと
きは15.4μm の反り量を示す。
【００３９】本実施例のように樹脂パッケージ６を樹脂
Ａ，リードフレームを５２アロイで構成すると図３に示
される一般の半導体装置で用いられている樹脂パッケー
ジを樹脂Ａ，リードフレームを４２アロイで構成した場
合に比べてダイパッドサイズいずれの場合においても反
り量を十分に小さくできる。
Ａ，リードフレームを５２アロイで構成すると図３に示
される一般の半導体装置で用いられている樹脂パッケー
ジを樹脂Ａ，リードフレームを４２アロイで構成した場
合に比べてダイパッドサイズいずれの場合においても反
り量を十分に小さくできる。
【００４０】図４に本発明の一実施例の樹脂封止方法の
説明図を示す。同図中、１０はモールド金型を示す。モ
ールド金型１０は上型１１，及び、下型１２よりなり、
上型１１の側面には樹脂を封入する樹脂注入口１３が形
成されている。
説明図を示す。同図中、１０はモールド金型を示す。モ
ールド金型１０は上型１１，及び、下型１２よりなり、
上型１１の側面には樹脂を封入する樹脂注入口１３が形
成されている。
【００４１】このため、樹脂封止時に樹脂注入口１３よ
り樹脂を注入すると、樹脂は半導体素子１の上面に流れ
込み、半導体素子１を矢印Ａ方向に押圧しつつ、注入さ
れ全体に供給される。このため、樹脂注入時には半導体
素子１の下面に設けられたダイパッド２は矢印Ａ方向に
押された状態に保持されるため、ダイパッド２下面への
樹脂の回り込みを防止でき、樹脂バリ等の発生を抑制で
きる。
り樹脂を注入すると、樹脂は半導体素子１の上面に流れ
込み、半導体素子１を矢印Ａ方向に押圧しつつ、注入さ
れ全体に供給される。このため、樹脂注入時には半導体
素子１の下面に設けられたダイパッド２は矢印Ａ方向に
押された状態に保持されるため、ダイパッド２下面への
樹脂の回り込みを防止でき、樹脂バリ等の発生を抑制で
きる。
【００４２】また、本実施例ではダイパッド２に半導体
素子１をダイス付けする前にダイパッド２の半導体素子
１の搭載面とは反対の面にエポキシ樹脂や絶縁テープ等
よりなる絶縁膜７を形成しており、絶縁膜７を形成する
ことによりダイパッド２が直接外部に露出することがな
いため、プリント基板への実装時に反り等によりダイパ
ッド２がプリント基板に接触するような場合、プリント
基板のダイパッド２との接触部分に配線がなされていて
も配線をショートさせてしまうことがなく誤動作を生じ
させることがない。
素子１をダイス付けする前にダイパッド２の半導体素子
１の搭載面とは反対の面にエポキシ樹脂や絶縁テープ等
よりなる絶縁膜７を形成しており、絶縁膜７を形成する
ことによりダイパッド２が直接外部に露出することがな
いため、プリント基板への実装時に反り等によりダイパ
ッド２がプリント基板に接触するような場合、プリント
基板のダイパッド２との接触部分に配線がなされていて
も配線をショートさせてしまうことがなく誤動作を生じ
させることがない。
【００４３】さらに、絶縁膜７を半導体素子１のダイス
付け前に形成することにより、樹脂封止時に樹脂パッケ
ージ６と一体に封止することができるため、薄型化が可
能になると共に、絶縁膜７をはがれにくくできる。
付け前に形成することにより、樹脂封止時に樹脂パッケ
ージ６と一体に封止することができるため、薄型化が可
能になると共に、絶縁膜７をはがれにくくできる。
【００４４】なお、本実施例では樹脂パッケージ６に樹
脂Ａ，リードフレームに５２アロイを用いることにより
反りを減少させたが、他に、図３に示すように、樹脂パ
ッケージ６にシリコーンフィラーを含有し、線膨脹率が
8.0 ×１０-6〜9.0 ×１０-6，フィラー量８８〜９０ｗ
ｔ％のエポキシ樹脂Ｂを用い、リードフレームに鉄（Ｆ
ｅ）に対してニッケル（Ｎｉ）の重量％が４２ｗｔ％の
鉄−ニッケル合金（線膨脹率4.0 ×１０-6〜5.0 ×１０
-6）を用いても、従来の樹脂Ａ，４２アロイの組み合わ
せに比べて十分に小さい反り量が実現できる。
脂Ａ，リードフレームに５２アロイを用いることにより
反りを減少させたが、他に、図３に示すように、樹脂パ
ッケージ６にシリコーンフィラーを含有し、線膨脹率が
8.0 ×１０-6〜9.0 ×１０-6，フィラー量８８〜９０ｗ
ｔ％のエポキシ樹脂Ｂを用い、リードフレームに鉄（Ｆ
ｅ）に対してニッケル（Ｎｉ）の重量％が４２ｗｔ％の
鉄−ニッケル合金（線膨脹率4.0 ×１０-6〜5.0 ×１０
-6）を用いても、従来の樹脂Ａ，４２アロイの組み合わ
せに比べて十分に小さい反り量が実現できる。
【００４５】さらに、樹脂Ｂ，５２アロイの組み合わせ
でもダイパッドサイズによるバラツキは生じるが従来の
樹脂Ａ，４２アロイの組み合わせに比べて十分に小さい
反り量が実現できる。
でもダイパッドサイズによるバラツキは生じるが従来の
樹脂Ａ，４２アロイの組み合わせに比べて十分に小さい
反り量が実現できる。
【００４６】また、本実施例によれば、ダイパッド２を
半導体素子１より小さいサイズに設定することにより腐
食物質の侵入を抑制している。
半導体素子１より小さいサイズに設定することにより腐
食物質の侵入を抑制している。
【００４７】図５に本発明の一実施例の要部の断面図を
示す。図５に示すようにダイパッド２のサイズを小さく
することにより半導体素子１の底面にまで樹脂が回り込
み、図５に点線で示すようにダイパッド２と樹脂との境
界から半導体素子１の電極パッド１ａまでの経路を長く
とることができ、従って、腐食物質が半導体素子１の電
極パッド１ａまで侵入しにくい。
示す。図５に示すようにダイパッド２のサイズを小さく
することにより半導体素子１の底面にまで樹脂が回り込
み、図５に点線で示すようにダイパッド２と樹脂との境
界から半導体素子１の電極パッド１ａまでの経路を長く
とることができ、従って、腐食物質が半導体素子１の電
極パッド１ａまで侵入しにくい。
【００４８】また、半導体素子１は一般にシリコンで形
成されており、シリコンは樹脂との密着力が大きいた
め、シリコンと樹脂との密着部分が増加することにより
さらに腐食物質が侵入しにくくなっている。
成されており、シリコンは樹脂との密着力が大きいた
め、シリコンと樹脂との密着部分が増加することにより
さらに腐食物質が侵入しにくくなっている。
【００４９】このように、ダイパッド２を表面に露出さ
せても腐食物質が内部に侵入しにくくなるため、半導体
装置の信頼性耐久性を向上させることが可能となる。
せても腐食物質が内部に侵入しにくくなるため、半導体
装置の信頼性耐久性を向上させることが可能となる。
【００５０】図６に本発明の第２実施例の断面図、図７
に斜視図を示す。同図中、図１，２と同一構成部分には
同一符号を付し、その説明は省略する。本実施例はダイ
パッド２１を樹脂パッケージ２２の上面に露出させた構
成としてなる。
に斜視図を示す。同図中、図１，２と同一構成部分には
同一符号を付し、その説明は省略する。本実施例はダイ
パッド２１を樹脂パッケージ２２の上面に露出させた構
成としてなる。
【００５１】樹脂パッケージ２２及びダイパッド２１，
リード２３等よりなるリードフレームの構成材料は第１
実施例と同様に樹脂Ａ，５２アロイ、樹脂Ｂ，４２アロ
イ、樹脂Ｂ，５２アロイの組み合わせで構成されてお
り、第１実施例と同様な効果が得られる。
リード２３等よりなるリードフレームの構成材料は第１
実施例と同様に樹脂Ａ，５２アロイ、樹脂Ｂ，４２アロ
イ、樹脂Ｂ，５２アロイの組み合わせで構成されてお
り、第１実施例と同様な効果が得られる。
【００５２】本実施例ではダイパッド２１の露出面にハ
ーフエッチング等により半導体素子１の配設方向（第１
ピン位置）を識別するマーク２４を付している。
ーフエッチング等により半導体素子１の配設方向（第１
ピン位置）を識別するマーク２４を付している。
【００５３】ダイパッド２１にマーク２４を付すことに
より樹脂パッケージ２２にマークを付す必要がなく樹脂
パッケージ２２の肉厚を薄くできる。
より樹脂パッケージ２２にマークを付す必要がなく樹脂
パッケージ２２の肉厚を薄くできる。
【００５４】
【発明の効果】上述の如く、本発明の請求項１によれ
ば、リードフレームを線膨脹率が9.0 ×１０-6〜11.0×
１０-6で、かつ、板厚が0.075 〜0.127 mmの鉄−ニッケ
ル合金より構成し、樹脂パッケージをシリコーンフィラ
ーが含有され、線膨脹率が11.0×１０-6〜13.0×１０-6
で、かつ、シリコーンフィラー量が７８〜８１重量％の
エポキシ系樹脂より構成することにより、実験、解析結
果によるとリードフレームの歪みを小さくできるため、
リードフレームの歪みによる樹脂パッケージのクラック
等の発生を防止できる等の特長を有する。
ば、リードフレームを線膨脹率が9.0 ×１０-6〜11.0×
１０-6で、かつ、板厚が0.075 〜0.127 mmの鉄−ニッケ
ル合金より構成し、樹脂パッケージをシリコーンフィラ
ーが含有され、線膨脹率が11.0×１０-6〜13.0×１０-6
で、かつ、シリコーンフィラー量が７８〜８１重量％の
エポキシ系樹脂より構成することにより、実験、解析結
果によるとリードフレームの歪みを小さくできるため、
リードフレームの歪みによる樹脂パッケージのクラック
等の発生を防止できる等の特長を有する。
【００５５】請求項２によれば、リードフレームを線膨
脹率が4.0 ×１０-6〜5.0 ×１０-6で、かつ、板厚が0.
075 〜0.127 〔mm〕の鉄−ニッケル合金より構成するこ
とにより実験、解析結果によるとリードフレームの歪み
を小さくできるため、リードフレームの歪みによる樹脂
パッケージのクラック等の発生等を防止できる等の特長
を有する。
脹率が4.0 ×１０-6〜5.0 ×１０-6で、かつ、板厚が0.
075 〜0.127 〔mm〕の鉄−ニッケル合金より構成するこ
とにより実験、解析結果によるとリードフレームの歪み
を小さくできるため、リードフレームの歪みによる樹脂
パッケージのクラック等の発生等を防止できる等の特長
を有する。
【００５６】請求項３によれば、ダイパッドのサイズを
半導体素子のチップサイズより小さくすることによりダ
イパッドに歪みが生じたときにも歪み量を半導体素子に
対して十分に小さくすることができるため、歪みの影響
を小さくでき、樹脂パッケージのクラックの発生等を防
止できる等の特長を有する。
半導体素子のチップサイズより小さくすることによりダ
イパッドに歪みが生じたときにも歪み量を半導体素子に
対して十分に小さくすることができるため、歪みの影響
を小さくでき、樹脂パッケージのクラックの発生等を防
止できる等の特長を有する。
【００５７】請求項４によれば、ダイパッドの樹脂パッ
ケージからの露出面に絶縁膜を形成することによりダイ
パッドの露出による周囲への悪影響を防止でき、例えば
ダイパッドの露出面が下部にある半導体装置をプリント
基板に実装した際に半導体装置下部の配線にダイパッド
が接触し、配線をショートさせてしまうというようなこ
とを防止できる等の特長を有する。
ケージからの露出面に絶縁膜を形成することによりダイ
パッドの露出による周囲への悪影響を防止でき、例えば
ダイパッドの露出面が下部にある半導体装置をプリント
基板に実装した際に半導体装置下部の配線にダイパッド
が接触し、配線をショートさせてしまうというようなこ
とを防止できる等の特長を有する。
【００５８】請求項５によれば、絶縁膜を絶縁性のある
樹脂により形成することにより絶縁膜を薄く形成できる
ため、ダイパッド露出面が下面にある半導体装置をプリ
ント基板に実装した際にリードと半導体装置下面との差
を小さく設定でき、半導体装置を薄型化できる等の特長
を有する。
樹脂により形成することにより絶縁膜を薄く形成できる
ため、ダイパッド露出面が下面にある半導体装置をプリ
ント基板に実装した際にリードと半導体装置下面との差
を小さく設定でき、半導体装置を薄型化できる等の特長
を有する。
【００５９】請求項６によれば、絶縁膜を絶縁性のある
接着剤付のテープより形成することによりダイパッドに
テープを貼り付けることにより絶縁膜を形成できるた
め、絶縁膜の形成が容易に行なえる等の特長を有する。
接着剤付のテープより形成することによりダイパッドに
テープを貼り付けることにより絶縁膜を形成できるた
め、絶縁膜の形成が容易に行なえる等の特長を有する。
【００６０】請求項７によれば、ダイパッドの樹脂パッ
ケージからの露出面に半導体素子の搭載方向を識別する
マークを形成することにより、樹脂パッケージにマーク
を形成する必要がなくなる等の特長を有する。
ケージからの露出面に半導体素子の搭載方向を識別する
マークを形成することにより、樹脂パッケージにマーク
を形成する必要がなくなる等の特長を有する。
【００６１】請求項８によれば、樹脂パッケージを形成
するためのモールド金型の樹脂注入口をダイパッドの半
導体素子搭載面側のキャビティに設けることにより、樹
脂注入時に樹脂によりダイパッドの半導体素子搭載面と
は反対側の面のキャビティ内面に押し付けられるため、
樹脂がダイパッドの半導体素子搭載面とは反対面である
樹脂パッケージからの露出面に回り込むことがなく、従
って、樹脂バリの発生等を押さえることができる等の特
長を有する。
するためのモールド金型の樹脂注入口をダイパッドの半
導体素子搭載面側のキャビティに設けることにより、樹
脂注入時に樹脂によりダイパッドの半導体素子搭載面と
は反対側の面のキャビティ内面に押し付けられるため、
樹脂がダイパッドの半導体素子搭載面とは反対面である
樹脂パッケージからの露出面に回り込むことがなく、従
って、樹脂バリの発生等を押さえることができる等の特
長を有する。
【図１】本発明の第１実施例の断面図である。
【図２】本発明の第１実施例の斜視図である。
【図３】本発明の第１実施例の構成材料を説明するため
の図である。
の図である。
【図４】本発明の第１実施例の樹脂封入工程を説明する
ための図である。
ための図である。
【図５】本発明の第１実施例の要部の断面図である。
【図６】本発明の第２実施例の断面図である。
【図７】本発明の第２実施例の斜視図である。
【図８】従来の１例の断面図である。
【符号の説明】 １ 半導体素子 ２ ダイパッド ３ ダイス付層 ４ リード ５ ワイヤ ６ 樹脂パッケージ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/31
Claims (8)
- 【請求項１】 ダイパッド上に搭載された半導体素子を
外部に延出するリードと接続し、樹脂パッケージ内に封
入した構成の半導体装置において、 前記ダイパッドの前記半導体素子の搭載面とは反対側の
面を前記樹脂パッケージより外部に露出させ、 前記ダイパッド及び前記リードよりなるリードフレーム
を線膨脹率が9.0 ×１０-6〜11.0×１０-6で、かつ、板
厚が0.075 〜0.127 〔ｍｍ〕の鉄−ニッケル合金より構
成し、 前記樹脂パッケージをシリコーンフィラーが含有され、
線膨脹率が11.0×１０ -6〜13.0×１０-6で、かつ、シリ
コーンフィラー量が７８〜８１重量％のエポキシ系樹脂
より構成したことを特徴とする半導体装置。 - 【請求項２】 ダイパッド上に搭載された半導体素子を
外部に延出するリードと接続し、樹脂パッケージ内に封
入した構成の半導体装置において、 前記ダイパッドの前記半導体素子の搭載面とは反対側の
面を前記樹脂パッケージより外部に露出させ、 前記ダイパッド及び前記リードよりなるリードフレーム
を線膨脹率が4.0 ×１０-6〜5.0 ×１０-6で、かつ、板
厚が0.075 〜0.127 〔ｍｍ〕の鉄−ニッケル合金より構
成し、 前記樹脂パッケージをシリコーンフィラーを含有し、線
膨脹率が8.0 ×１０-6〜9.0 ×１０-6で、かつ、シリコ
ーンフィラー量が８８〜９０重量％のエポキシ系樹脂よ
り構成したことを特徴とする半導体装置。 - 【請求項３】 前記ダイパッドは前記半導体素子のチッ
プサイズより小さいサイズを有することを特徴とする請
求項１又は２記載の半導体装置。 - 【請求項４】 前記ダイパッドの前記樹脂パッケージか
らの露出面に絶縁膜を形成したことを特徴とする請求項
１乃至３のいずれか一項記載の半導体装置。 - 【請求項５】 前記絶縁膜は絶縁性のある樹脂より形成
されることを特徴とする請求項４記載の半導体装置。 - 【請求項６】 前記絶縁膜は絶縁性のある接着剤付のテ
ープより形成されることを特徴とする請求項４記載の半
導体装置。 - 【請求項７】 前記ダイパッドの前記樹脂パッケージか
らの露出面に前記半導体素子の搭載方向を識別するマー
クが形成されることを特徴とする請求項１乃至６のいず
れか一項記載の半導体装置。 - 【請求項８】 前記樹脂パッケージは前記樹脂を注入す
る樹脂注入口が前記ダイパッドの前記半導体素子搭載面
側のキャビティに設けられたモールド金型により形成さ
れることを特徴とする請求項１乃至７のいずれか一項記
載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6205634A JPH0870089A (ja) | 1994-08-30 | 1994-08-30 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6205634A JPH0870089A (ja) | 1994-08-30 | 1994-08-30 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0870089A true JPH0870089A (ja) | 1996-03-12 |
Family
ID=16510144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6205634A Withdrawn JPH0870089A (ja) | 1994-08-30 | 1994-08-30 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0870089A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999040626A1 (fr) * | 1998-02-09 | 1999-08-12 | Toray Industries, Inc. | Dispositif a semi-conducteur et son procede de production, et composition de resine d'etancheite de semi-conducteur |
| JP2012195454A (ja) * | 2011-03-16 | 2012-10-11 | Ricoh Co Ltd | 半導体装置 |
-
1994
- 1994-08-30 JP JP6205634A patent/JPH0870089A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999040626A1 (fr) * | 1998-02-09 | 1999-08-12 | Toray Industries, Inc. | Dispositif a semi-conducteur et son procede de production, et composition de resine d'etancheite de semi-conducteur |
| JP2012195454A (ja) * | 2011-03-16 | 2012-10-11 | Ricoh Co Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4989069A (en) | Semiconductor package having leads that break-away from supports | |
| JP2936669B2 (ja) | 樹脂封止型半導体装置 | |
| US20020079570A1 (en) | Semiconductor package with heat dissipating element | |
| JP2895920B2 (ja) | 半導体装置及びその製造方法 | |
| KR100366111B1 (ko) | 수지봉합형 반도체장치의 구조 | |
| JPH0870089A (ja) | 半導体装置及びその製造方法 | |
| KR100237912B1 (ko) | 패키지 반도체, 그것을 이용한 반도체 장치 및 그 제조방법 | |
| JP3406147B2 (ja) | 半導体装置 | |
| JP2814006B2 (ja) | 電子部品搭載用基板 | |
| JPH05152495A (ja) | 半導体装置 | |
| JPH06334106A (ja) | 樹脂封止型半導体装置 | |
| JPH03265161A (ja) | 樹脂封止型半導体装置 | |
| JP2771475B2 (ja) | 半導体装置 | |
| JPH11219969A (ja) | 半導体装置 | |
| JPH0555430A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置 | |
| JP3805733B2 (ja) | 半導体装置の製造方法 | |
| JPH0637221A (ja) | 樹脂封止型半導体装置 | |
| JP2633513B2 (ja) | 半導体装置の製造方法 | |
| JPH03238851A (ja) | 大電力絶縁樹脂封止型半導体装置 | |
| JPH0817988A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH0451554A (ja) | リードフレーム | |
| JPH0595078A (ja) | 樹脂封止型半導体装置 | |
| JPH06216302A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH0786455A (ja) | 半導体装置とその製造方法 | |
| JPS6358859A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20011106 |