JPS6358859A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6358859A JPS6358859A JP61204216A JP20421686A JPS6358859A JP S6358859 A JPS6358859 A JP S6358859A JP 61204216 A JP61204216 A JP 61204216A JP 20421686 A JP20421686 A JP 20421686A JP S6358859 A JPS6358859 A JP S6358859A
- Authority
- JP
- Japan
- Prior art keywords
- die pad
- chip
- resin
- encapsulating resin
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 229920005989 resin Polymers 0.000 claims abstract description 49
- 239000011347 resin Substances 0.000 claims abstract description 49
- 239000000463 material Substances 0.000 claims description 15
- 230000006378 damage Effects 0.000 claims description 2
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 abstract description 6
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 abstract description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 abstract description 4
- 238000005538 encapsulation Methods 0.000 abstract description 2
- 229910052742 iron Inorganic materials 0.000 abstract description 2
- 229910052759 nickel Inorganic materials 0.000 abstract description 2
- 229910045601 alloy Inorganic materials 0.000 abstract 1
- 239000000956 alloy Substances 0.000 abstract 1
- 238000000034 method Methods 0.000 abstract 1
- 239000000203 mixture Substances 0.000 abstract 1
- 230000002787 reinforcement Effects 0.000 abstract 1
- 238000007789 sealing Methods 0.000 description 20
- 239000004020 conductor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- OFLYIWITHZJFLS-UHFFFAOYSA-N [Si].[Au] Chemical compound [Si].[Au] OFLYIWITHZJFLS-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- UGKDIUIOSMUOAW-UHFFFAOYSA-N iron nickel Chemical compound [Fe].[Ni] UGKDIUIOSMUOAW-UHFFFAOYSA-N 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、樹脂封止型の半導体装置に関するものであ
る。
る。
第３図は従来の半導体装置の断面図であり、図において
、（ｌ）は半導体素子、（２）は封止樹脂、（３）は樹
脂内から外部に延びる導電材、（４）は半導体素子＋１
１と導電材（′３）を電気的に接続する内部リード線、
（５）は半導体素子（１）を載置する載置材、（６）は
半導体素子（１）と載置材（６）を接合する接合材であ
り、導電材（３）と載置材（５）は４２％ニッケル鉄合
金である。
、（ｌ）は半導体素子、（２）は封止樹脂、（３）は樹
脂内から外部に延びる導電材、（４）は半導体素子＋１
１と導電材（′３）を電気的に接続する内部リード線、
（５）は半導体素子（１）を載置する載置材、（６）は
半導体素子（１）と載置材（６）を接合する接合材であ
り、導電材（３）と載置材（５）は４２％ニッケル鉄合
金である。
第４図は従来の樹脂封止型半導体装置中の半導体素子ｉ
ｌ＋と載置材（５）と接合材（６）を示した図で、（ａ
）が平面図、（ｂ）が断面図であり、接合材（６）は半
導体素子ｆｉｌの中央部を半導体素子ｉｌ＋より小さな
面積で載置材（６）と接合している。また載置材（６）
はくぼみの無い平板である。
ｌ＋と載置材（５）と接合材（６）を示した図で、（ａ
）が平面図、（ｂ）が断面図であり、接合材（６）は半
導体素子ｆｉｌの中央部を半導体素子ｉｌ＋より小さな
面積で載置材（６）と接合している。また載置材（６）
はくぼみの無い平板である。
従来の半導体装置は、以上のように構成されているので
、安定した接合面積を得ることが困難であり、接合面積
が小さくなると、樹脂封止以前に半導体素子がはずれた
シ、また、逆に接合面積が大きくなると半導体素子（１
）の熱膨張係数（Ｓｌ：約３．５ Ｘ １０ １／’Ｃ
）と載置材：６）の熱膨張係数（４２チニッケル鉄＝約
ｊ−Ｊ Ｘｌ０−６１．’Ｃ）が異なるため、接合後の
温度変化に伴い第５図のようにソリを生じる。また、封
止樹脂の熱膨張係数（例エポキシ系樹脂： ２−５ＸＩ
Ｏ−５ユ／Ｃ）は半導体素子ｉｌｌ及び載置材（６）の
熱膨張係数とは大きく異っており、樹脂封止以前に半導
体素子ｆｉｌにソリがなくても、一般に封止樹脂と半導
体素子の密着力に比べ載置材と樹脂間の密着力が弱いた
め、第３図のように半導体素子（１）より上の樹脂厚さ
と載置材より下の樹脂厚さを等しくしても（図中ｔ＋−
ｆ：：＋）、半導体素子（１）及び封止樹脂（２）は封
止後の温度変化に伴いソリを生じる。第６図のように半
導体素子より上の樹脂厚さと載置材より下の樹脂厚さを
変えることで（図中ｔ１＜ｔａ ）半導体素子（１）の
ソリは抑えることができるが、同時に封止樹脂のソリを
抑えることは困難である。以上のようにソリが生じると
半導体素子が大型化した場合、半導体素子又は封止樹脂
の破壊に至ることがある。
、安定した接合面積を得ることが困難であり、接合面積
が小さくなると、樹脂封止以前に半導体素子がはずれた
シ、また、逆に接合面積が大きくなると半導体素子（１
）の熱膨張係数（Ｓｌ：約３．５ Ｘ １０ １／’Ｃ
）と載置材：６）の熱膨張係数（４２チニッケル鉄＝約
ｊ−Ｊ Ｘｌ０−６１．’Ｃ）が異なるため、接合後の
温度変化に伴い第５図のようにソリを生じる。また、封
止樹脂の熱膨張係数（例エポキシ系樹脂： ２−５ＸＩ
Ｏ−５ユ／Ｃ）は半導体素子ｉｌｌ及び載置材（６）の
熱膨張係数とは大きく異っており、樹脂封止以前に半導
体素子ｆｉｌにソリがなくても、一般に封止樹脂と半導
体素子の密着力に比べ載置材と樹脂間の密着力が弱いた
め、第３図のように半導体素子（１）より上の樹脂厚さ
と載置材より下の樹脂厚さを等しくしても（図中ｔ＋−
ｆ：：＋）、半導体素子（１）及び封止樹脂（２）は封
止後の温度変化に伴いソリを生じる。第６図のように半
導体素子より上の樹脂厚さと載置材より下の樹脂厚さを
変えることで（図中ｔ１＜ｔａ ）半導体素子（１）の
ソリは抑えることができるが、同時に封止樹脂のソリを
抑えることは困難である。以上のようにソリが生じると
半導体素子が大型化した場合、半導体素子又は封止樹脂
の破壊に至ることがある。
この発明は上記のような問題点を解消するためなされた
もので、大型化したチップとダイパッド間の接合面積を
一定にし、接合によるチップのソリを抑え、さらに樹脂
封止後のチップ及び封止樹脂のソリを抑えることができ
る半導体：慢５を得ることを目的とする。
もので、大型化したチップとダイパッド間の接合面積を
一定にし、接合によるチップのソリを抑え、さらに樹脂
封止後のチップ及び封止樹脂のソリを抑えることができ
る半導体：慢５を得ることを目的とする。
この発明に係る半導体装Ｕはダイパッドが４２係ニッケ
ル鉄合金であり、ダイパッド中にチップより小さい面積
で接合するための接合部分を連結部分を介して残りのダ
イパッド部分とは分離して設けるとともに、接合部分以
外のダイパッド部分には穴を設け、前記穴及びチップと
ダイパッド部分間の隙間には封止樹脂が充填されるよう
にし、さらにチップより上の樹脂厚みとダイパッドより
下の樹脂厚みを等しくしたものである。
ル鉄合金であり、ダイパッド中にチップより小さい面積
で接合するための接合部分を連結部分を介して残りのダ
イパッド部分とは分離して設けるとともに、接合部分以
外のダイパッド部分には穴を設け、前記穴及びチップと
ダイパッド部分間の隙間には封止樹脂が充填されるよう
にし、さらにチップより上の樹脂厚みとダイパッドより
下の樹脂厚みを等しくしたものである。
この発明における半導体装置は、ダイパッド中に連結部
分を介して残りのダイパッド部分とは分離した接合部分
を設けているので、大型化したチップとダイパッドの接
合面積を一定にして接合によるチップのソリを抑え、残
りのダイパッドに穴を設け、封止樹脂を充填することで
機械的に封止樹脂とダイパッドの密着力を上げるととも
に、ダイパッドは封止樹脂よりもチップに熱膨張係数の
近い４２％ニッケル鉄とし、チップより上の樹脂厚みと
ダイパッドより下の樹脂厚みを等しくすることで、樹脂
封止後のチップと封止樹脂のソリを抑える。
分を介して残りのダイパッド部分とは分離した接合部分
を設けているので、大型化したチップとダイパッドの接
合面積を一定にして接合によるチップのソリを抑え、残
りのダイパッドに穴を設け、封止樹脂を充填することで
機械的に封止樹脂とダイパッドの密着力を上げるととも
に、ダイパッドは封止樹脂よりもチップに熱膨張係数の
近い４２％ニッケル鉄とし、チップより上の樹脂厚みと
ダイパッドより下の樹脂厚みを等しくすることで、樹脂
封止後のチップと封止樹脂のソリを抑える。
以下、この発明の実施例を図について説明する。
第１図は断面図であり、図において、（ｌ）はチップ、
（２）は封止樹脂、（３）は樹脂内から外部に延びるリ
ード、（４）はチップ（１１とリード（３）を接続する
直径３０μｍの金細線、（６）はチップｆｉ＋とダイボ
ンディングするダイパッド、（６）はチップ（１）とダ
イパッド（６）を接合する金シリコン合金等の接合材で
ある。ここで、リード（３）とダイパッド（６）は、４
２％ニッケル鉄合金である。また、図において、チップ
（１）より上の樹脂厚みとダイパッド（５）より下の樹
脂厚みは等しくしている。（図中ｔ１． ｔ３） ま
た、第２図はダイパッド（５）の平面図であり、（７）
はダイパッド（６）の接合部分でチップ＋１）より小さ
い面積であり、かつチップｆ１１の中央部を接合する位
置にある。（９）は接合部分（７）のダイパッド（６）
に設けた穴である。また、貫通穴には、第１図に示すよ
うに封止樹脂（２）が充填されている。
（２）は封止樹脂、（３）は樹脂内から外部に延びるリ
ード、（４）はチップ（１１とリード（３）を接続する
直径３０μｍの金細線、（６）はチップｆｉ＋とダイボ
ンディングするダイパッド、（６）はチップ（１）とダ
イパッド（６）を接合する金シリコン合金等の接合材で
ある。ここで、リード（３）とダイパッド（６）は、４
２％ニッケル鉄合金である。また、図において、チップ
（１）より上の樹脂厚みとダイパッド（５）より下の樹
脂厚みは等しくしている。（図中ｔ１． ｔ３） ま
た、第２図はダイパッド（５）の平面図であり、（７）
はダイパッド（６）の接合部分でチップ＋１）より小さ
い面積であり、かつチップｆ１１の中央部を接合する位
置にある。（９）は接合部分（７）のダイパッド（６）
に設けた穴である。また、貫通穴には、第１図に示すよ
うに封止樹脂（２）が充填されている。
第１図の実施例においては、ダイパッド（５）の接合部
分（７）は第２図のように残りの部分とは連結部分（８
）を介して隔てられているので、大型化したチツブ（ｌ
ｉとの接合面積を一定にし、接合による半導体素子のソ
リを抑え、次にダイパッド（５）中に設けた穴（９）中
及びダイパッド（５）とチップｆｌ１間の隙間中には封
止樹脂（２１が充填されているので、機械的に封止情脂
（２）とダイパッド（５）の密着力を増すことができる
。さらに加えて、ダイパッド（５）は、封止樹脂（２）
よりチップ（１）に熱膨彊係数の近い４２％ニッケル鉄
合金であるので、チップ（１）より上の樹脂厚みとダイ
パッド（６）より下の樹脂厚みを等しくする（第１図に
おいてｔｌ−ｔ３）ことで、樹脂封止後のチップｔ１＋
と封止樹脂（２）のソリを抑えることができる０ なお、上記実施例では、接合部分（７）を限定する穴（
９ａ）のみ貫通している場合について述べたが、他の穴
（９）と同様に貫通していなくともよい０また、上記実
施例では、穴（９）は貫通していない場合について述べ
たが、第７図、第８図に示すように貫通している場合で
あってもよい。
分（７）は第２図のように残りの部分とは連結部分（８
）を介して隔てられているので、大型化したチツブ（ｌ
ｉとの接合面積を一定にし、接合による半導体素子のソ
リを抑え、次にダイパッド（５）中に設けた穴（９）中
及びダイパッド（５）とチップｆｌ１間の隙間中には封
止樹脂（２１が充填されているので、機械的に封止情脂
（２）とダイパッド（５）の密着力を増すことができる
。さらに加えて、ダイパッド（５）は、封止樹脂（２）
よりチップ（１）に熱膨彊係数の近い４２％ニッケル鉄
合金であるので、チップ（１）より上の樹脂厚みとダイ
パッド（６）より下の樹脂厚みを等しくする（第１図に
おいてｔｌ−ｔ３）ことで、樹脂封止後のチップｔ１＋
と封止樹脂（２）のソリを抑えることができる０ なお、上記実施例では、接合部分（７）を限定する穴（
９ａ）のみ貫通している場合について述べたが、他の穴
（９）と同様に貫通していなくともよい０また、上記実
施例では、穴（９）は貫通していない場合について述べ
たが、第７図、第８図に示すように貫通している場合で
あってもよい。
また、上記実施例では接合部分（７）を限定する穴（９
ａ）が存在する場合について述べたが、ない場合であっ
てもよい。
ａ）が存在する場合について述べたが、ない場合であっ
てもよい。
以上のように、この発明によれば、リード、ダイパッド
を４２％ニッケル鉄合金とし、ダイパッドにチップより
小さい面積の接合部分を連結部分を介して残りの載置部
分とは分離して設け、接合部分以外のダイパッドには穴
を設け、穴及びチップとダイパッド間の隙間に封止樹脂
を充填し、さらにチップより上の樹脂厚みとダイパッド
より下の樹脂厚みを等しくするように構成したので、大
型化した半導体素子及び封止樹脂のソリを抑える効果が
ある。
を４２％ニッケル鉄合金とし、ダイパッドにチップより
小さい面積の接合部分を連結部分を介して残りの載置部
分とは分離して設け、接合部分以外のダイパッドには穴
を設け、穴及びチップとダイパッド間の隙間に封止樹脂
を充填し、さらにチップより上の樹脂厚みとダイパッド
より下の樹脂厚みを等しくするように構成したので、大
型化した半導体素子及び封止樹脂のソリを抑える効果が
ある。
第１図、第７図はこの発明のそれぞれ一実施例と変形例
の断面図、第２図、第８図はこの発明のそれぞれ一実施
例と変形例のダイパッドの平面図、第３図及び第６図は
従来装置の断面図、第４図（ａ）（ｂ）及び第５図は従
来装置中のチップ及びダイパッドの接合を示す平面図及
び断面図である。 図において、（１）はチップ、（２１はモールド部、（
３）はリード、（４）は金細線、（５）はダイパッド、
（７）は接合部分、（９）は穴である。 なお、図中、同一符号は同一、又は相当部分を示す。
の断面図、第２図、第８図はこの発明のそれぞれ一実施
例と変形例のダイパッドの平面図、第３図及び第６図は
従来装置の断面図、第４図（ａ）（ｂ）及び第５図は従
来装置中のチップ及びダイパッドの接合を示す平面図及
び断面図である。 図において、（１）はチップ、（２１はモールド部、（
３）はリード、（４）は金細線、（５）はダイパッド、
（７）は接合部分、（９）は穴である。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (4)
- （１）熱歪み破壊を避けるためチップとの重なり面積の
一部で前記チップを接合されたダイパッドと、 前記チップのボンディングパッドとリードパッドとの間
で接続されたリードと、 前記チップ、前記ダイパッド間より、この両者との間の
熱膨張係数の差が大であり、後者との密着性が小なる材
質からなり、両者と前記リードパッドを電気的に絶縁し
、機械的に固定保護する樹脂性モールド部とを、 備えたものにおいて、前記モールド部に接する前記ダイ
パッド表面に穴が設けられていることを特徴とする半導
体装置。 - （２）穴がダイパッドを貫通していることを特徴とする
特許請求の範囲第１項記載の半導体装置。 - （３）チップとダイパッドとの接合部分を限定している
穴のみ前記ダイパッドを貫通していることを特徴とする
特許請求の範囲第１項記載の半導体装置。 - （４）チップより上部、ダイパッドより下部それぞれの
モールド部の厚さがほゞ等しいことを特徴とする特許請
求の範囲第１項ないし第３項記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61204216A JPS6358859A (ja) | 1986-08-28 | 1986-08-28 | 半導体装置 |
| US07/085,769 US4884124A (en) | 1986-08-19 | 1987-08-17 | Resin-encapsulated semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61204216A JPS6358859A (ja) | 1986-08-28 | 1986-08-28 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6358859A true JPS6358859A (ja) | 1988-03-14 |
Family
ID=16486757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61204216A Pending JPS6358859A (ja) | 1986-08-19 | 1986-08-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6358859A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007124821A (ja) * | 2005-10-28 | 2007-05-17 | Mitsubishi Electric Corp | 電動機の固定子及び圧縮機及び冷凍サイクル装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56104459A (en) * | 1980-01-25 | 1981-08-20 | Hitachi Ltd | Semiconductor device |
| JPS5766655A (en) * | 1980-10-09 | 1982-04-22 | Mitsubishi Electric Corp | Lead frame for semiconductor device |
-
1986
- 1986-08-28 JP JP61204216A patent/JPS6358859A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56104459A (en) * | 1980-01-25 | 1981-08-20 | Hitachi Ltd | Semiconductor device |
| JPS5766655A (en) * | 1980-10-09 | 1982-04-22 | Mitsubishi Electric Corp | Lead frame for semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007124821A (ja) * | 2005-10-28 | 2007-05-17 | Mitsubishi Electric Corp | 電動機の固定子及び圧縮機及び冷凍サイクル装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4884124A (en) | Resin-encapsulated semiconductor device | |
| KR100222157B1 (ko) | 반도체 패키지 | |
| US4908685A (en) | Magnetoelectric transducer | |
| JP2756597B2 (ja) | モールド型半導体パッケージ | |
| JPH08116016A (ja) | リードフレーム及び半導体装置 | |
| JPH0350758A (ja) | 樹脂封止型半導体装置 | |
| JPS63240053A (ja) | 半導体装置 | |
| US5278101A (en) | Semiconductor device and method for manufacturing the same | |
| JPH04158556A (ja) | 樹脂封止型半導体装置 | |
| JPS6358859A (ja) | 半導体装置 | |
| JPS59207646A (ja) | 半導体装置およびリ−ドフレ−ム | |
| JPH0546098B2 (ja) | ||
| JPH06188333A (ja) | 半導体装置 | |
| JPS63293963A (ja) | 樹脂封止型半導体装置 | |
| JPH0693469B2 (ja) | 樹脂封止型半導体装置 | |
| JPH0334912Y2 (ja) | ||
| JP2756436B2 (ja) | 半導体装置およびその製造方法 | |
| KR100214857B1 (ko) | 멀티 칩 패키지 | |
| KR0142756B1 (ko) | 칩홀딩 리드 온 칩타입 반도체 패키지 | |
| JPH0870089A (ja) | 半導体装置及びその製造方法 | |
| JPH0526760Y2 (ja) | ||
| KR200286322Y1 (ko) | 반도체패키지 | |
| JPH05211268A (ja) | 半導体装置 | |
| JPH06334106A (ja) | 樹脂封止型半導体装置 | |
| KR19980079223A (ko) | 반도체 장치 및 그의 제조 방법 |