JPS63240053A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS63240053A
JPS63240053A JP62075105A JP7510587A JPS63240053A JP S63240053 A JPS63240053 A JP S63240053A JP 62075105 A JP62075105 A JP 62075105A JP 7510587 A JP7510587 A JP 7510587A JP S63240053 A JPS63240053 A JP S63240053A
Authority
JP
Japan
Prior art keywords
semiconductor element
semiconductor device
sealing material
wirings
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62075105A
Other languages
English (en)
Inventor
Takashi Kondo
隆 近藤
Masao Yamawaki
正雄 山脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP62075105A priority Critical patent/JPS63240053A/ja
Publication of JPS63240053A publication Critical patent/JPS63240053A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、封止された半導体装置に生じる内部応力を
緩和する技術に関するものである。
〔従来の技術〕
第３図は、従来の半導体装置を示す断面図であり、図に
おいて、１はシリコンなどからなる半導体素子、２は半
導体素子１が接着固定されたリードフレーム、３はエポ
キシ樹脂などを凝固させて形成される封止材、４は封止
材３の外部へと突出したリード、５は半導体素子１とリ
ード４とを電気的に結合する布線（典型的には金線）、
６は半導体素子１の上面に写真製版技術やボッティング
技術などを利用して付与されたボ１ｊイミド樹脂である
。
ところで、このような樹脂封止型の半導体装置では、半
導体素子１の周囲に熱軟化させた封止材３を導入し、そ
の後に封止材３を凝固させるため、封止材３の熱収縮が
起こる。この熱収縮によって半導体装置の内部には応力
が生じる。そして、このような応力が半導体素子１に作
用した場合には、半導体素子１が誤動作するため、半導
体装置の信頼性が著しく低下する。
そこで、第３図の半導体装置では、半導体素子１の上面
にポリイミド樹脂６を付与し、半導体素子１の上面と封
止材３とが接触しないようにしている。これによりて、
封止材３から半導体素子１へと作用する内部応力を分散
し、半導体素子１が内部応力によって誤動作するのを防
止している。
（発明が解決しようとする問題点） しかしながら、従来の半導体装置は以上のように構成さ
れているので、半導体素子１の側面及び布線５は封止材
３と接触することになる。従って、従来の半導体装置で
は、半導体素子１の上面へと作用する内部応力は十分に
緩和されるが、半導体素子１の側面や布線５に作用する
内部応力に対してはこれを緩和することができず、半導
体素子１の？１４ｅ作を招くという問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、封止材の熱収縮などによって生じた内部応力
が半導体素子及び布線に作用するのを防止して、信頼性
の高い半導体装置を得ることを目的とする。
〔問題点を解決するための手段〕
この発明の半導体装置では、封止材内部に封止された半
導体素子の周辺部、及びこの半導体素子と封止材の外部
へと伸びるリードとを電気的に結合する布線の周辺部に
、軟質材を封入している。
〔作用〕
この発明における軟質材は、少なくとも半導体素子の周
辺部及び布線を覆うことによって、これらが封止材と接
触するのを防ぎ、封止材から半導体素子の側面及び布線
へと作用する内部応力を減衰させることにより、内部応
力による半導体素子の誤動作を防止する。
（実施例） 以下、この発明の一実施例を図面を参照して説明する。
第１図は、この発明の一実施例である半導体装置の断面
図である。ただし、ここでは従来の半導体装置と異なる
点についてのみ説明する。
第１図において、７はリード４の上にエポキシ樹脂など
で形成した壁である。この壁７は、り一ド４と布線５と
が接続される位置より外側に、半導体素子１及び布線５
を囲むようにして設けられる。８は予めエポキシ樹脂な
どで成形され、半導体１の上方に配置される硬質部材、
９は半導体素子１と壁７との間に充填されたシリコンゴ
ムなどの軟質材である。この軟質材９の充填に°あたっ
て、硬質部材８と壁７どは、軟質材９の流出を防ぐ役割
を果している。
そして、硬質部材８は半導体１の上面と対向する部分を
突出させた凸形状に成形されており、この凸部と半導体
素子１の上面とは所定の間隔だけ隔てられて間隙１０が
形成されている。これは、硬質部材８が半導体素子１の
上面と接触するのを防止して、硬質部材８から半導体素
子１へ応力を作用させないためである。また、この間隙
１０を中空状態としておくことが望ましく、そうするこ
とによって半導体素子１の上面に垂直方向に応力が加わ
ることを防止できるが、そのためには、軟質材９がこの
間隙１０に侵入しないようにしておく必要がある。この
ため、軟質材９としてシリコンゴムを用いる場合には、
半導体素子１と硬質部材８との間隔を２０μｍ以下にす
るのが望ましい。
なお、硬質部材９と壁７とは一体化して設けてもよく、
別個に設けてもよい。別個に設ける場合には、壁７とし
てシートをリード４に貼付けたものを使用してもよい。
次にこの半導体装置の内部応力の状態について説明する
。この半導体装置では、封止材３が熱収縮することによ
って硬質部材８が締め付けられる。
ことになる。これに伴って硬質部材８には封止材３の熱
収縮に反発する応力が生じる。従って、封止材３から硬
質部材８へと作用する内部応力は、硬質部材８に生じた
応力によって打ら消されることになり、半導体素子１の
上面には封止材３からの内部応力が作用することはない
。
また、半導体素子１と壁７との間に充填された軟質材９
へは、封止材３及び硬質部材８などから応力が作用する
が、軟質材９は作用する応力に応じて変形するため、半
導体素子１の側面及び布線５に応力が局所的に加わるこ
ともない。
なお、この実施例では、リード４の上に壁７を設けたこ
とによって、シリコンゴムなどの軟質材９を容易に充填
することが可能となり、高い生産性をも有している。さ
らに、半導体素子１が外部からの光を受けることによっ
て機能する半導体素子である場合にも、間隙１０が中空
状態とされているため硬質部材８に透光性を付与するだ
けで適用可能である。
ところで、上記実施例では、軟質材９を半導体素子１の
周辺部と布線５の周辺部とに封入し、半導体素子１の上
面側における応力防止は硬質部材８によって行なったが
、次のように軟質材のみで応力解消を行なうことも可能
である。
第２図は、この発明の他の実施例である半導体装置の断
面図である。第２図の半導体装置では、リードフレーム
２に接着固定された半導体素子１とリード４とを接続し
た後、これをテフロンベース板（図示せず）上に載置し
た状態で半導体素子１の周辺部および上方、ならびに布
線５の周辺を覆うようにして軟質材９が付与される。そ
の後、トランスファーモールド法などによって樹脂封止
されたものである。
従って、第２図の半導体装置では、封止材３が熱収縮す
ることにより生じる内部応力に応じて、封入された軟質
材９が変形してこれを吸収し、封止材３から半導体素子
１及び布線５に応力が作用するのを防止している。
〔発明の効果〕
以上のように、この発明によれば、少なくとも半導体素
子及び布線の周辺部に軟質材を封入して、封止材で封止
したので、半導体装置の内部に生じた内部応力が半導体
素子及び布線に作用することを防止でき、信頼性の高い
半導体装置が得られる効果がある。
【図面の簡単な説明】
第１図はこの発明の一実施例である半導体装置を示す断
面図、第２図はこの発明の他の実施例である半導体装置
を示す断面図、第３図は従来の半導体装置を示す断面図
である。 図において、１は半導体素子、３は封止材、４はリード
、５は布線、８は硬質部材、９は軟質材である。 なお、各図中同一符号は同一または相当部分を示す。

Claims (3)

    【特許請求の範囲】
  1. （１）所定の半導体素子を封止材によって封止した半導
    体装置において、 少なくとも前記半導体素子の周辺部、及び該半導体素子
    と前記封止材の外部へと伸びるリードとを電気的に結合
    する布線の周辺部に、軟質材を封入したことを特徴とす
    る半導体装置。
  2. （２）軟質材は半導体素子の上方にも封入されたことを
    特徴とする特許請求の範囲第１項記載の半導体装置。
  3. （３）軟質材は半導体素子の上方には封入されておらず
    、前記半導体素子の上方には、前記半導体素子と対向す
    る部分が突出した凸形状の硬質部材が、前記半導体素子
    と所定の間隔を隔てて設けられたことを特徴とする特許
    請求の範囲第１項記載の半導体装置。
JP62075105A 1987-03-27 1987-03-27 半導体装置 Pending JPS63240053A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62075105A JPS63240053A (ja) 1987-03-27 1987-03-27 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62075105A JPS63240053A (ja) 1987-03-27 1987-03-27 半導体装置

Publications (1)

Publication Number Publication Date
JPS63240053A true JPS63240053A (ja) 1988-10-05

Family

ID=13566557

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62075105A Pending JPS63240053A (ja) 1987-03-27 1987-03-27 半導体装置

Country Status (1)

Country Link
JP (1) JPS63240053A (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5047834A (en) * 1989-06-20 1991-09-10 International Business Machines Corporation High strength low stress encapsulation of interconnected semiconductor devices
US5583371A (en) * 1994-10-12 1996-12-10 Kabushiki Kaisha Toshiba Resin-sealed semiconductor device capable of improving in heat radiation characteristics of resin-sealed semiconductor elements
US5594282A (en) * 1993-12-16 1997-01-14 Seiko Epson Corporation Resin sealing type semiconductor device and method of making the same
US5633529A (en) * 1994-07-13 1997-05-27 Seiko Epson Corporation Resin sealing type semiconductor device and method of making the same
US5652461A (en) * 1992-06-03 1997-07-29 Seiko Epson Corporation Semiconductor device with a convex heat sink
US5693984A (en) * 1992-06-03 1997-12-02 Seiko Epson Corporation Semiconductor device having a heat radiator
US5705851A (en) * 1995-06-28 1998-01-06 National Semiconductor Corporation Thermal ball lead integrated package
US5719442A (en) * 1994-11-11 1998-02-17 Seiko Epson Corporation Resin sealing type semiconductor device
US5777380A (en) * 1995-03-17 1998-07-07 Seiko Epson Corporation Resin sealing type semiconductor device having thin portions formed on the leads
US5801435A (en) * 1995-02-27 1998-09-01 Seiko Epson Corporation Resin sealing type semiconductor device and method of making the same
US6146921A (en) * 1998-09-16 2000-11-14 Intel Corporation Cavity mold cap BGA package with post mold thermally conductive epoxy attach heat sink
US6215180B1 (en) * 1999-03-17 2001-04-10 First International Computer Inc. Dual-sided heat dissipating structure for integrated circuit package
JP2013026234A (ja) * 2011-07-14 2013-02-04 Mitsubishi Electric Corp 半導体装置

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5047834A (en) * 1989-06-20 1991-09-10 International Business Machines Corporation High strength low stress encapsulation of interconnected semiconductor devices
US5693984A (en) * 1992-06-03 1997-12-02 Seiko Epson Corporation Semiconductor device having a heat radiator
US5652461A (en) * 1992-06-03 1997-07-29 Seiko Epson Corporation Semiconductor device with a convex heat sink
US5653891A (en) * 1992-06-03 1997-08-05 Seiko Epson Corporation Method of producing a semiconductor device with a heat sink
US5891759A (en) * 1993-12-16 1999-04-06 Seiko Epson Corporation Method of making a multiple heat sink resin sealing type semiconductor device
US5594282A (en) * 1993-12-16 1997-01-14 Seiko Epson Corporation Resin sealing type semiconductor device and method of making the same
US5633529A (en) * 1994-07-13 1997-05-27 Seiko Epson Corporation Resin sealing type semiconductor device and method of making the same
US5583371A (en) * 1994-10-12 1996-12-10 Kabushiki Kaisha Toshiba Resin-sealed semiconductor device capable of improving in heat radiation characteristics of resin-sealed semiconductor elements
US5719442A (en) * 1994-11-11 1998-02-17 Seiko Epson Corporation Resin sealing type semiconductor device
US5801435A (en) * 1995-02-27 1998-09-01 Seiko Epson Corporation Resin sealing type semiconductor device and method of making the same
US5777380A (en) * 1995-03-17 1998-07-07 Seiko Epson Corporation Resin sealing type semiconductor device having thin portions formed on the leads
US5705851A (en) * 1995-06-28 1998-01-06 National Semiconductor Corporation Thermal ball lead integrated package
US6146921A (en) * 1998-09-16 2000-11-14 Intel Corporation Cavity mold cap BGA package with post mold thermally conductive epoxy attach heat sink
US6215180B1 (en) * 1999-03-17 2001-04-10 First International Computer Inc. Dual-sided heat dissipating structure for integrated circuit package
JP2013026234A (ja) * 2011-07-14 2013-02-04 Mitsubishi Electric Corp 半導体装置

Similar Documents

Publication Publication Date Title
US5834835A (en) Semiconductor device having an improved structure for storing a semiconductor chip
JP2004200683A (ja) マルチチップパッケージ
JPS63240053A (ja) 半導体装置
JPH03136355A (ja) ヒートシンク付半導体装置
JP2001044137A (ja) 電子装置及びその製造方法
JPH0469958A (ja) 半導体装置
JP2797598B2 (ja) 混成集積回路基板
JPH06151520A (ja) 半導体装置
KR900019183A (ko) 직접 회로용 내부 댐 바를 갖고 있는 포스트 성형 캐비티 패키지 및 이의 제조 방법
KR960005965A (ko) 반도체 장치
KR100218335B1 (ko) 칩 사이즈 패키지
KR200286322Y1 (ko) 반도체패키지
KR100431315B1 (ko) 반도체패키지및그제조방법
JPS5998540A (ja) 半導体装置
JP2551354B2 (ja) 樹脂封止型半導体装置
JPH047590B2 (ja)
JPH0526760Y2 (ja)
JPH11288978A (ja) 半導体装置
KR200245729Y1 (ko) 반도체패키지구조
JP3348973B2 (ja) 半導体装置
KR200173050Y1 (ko) 초박형 반도체 패키지
JPH05326587A (ja) 樹脂封止型半導体装置の樹脂封止方法及びその装置
JPH01215049A (ja) 半導体装置
JPS6358859A (ja) 半導体装置
KR970013255A (ko) 요홈이 형성된 리드프레임 패드 및 그를 이용한 칩 패키지