JP3348973B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3348973B2 JP3348973B2 JP10648994A JP10648994A JP3348973B2 JP 3348973 B2 JP3348973 B2 JP 3348973B2 JP 10648994 A JP10648994 A JP 10648994A JP 10648994 A JP10648994 A JP 10648994A JP 3348973 B2 JP3348973 B2 JP 3348973B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- circuit board
- structural member
- semiconductor device
- bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に関する。
【０００２】
【従来の技術】周知の通り、半導体装置が実装されてい
る機器の高度化、多機能化などに伴い半導体チップの高
集積化、大規模化が進み、この半導体チップと回路基板
を接続する電気的接続部の数が非常に多数のものになっ
てきている。そして、特に近年において半導体チップを
回路基板に半田バンプを用いて直接実装するフリップチ
ップ（ｆｌｉｐ−ｃｈｉｐ）実装が一般化しつつある。
フリップチップ実装は、実装面積が半導体チップ寸法と
ほとんど同じものとすることができるため小形化に適し
ている。
る機器の高度化、多機能化などに伴い半導体チップの高
集積化、大規模化が進み、この半導体チップと回路基板
を接続する電気的接続部の数が非常に多数のものになっ
てきている。そして、特に近年において半導体チップを
回路基板に半田バンプを用いて直接実装するフリップチ
ップ（ｆｌｉｐ−ｃｈｉｐ）実装が一般化しつつある。
フリップチップ実装は、実装面積が半導体チップ寸法と
ほとんど同じものとすることができるため小形化に適し
ている。
【０００３】以下、フリップチップ実装によって形成さ
れた従来の樹脂封止型半導体装置について図３を参照し
て説明する。図３は縦断面図であり、図３において、樹
脂封止型半導体装置１は、半導体チップ２が回路基板３
の上に実装されて構成される。
れた従来の樹脂封止型半導体装置について図３を参照し
て説明する。図３は縦断面図であり、図３において、樹
脂封止型半導体装置１は、半導体チップ２が回路基板３
の上に実装されて構成される。
【０００４】この実装される半導体チップ２は、その電
極パッドに半田バンプ４が設けられていて、この半田バ
ンプ４を回路基板３の対応する電極パッド５に押し付け
るようにして接続される。そして半導体チップ２が接続
された後、エポキシ樹脂などの封止材６で半導体チップ
２全体を覆うようにして樹脂封止が行われる。
極パッドに半田バンプ４が設けられていて、この半田バ
ンプ４を回路基板３の対応する電極パッド５に押し付け
るようにして接続される。そして半導体チップ２が接続
された後、エポキシ樹脂などの封止材６で半導体チップ
２全体を覆うようにして樹脂封止が行われる。
【０００５】このように構成された樹脂封止型半導体装
置１では、半導体チップ２と回路基板３の機械的な接続
が、樹脂封止を行わない場合と比較して、より剛に行わ
れている。
置１では、半導体チップ２と回路基板３の機械的な接続
が、樹脂封止を行わない場合と比較して、より剛に行わ
れている。
【０００６】すなわち、フリップチップ実装では、半導
体チップの動作の有無、あるいは環境温度の変動に起因
して半導体装置に温度変動が繰り返し生じ、半導体チッ
プと回路基板の間には両者の線膨張率に起因した相対変
形が生じる。そして、樹脂封止が行われていない場合に
は、半導体チップと回路基板の接続部である半田バンプ
に熱応力が繰り返し生じ、熱疲労破壊する可能性も高く
なり、機械的、電気的な接続の信頼性は著しく低下す
る。こうした接続部信頼性低下に対して実装後に半導体
チップを樹脂などの封止材で封止することで、半導体チ
ップと回路基板の接続を機械的に剛とし、接続の信頼性
を高めるようにしている。
体チップの動作の有無、あるいは環境温度の変動に起因
して半導体装置に温度変動が繰り返し生じ、半導体チッ
プと回路基板の間には両者の線膨張率に起因した相対変
形が生じる。そして、樹脂封止が行われていない場合に
は、半導体チップと回路基板の接続部である半田バンプ
に熱応力が繰り返し生じ、熱疲労破壊する可能性も高く
なり、機械的、電気的な接続の信頼性は著しく低下す
る。こうした接続部信頼性低下に対して実装後に半導体
チップを樹脂などの封止材で封止することで、半導体チ
ップと回路基板の接続を機械的に剛とし、接続の信頼性
を高めるようにしている。
【０００７】したがって、半導体装置１の温度が、半導
体チップ２の動作に伴って変動したり、あるいは使用し
ている環境の温度が変化することなどで変動した際、こ
れらの温度変動に起因して半導体チップ２と回路基板３
との間に相対変形が生じようとするが、両者は剛に接続
されているためその間の変形量が低減され、半田バンプ
４に加わる熱応力が低減される。
体チップ２の動作に伴って変動したり、あるいは使用し
ている環境の温度が変化することなどで変動した際、こ
れらの温度変動に起因して半導体チップ２と回路基板３
との間に相対変形が生じようとするが、両者は剛に接続
されているためその間の変形量が低減され、半田バンプ
４に加わる熱応力が低減される。
【０００８】しかしながら、半田バンプ４は封止材６と
接触し、周囲が囲まれた構造となっているため、繰り返
しの温度変動と、半田バンプ４の材料と封止材６の線膨
張率差に起因して、半田バンプ４には引張・圧縮の熱応
力が発生して半田バンプ４が最終的に破断に至る等、熱
疲労の信頼性の面から望ましいものではなかった。
接触し、周囲が囲まれた構造となっているため、繰り返
しの温度変動と、半田バンプ４の材料と封止材６の線膨
張率差に起因して、半田バンプ４には引張・圧縮の熱応
力が発生して半田バンプ４が最終的に破断に至る等、熱
疲労の信頼性の面から望ましいものではなかった。
【０００９】また上述の状況は、半導体チップ２を直接
回路基板３に実装するフリップチップ実装等の場合のみ
ならず、図示しないがプリント基板に半導体チップを搭
載して形成されたＩＣパッケージを、プリント基板に設
けた半田バンプを回路基板の電極パッドに接続して直接
実装し、それを覆うように樹脂などの封止材で封止する
場合についても、全く同様である。
回路基板３に実装するフリップチップ実装等の場合のみ
ならず、図示しないがプリント基板に半導体チップを搭
載して形成されたＩＣパッケージを、プリント基板に設
けた半田バンプを回路基板の電極パッドに接続して直接
実装し、それを覆うように樹脂などの封止材で封止する
場合についても、全く同様である。
【００１０】
【発明が解決しようとする課題】上記のように従来は樹
脂封止したものにおいても、半導体チップ等と回路基板
を接続する半田バンプの機械的、電気的な接続の信頼性
は十分に高いものではなかった。このような状況に鑑み
て本発明はなされたもので、その目的とするところは、
温度変動と線膨張率の差に起因して発生するバンプの熱
応力をより低減させ、機械的、電気的な接続の信頼性を
向上させた半導体装置を提供することにある。
脂封止したものにおいても、半導体チップ等と回路基板
を接続する半田バンプの機械的、電気的な接続の信頼性
は十分に高いものではなかった。このような状況に鑑み
て本発明はなされたもので、その目的とするところは、
温度変動と線膨張率の差に起因して発生するバンプの熱
応力をより低減させ、機械的、電気的な接続の信頼性を
向上させた半導体装置を提供することにある。
【００１１】
【課題を解決するための手段】本発明の半導体装置は、
半導体チップを回路基板にバンプを用いて実装し且つ封
止材により封止した半導体装置において、前記回路基板
に、前記バンプと略同一の線膨張率を有する材料で形成
され、該バンプの高さと略同じ高さとなるように形成さ
れた介在構造部材を、前記半導体チップの実装部位全周
を取り囲むように設けると共に、前記半導体チップと前
記介在構造部材のみを覆うよう前記封止材を設けて封止
したことを特徴とするものであり、また、半導体チップ
が組み込まれたＩＣパッケージを回路基板にバンプを用
いて実装し且つ封止材により封止した半導体装置におい
て、前記回路基板に、前記バンプと略同一の線膨張率を
有する材料で形成され、該バンプの高さと略同じ高さと
なるように形成された介在構造部材を、前記ＩＣパッケ
ージの実装部位全周を取り囲むように設けると共に、前
記ＩＣパッケージと前記介在構造部材のみを覆うよう前
記封止材を設けて封止したことを特徴とするものであ
り、さらに、前記介在構造部材が、前記バンプと同一の
材料で構成されていることを特徴とするものである。
半導体チップを回路基板にバンプを用いて実装し且つ封
止材により封止した半導体装置において、前記回路基板
に、前記バンプと略同一の線膨張率を有する材料で形成
され、該バンプの高さと略同じ高さとなるように形成さ
れた介在構造部材を、前記半導体チップの実装部位全周
を取り囲むように設けると共に、前記半導体チップと前
記介在構造部材のみを覆うよう前記封止材を設けて封止
したことを特徴とするものであり、また、半導体チップ
が組み込まれたＩＣパッケージを回路基板にバンプを用
いて実装し且つ封止材により封止した半導体装置におい
て、前記回路基板に、前記バンプと略同一の線膨張率を
有する材料で形成され、該バンプの高さと略同じ高さと
なるように形成された介在構造部材を、前記ＩＣパッケ
ージの実装部位全周を取り囲むように設けると共に、前
記ＩＣパッケージと前記介在構造部材のみを覆うよう前
記封止材を設けて封止したことを特徴とするものであ
り、さらに、前記介在構造部材が、前記バンプと同一の
材料で構成されていることを特徴とするものである。
【００１２】
【作用】上記のように構成された半導体装置は、半導体
チップあるいは半導体チップを組み込んだＩＣパッケー
ジがバンプによって実装される回路基板上に、実装部位
を取り囲むようにバンプと略同一の線膨脹率の材料でバ
ンプと略同じ高さの介在構造物が設けられると共に、半
導体チップあるいはＩＣパッケージと介在構造物とを覆
うように封止材による封止が行われている。これによ
り、半導体チップあるいは半導体チップを組み込んだＩ
Ｃパッケージは、封止材によって回路基板に対して固定
され、半導体チップあるいはＩＣパッケージと回路基板
のバンプによる接続はより剛な機械的なものとなり、半
導体チップの動作に伴って温度変動が生じても回路基板
との間の相対変形量を低減され、バンプに加わる熱応力
が低減される。また、封止材はバンプに直接接触した状
態でなく、さらに封止材はバンプと略同じ線膨張率の介
在構造物を介して回路基板に上に固着されているので、
繰り返し温度変動と、バンプと封止材の線膨張率差によ
ってバンプに生じる熱応力は著しく低減されたものとな
る。
チップあるいは半導体チップを組み込んだＩＣパッケー
ジがバンプによって実装される回路基板上に、実装部位
を取り囲むようにバンプと略同一の線膨脹率の材料でバ
ンプと略同じ高さの介在構造物が設けられると共に、半
導体チップあるいはＩＣパッケージと介在構造物とを覆
うように封止材による封止が行われている。これによ
り、半導体チップあるいは半導体チップを組み込んだＩ
Ｃパッケージは、封止材によって回路基板に対して固定
され、半導体チップあるいはＩＣパッケージと回路基板
のバンプによる接続はより剛な機械的なものとなり、半
導体チップの動作に伴って温度変動が生じても回路基板
との間の相対変形量を低減され、バンプに加わる熱応力
が低減される。また、封止材はバンプに直接接触した状
態でなく、さらに封止材はバンプと略同じ線膨張率の介
在構造物を介して回路基板に上に固着されているので、
繰り返し温度変動と、バンプと封止材の線膨張率差によ
ってバンプに生じる熱応力は著しく低減されたものとな
る。
【００１３】
【実施例】以下、本発明の実施例を図面を参照して説明
する。
する。
【００１４】先ず、第１の実施例のフリップチップ実装
によって形成された樹脂封止型半導体装置を図１により
説明する。図１は縦断面図であり、図１において、樹脂
封止型半導体装置１１は、半導体チップ１２を回路基板
１３の上に実装して構成されている。
によって形成された樹脂封止型半導体装置を図１により
説明する。図１は縦断面図であり、図１において、樹脂
封止型半導体装置１１は、半導体チップ１２を回路基板
１３の上に実装して構成されている。
【００１５】半導体チップ１２は、例えば１辺が２ｍｍ
〜５ｍｍ程度の所定寸法をもって形成された方形状のも
ので、その回路基板１３への実装面に設けられた多数の
電極パッド１４には、それぞれに直径が約５０μｍ程度
で高さが１００μｍ以下の所定寸法に略々揃えられた半
田バンプ１５が、互いに所定の空間距離を設けるように
して立設されている。
〜５ｍｍ程度の所定寸法をもって形成された方形状のも
ので、その回路基板１３への実装面に設けられた多数の
電極パッド１４には、それぞれに直径が約５０μｍ程度
で高さが１００μｍ以下の所定寸法に略々揃えられた半
田バンプ１５が、互いに所定の空間距離を設けるように
して立設されている。
【００１６】また、回路基板１３は、その半導体チップ
１２の実装部位表面に半導体チップ１２の半田バンプ１
５に対応して電極パッド１６が設けられており、さらに
半導体チップ１２の実装部位には、この実装部位を全周
に亘り取り囲むように介在構造部材１７が設けられてい
る。なお、介在構造部材１７で取り囲まれた内側の実装
部位に半導体チップ１２を実装した際には、介在構造部
材１７と半導体チップ１２の外周との間に微小間隙ａが
できるようになっている。
１２の実装部位表面に半導体チップ１２の半田バンプ１
５に対応して電極パッド１６が設けられており、さらに
半導体チップ１２の実装部位には、この実装部位を全周
に亘り取り囲むように介在構造部材１７が設けられてい
る。なお、介在構造部材１７で取り囲まれた内側の実装
部位に半導体チップ１２を実装した際には、介在構造部
材１７と半導体チップ１２の外周との間に微小間隙ａが
できるようになっている。
【００１７】また、介在構造部材１７は、断面形状が方
形の堤状であって、高さが半田バンプ１５の高さと略等
しく、幅が半田バンプ１５の直径より十分大きな寸法と
なっており、さらに半田バンプ１５と同じ材料で形成さ
れ、同じ線膨張率を有するものとなっている。
形の堤状であって、高さが半田バンプ１５の高さと略等
しく、幅が半田バンプ１５の直径より十分大きな寸法と
なっており、さらに半田バンプ１５と同じ材料で形成さ
れ、同じ線膨張率を有するものとなっている。
【００１８】そして、回路基板１３の上面に実装された
半導体チップ１２に対し、半導体チップ１２と介在構造
部材１７を覆うようにエポキシ樹脂やガラスフィラー入
りのエポキシ樹脂などの封止材１８による成形が行わ
れ、樹脂封止が行われている。
半導体チップ１２に対し、半導体チップ１２と介在構造
部材１７を覆うようにエポキシ樹脂やガラスフィラー入
りのエポキシ樹脂などの封止材１８による成形が行わ
れ、樹脂封止が行われている。
【００１９】このような回路基板１３に半導体チップ１
２を実装するに当たっては、先ず半導体チップ１２を回
路基板１３の実装部位に載置する。その際、半田バンプ
１５が対応する電極パッド１６上に来るようにする。そ
の後、加熱し、半田バンプ１５を電極パッド１６に押し
付けることによって半田バンプ１５を電極パッド１６に
溶着し、接続が行われる。
２を実装するに当たっては、先ず半導体チップ１２を回
路基板１３の実装部位に載置する。その際、半田バンプ
１５が対応する電極パッド１６上に来るようにする。そ
の後、加熱し、半田バンプ１５を電極パッド１６に押し
付けることによって半田バンプ１５を電極パッド１６に
溶着し、接続が行われる。
【００２０】そして、電極パッド１４と電極パッド１６
とが半田バンプ１５を介して接続された後、封止材１８
で半導体チップ１２と介在構造部材１７の全体を覆うよ
うに成形が行われ、樹脂封止が完了する。
とが半田バンプ１５を介して接続された後、封止材１８
で半導体チップ１２と介在構造部材１７の全体を覆うよ
うに成形が行われ、樹脂封止が完了する。
【００２１】このとき、介在構造部材１７で取り囲まれ
ている回路基板１３の半導体チップ１２の実装部位表面
と、半導体チップ１２の下面との間の空隙１９には、介
在構造部材１７と半導体チップ１２の外周との間が微小
間隙ａしか開いていないので封止材１８は流入せず、ま
た封止材１８の流入が有ったとしても流入量は抑制され
たものとなる。このため、半田バンプ１５は、その周囲
が封止材１８によって埋められてしまうことがなく、中
空状態のままとなっている。
ている回路基板１３の半導体チップ１２の実装部位表面
と、半導体チップ１２の下面との間の空隙１９には、介
在構造部材１７と半導体チップ１２の外周との間が微小
間隙ａしか開いていないので封止材１８は流入せず、ま
た封止材１８の流入が有ったとしても流入量は抑制され
たものとなる。このため、半田バンプ１５は、その周囲
が封止材１８によって埋められてしまうことがなく、中
空状態のままとなっている。
【００２２】このように構成されたものでは、樹脂封止
を行っていないものに比較して半導体チップ１２と回路
基板１３とが封止材１８と介在構造部材１７を介して固
着され、機械的な接続が剛となっている。それ故、半導
体装置１１の温度が、半導体チップ１２の動作に伴って
変動したり、あるいは使用している環境の温度が変化す
ることなどで変動した際に、温度変動によって半導体チ
ップ１２と回路基板１３との間に相対変形が生じても、
両者の反り効果によって相対変形量が低減され、半田バ
ンプ１５に加わる熱応力も低減されたものとなってい
る。
を行っていないものに比較して半導体チップ１２と回路
基板１３とが封止材１８と介在構造部材１７を介して固
着され、機械的な接続が剛となっている。それ故、半導
体装置１１の温度が、半導体チップ１２の動作に伴って
変動したり、あるいは使用している環境の温度が変化す
ることなどで変動した際に、温度変動によって半導体チ
ップ１２と回路基板１３との間に相対変形が生じても、
両者の反り効果によって相対変形量が低減され、半田バ
ンプ１５に加わる熱応力も低減されたものとなってい
る。
【００２３】さらに、半導体チップ１２の下面側の空隙
１９は中空状態のままで、半田バンプ１５が封止材１８
と接触した状態になっておらず、また封止材１８は半田
バンプ１５と同じ材料の介在構造部材１７に固着してい
るものであるので、繰り返しの温度変動と半田バンプ１
５の材料と封止材１８の線膨張率の差とによって直接半
田バンプ１５に生じる熱応力は著しく低減される。
１９は中空状態のままで、半田バンプ１５が封止材１８
と接触した状態になっておらず、また封止材１８は半田
バンプ１５と同じ材料の介在構造部材１７に固着してい
るものであるので、繰り返しの温度変動と半田バンプ１
５の材料と封止材１８の線膨張率の差とによって直接半
田バンプ１５に生じる熱応力は著しく低減される。
【００２４】またさらに、封止材１８は線膨張率の異な
る介在構造部材１７に固着しているが、介在構造部材１
７が半田バンプ１５に比べて十分大きい幅寸法を有して
いるので、繰り返しの温度変動が加わっても破断に至る
等の虞は少なくなっている。
る介在構造部材１７に固着しているが、介在構造部材１
７が半田バンプ１５に比べて十分大きい幅寸法を有して
いるので、繰り返しの温度変動が加わっても破断に至る
等の虞は少なくなっている。
【００２５】次に、第２の実施例の樹脂封止型半導体装
置を図２により説明する。図２は縦断面図であり、図２
において、樹脂封止型半導体装置２１は、半導体チップ
２２が組み込まれたＩＣパッケージ２３を回路基板２４
の上に実装して構成されている。
置を図２により説明する。図２は縦断面図であり、図２
において、樹脂封止型半導体装置２１は、半導体チップ
２２が組み込まれたＩＣパッケージ２３を回路基板２４
の上に実装して構成されている。
【００２６】ＩＣパッケージ２３は、例えば１辺が２ｃ
ｍ〜５ｃｍ程度の所定寸法をもって形成された方形状の
プリント基板２５の上表面に、例えば１辺が２ｍｍ〜５
ｍｍ程度の所定寸法をもって形成された方形状の半導体
チップ２２を搭載し、それぞれの対応する図示しない電
極パッドをボンディングワイヤ２６で接続するようにし
ている。さらにＩＣパッケージ２３は、プリント基板２
５上に搭載された半導体チップ２２を覆うようにエポキ
シ樹脂などの封止材２７による成形が行われている。
ｍ〜５ｃｍ程度の所定寸法をもって形成された方形状の
プリント基板２５の上表面に、例えば１辺が２ｍｍ〜５
ｍｍ程度の所定寸法をもって形成された方形状の半導体
チップ２２を搭載し、それぞれの対応する図示しない電
極パッドをボンディングワイヤ２６で接続するようにし
ている。さらにＩＣパッケージ２３は、プリント基板２
５上に搭載された半導体チップ２２を覆うようにエポキ
シ樹脂などの封止材２７による成形が行われている。
【００２７】そして、プリント基板２５の半導体チップ
２２の搭載面の裏面である下面には、多数の電極パッド
２８が設けられており、それらの電極パッド２８には、
直径が約１００μｍ〜２００μｍ程度で高さが５００μ
ｍ以下の所定寸法に略々揃えられた半田バンプ２９が、
互いに所定の空間距離を設けるようにして立設されてい
る。
２２の搭載面の裏面である下面には、多数の電極パッド
２８が設けられており、それらの電極パッド２８には、
直径が約１００μｍ〜２００μｍ程度で高さが５００μ
ｍ以下の所定寸法に略々揃えられた半田バンプ２９が、
互いに所定の空間距離を設けるようにして立設されてい
る。
【００２８】また、回路基板２４は、そのＩＣパッケー
ジ２３の実装部位表面にＩＣパッケージ２３の半田バン
プ２９に対応して電極パッド３０が設けられており、さ
らにＩＣパッケージ２３の実装部位には、この実装部位
を全周に亘り取り囲むように介在構造部材３１が設けら
れている。なお、介在構造部材３１で取り囲まれた内側
の実装部位にＩＣパッケージ２３を実装した際には、介
在構造部材３１とＩＣパッケージ２３の外周との間に微
小間隙ｂができるようになっている。
ジ２３の実装部位表面にＩＣパッケージ２３の半田バン
プ２９に対応して電極パッド３０が設けられており、さ
らにＩＣパッケージ２３の実装部位には、この実装部位
を全周に亘り取り囲むように介在構造部材３１が設けら
れている。なお、介在構造部材３１で取り囲まれた内側
の実装部位にＩＣパッケージ２３を実装した際には、介
在構造部材３１とＩＣパッケージ２３の外周との間に微
小間隙ｂができるようになっている。
【００２９】また、介在構造部材３１は、断面形状が方
形の堤状であって、高さが半田バンプ２９の高さと略等
しく、幅が半田バンプ２９の直径より十分大きな寸法と
なっており、さらに半田バンプ２９と同じ材料で形成さ
れ、同じ線膨張率を有するものとなっている。
形の堤状であって、高さが半田バンプ２９の高さと略等
しく、幅が半田バンプ２９の直径より十分大きな寸法と
なっており、さらに半田バンプ２９と同じ材料で形成さ
れ、同じ線膨張率を有するものとなっている。
【００３０】そして、回路基板２４の上面に実装された
ＩＣパッケージ２３に対し、ＩＣパッケージ２３と介在
構造部材３１を覆うようにエポキシ樹脂やガラスフィラ
ー入りのエポキシ樹脂などの封止材３２による成形が行
われ、樹脂封止が完了する。
ＩＣパッケージ２３に対し、ＩＣパッケージ２３と介在
構造部材３１を覆うようにエポキシ樹脂やガラスフィラ
ー入りのエポキシ樹脂などの封止材３２による成形が行
われ、樹脂封止が完了する。
【００３１】このような回路基板２４に半導体チップ２
２が組み込まれたＩＣパッケージ２３を実装するに当た
っては、先ず半導体チップ２２をプリント基板２５の上
表面に搭載し、さらに半導体チップ２２を覆うように封
止材２７による成形を行ってＩＣパッケージ２３を形成
する。続いて、このように形成されたＩＣパッケージ２
３を回路基板２４の実装部位に載置する。その際、半田
バンプ２９が対応する電極パッド３０上に来るようにす
る。その後、加熱し、半田バンプ２９を電極パッド３０
に押し付けることによって半田バンプ２９を電極パッド
３０に溶着し、接続が行われる。
２が組み込まれたＩＣパッケージ２３を実装するに当た
っては、先ず半導体チップ２２をプリント基板２５の上
表面に搭載し、さらに半導体チップ２２を覆うように封
止材２７による成形を行ってＩＣパッケージ２３を形成
する。続いて、このように形成されたＩＣパッケージ２
３を回路基板２４の実装部位に載置する。その際、半田
バンプ２９が対応する電極パッド３０上に来るようにす
る。その後、加熱し、半田バンプ２９を電極パッド３０
に押し付けることによって半田バンプ２９を電極パッド
３０に溶着し、接続が行われる。
【００３２】そして、電極パッド２８と電極パッド３０
とが半田バンプ２９を介して接続された後、封止材３２
でＩＣパッケージ２３と介在構造部材１７の全体を覆う
ように成形が行われ、樹脂封止が完了する。
とが半田バンプ２９を介して接続された後、封止材３２
でＩＣパッケージ２３と介在構造部材１７の全体を覆う
ように成形が行われ、樹脂封止が完了する。
【００３３】このとき、第１の実施例と同様に、介在構
造部材３１で取り囲まれている回路基板２４のＩＣパッ
ケージ２３の実装部位表面と、ＩＣパッケージ２３の下
面との間の空隙３３には、介在構造部材３１とＩＣパッ
ケージ２３の外周との間が微小間隙ｂしか開いていない
ので封止材３２は流入せず、また封止材３２の流入が有
ったとしても流入量は抑制されたものとなる。このた
め、半田バンプ２９は、その周囲が封止材３２によって
埋められてしまうことがなく、中空状態のままとなって
いる。
造部材３１で取り囲まれている回路基板２４のＩＣパッ
ケージ２３の実装部位表面と、ＩＣパッケージ２３の下
面との間の空隙３３には、介在構造部材３１とＩＣパッ
ケージ２３の外周との間が微小間隙ｂしか開いていない
ので封止材３２は流入せず、また封止材３２の流入が有
ったとしても流入量は抑制されたものとなる。このた
め、半田バンプ２９は、その周囲が封止材３２によって
埋められてしまうことがなく、中空状態のままとなって
いる。
【００３４】このため、このように構成された本実施例
においても、第１の実施例と同様に、樹脂封止を行って
いないものに比較してＩＣパッケージ２３と回路基板２
４とが封止材３２と介在構造部材３１を介して固着さ
れ、機械的な接続が剛となっている。それ故、半導体装
置２１の温度が、半導体チップ２２の動作に伴って変動
したり、あるいは使用している環境の温度が変化するこ
となどで変動した際に、半導体チップ２２を組み込んで
いるＩＣパッケージ２３と回路基板１３との間に温度変
動によって相対変形が生じても、両者の反り効果によっ
て相対変形量が低減され、半田バンプ２９に加わる熱応
力も低減されたものとなっている。
においても、第１の実施例と同様に、樹脂封止を行って
いないものに比較してＩＣパッケージ２３と回路基板２
４とが封止材３２と介在構造部材３１を介して固着さ
れ、機械的な接続が剛となっている。それ故、半導体装
置２１の温度が、半導体チップ２２の動作に伴って変動
したり、あるいは使用している環境の温度が変化するこ
となどで変動した際に、半導体チップ２２を組み込んで
いるＩＣパッケージ２３と回路基板１３との間に温度変
動によって相対変形が生じても、両者の反り効果によっ
て相対変形量が低減され、半田バンプ２９に加わる熱応
力も低減されたものとなっている。
【００３５】さらに、ＩＣパッケージ２３の下面側の空
隙３３は中空状態のままで、半田バンプ２９が封止材３
２と接触した状態となっておらず、また封止材３２は半
田バンプ２９と同じ材料の介在構造部材３１に固着して
いるものであるので、繰り返しの温度変動と半田バンプ
２９の材料と封止材３２の線膨張率の差とによって直接
半田バンプ２９に生じる熱応力は著しく低減される。
隙３３は中空状態のままで、半田バンプ２９が封止材３
２と接触した状態となっておらず、また封止材３２は半
田バンプ２９と同じ材料の介在構造部材３１に固着して
いるものであるので、繰り返しの温度変動と半田バンプ
２９の材料と封止材３２の線膨張率の差とによって直接
半田バンプ２９に生じる熱応力は著しく低減される。
【００３６】またさらに、封止材３２は線膨張率の異な
る介在構造部材３１に固着しているが、介在構造部材３
１が半田バンプ２９に比べて十分大きい幅寸法を有して
いるので、繰り返しの温度変動が加わっても破断に至る
等の虞は少なくなっている。
る介在構造部材３１に固着しているが、介在構造部材３
１が半田バンプ２９に比べて十分大きい幅寸法を有して
いるので、繰り返しの温度変動が加わっても破断に至る
等の虞は少なくなっている。
【００３７】なお、上記の各実施例では介在構造部材１
７，３１を半田バンプ１５，２９と同じ材料で形成して
いるが、これに限るものではなく、半田バンプ１５，２
９と略同一の線膨脹率を有する材料、例えばエポキシ樹
脂に半田と略同一の線膨脹率が得られるようガラスフィ
ラーを混入させた樹脂材料等で形成してもよい。また半
田バンプ１５，２９に替えて、例えば半田以外の他のろ
う材や導電性樹脂材料によって形成されたバンプを用い
て構成し、同時にこのバンプと略同一の線膨脹率を有す
る材料を用いて介在構造部材を構成するようにしてもよ
い。
７，３１を半田バンプ１５，２９と同じ材料で形成して
いるが、これに限るものではなく、半田バンプ１５，２
９と略同一の線膨脹率を有する材料、例えばエポキシ樹
脂に半田と略同一の線膨脹率が得られるようガラスフィ
ラーを混入させた樹脂材料等で形成してもよい。また半
田バンプ１５，２９に替えて、例えば半田以外の他のろ
う材や導電性樹脂材料によって形成されたバンプを用い
て構成し、同時にこのバンプと略同一の線膨脹率を有す
る材料を用いて介在構造部材を構成するようにしてもよ
い。
【００３８】
【発明の効果】以上の説明から明らかなように本発明
は、半導体チップあるいは半導体チップを組み込んだＩ
Ｃパッケージがバンプによって実装される回路基板上
に、実装部位を取り囲むようにバンプと略同一の線膨脹
率の材料でバンプと略同じ高さの介在構造物が設けられ
ると共に、半導体チップあるいはＩＣパッケージと介在
構造物とを覆うように封止材による封止が行われるよう
構成したことにより、バンプの熱応力がより低減され、
機械的、電気的な接続の信頼性が向上する等の効果が得
られる。
は、半導体チップあるいは半導体チップを組み込んだＩ
Ｃパッケージがバンプによって実装される回路基板上
に、実装部位を取り囲むようにバンプと略同一の線膨脹
率の材料でバンプと略同じ高さの介在構造物が設けられ
ると共に、半導体チップあるいはＩＣパッケージと介在
構造物とを覆うように封止材による封止が行われるよう
構成したことにより、バンプの熱応力がより低減され、
機械的、電気的な接続の信頼性が向上する等の効果が得
られる。
【図１】本発明の第１の実施例を示す縦断面図である。
【図２】本発明の第２の実施例を示す縦断面図である。
【図３】従来例を示す縦断面図である。
１２…半導体チップ １３…回路基板 １５…半田バンプ １７…介在構造部材 １８…封止材
Claims (3)
- 【請求項１】 半導体チップを回路基板にバンプを用い
て実装し且つ封止材により封止した半導体装置におい
て、前記回路基板に、前記バンプと略同一の線膨張率を
有する材料で形成され、該バンプの高さと略同じ高さと
なるように形成された介在構造部材を、前記半導体チッ
プの実装部位全周を取り囲むように設けると共に、前記
半導体チップと前記介在構造部材のみを覆うよう前記封
止材を設けて封止したことを特徴とする半導体装置。 - 【請求項２】 半導体チップが組み込まれたＩＣパッケ
ージを回路基板にバンプを用いて実装し且つ封止材によ
り封止した半導体装置において、前記回路基板に、前記
バンプと略同一の線膨張率を有する材料で形成され、該
バンプの高さと略同じ高さとなるように形成された介在
構造部材を、前記ＩＣパッケージの実装部位全周を取り
囲むように設けると共に、前記ＩＣパッケージと前記介
在構造部材のみを覆うよう前記封止材を設けて封止した
ことを特徴とする半導体装置。 - 【請求項３】 前記介在構造部材が、前記バンプと同一
の材料で構成されていることを特徴とする請求項１及び
請求項２のいずれかに記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10648994A JP3348973B2 (ja) | 1994-05-20 | 1994-05-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10648994A JP3348973B2 (ja) | 1994-05-20 | 1994-05-20 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07321253A JPH07321253A (ja) | 1995-12-08 |
| JP3348973B2 true JP3348973B2 (ja) | 2002-11-20 |
Family
ID=14434879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10648994A Expired - Fee Related JP3348973B2 (ja) | 1994-05-20 | 1994-05-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3348973B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7471521B2 (en) | 2005-03-04 | 2008-12-30 | Kabushiki Kaisha Toshiba | Electronic device, circuit board and convex member |
-
1994
- 1994-05-20 JP JP10648994A patent/JP3348973B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7471521B2 (en) | 2005-03-04 | 2008-12-30 | Kabushiki Kaisha Toshiba | Electronic device, circuit board and convex member |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07321253A (ja) | 1995-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6124546A (en) | Integrated circuit chip package and method of making the same | |
| US6316838B1 (en) | Semiconductor device | |
| US6530515B1 (en) | Micromachine stacked flip chip package fabrication method | |
| US7723839B2 (en) | Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device | |
| JP2571024B2 (ja) | マルチチップモジュール | |
| US6522015B1 (en) | Micromachine stacked wirebonded package | |
| KR100743342B1 (ko) | 반도체 장치의 제조 방법 | |
| TWI540315B (zh) | 壓力感測器及其組裝方法 | |
| US20070029668A1 (en) | Package module having a stacking platform | |
| JP2005519471A (ja) | 積層ダイ半導体装置 | |
| JPH0855938A (ja) | 半導体装置及びその製造方法 | |
| JPH0394438A (ja) | 半導体チップモジュール | |
| US6638789B1 (en) | Micromachine stacked wirebonded package fabrication method | |
| JPH02184054A (ja) | ハイブリッド型樹脂封止半導体装置 | |
| JP3348973B2 (ja) | 半導体装置 | |
| US6331738B1 (en) | Semiconductor device having a BGA structure | |
| JPH09246464A (ja) | 半導体装置およびその製造方法 | |
| JP3810359B2 (ja) | 半導体装置及びその製造方法 | |
| US20080038872A1 (en) | Method of manufacturing semiconductor device | |
| KR100218335B1 (ko) | 칩 사이즈 패키지 | |
| JPH065778A (ja) | 半導体装置 | |
| JP2002237566A (ja) | 半導体装置の３次元実装構造体とその製造方法 | |
| JPH10335386A (ja) | 半導体実装方法 | |
| JPH07335818A (ja) | 半導体装置 | |
| JPS6219063B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070913 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080913 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |