KR200173050Y1 - 초박형 반도체 패키지 - Google Patents

초박형 반도체 패키지 Download PDF

Info

Publication number
KR200173050Y1
KR200173050Y1 KR2019950053266U KR19950053266U KR200173050Y1 KR 200173050 Y1 KR200173050 Y1 KR 200173050Y1 KR 2019950053266 U KR2019950053266 U KR 2019950053266U KR 19950053266 U KR19950053266 U KR 19950053266U KR 200173050 Y1 KR200173050 Y1 KR 200173050Y1
Authority
KR
South Korea
Prior art keywords
chip
support plate
ultra
semiconductor package
tape
Prior art date
Application number
KR2019950053266U
Other languages
English (en)
Other versions
KR970046950U (ko
Inventor
홍성학
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR2019950053266U priority Critical patent/KR200173050Y1/ko
Publication of KR970046950U publication Critical patent/KR970046950U/ko
Application granted granted Critical
Publication of KR200173050Y1 publication Critical patent/KR200173050Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 고안은 초박형 반도체 패키지에 관한 것이다. 초박형 반도체 패키지가 칩의 휨을 방지하도록 칩의 하면에 제1테이프로 어태치되어 저면이 노출된 지지판, 칩의 휨을 방지하도록 칩의 상면부위에 와이어본딩공간을 제외하고 상면이 노출되는 상태로 제2테이프에 의해 부착된 보조 지지판, 상기 와이어본딩공간에 채워진 에폭시 봉지재로 이루어져 있다. 칩의 상하면에 지지판을 각각 어태치시키고, 각 지지판을 에폭시 봉지제로 실링시켜 지지판이 노출된 구조이므로, 휨현상이 없는 초박형 패키지를 제조할 수 있다.

Description

초박형 반도체 패키지
제1도는 일반적인 초박형 반도체 패키지의 일부절결 사시도,
제2도는 본 고안의 일예를 나타낸 단면도,
제3도는 본 고안의 다른 예를 나타낸 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
3 : 칩 5 : 내부리드
10 : 지지판 11 : 와이어본딩공간
12 : 제2 테이프 13 : 제1 테이프
20 : 보조지지판 30 : 에폭시 봉지재
본 고안은 초박형 반도체 패키지에 관한 것으로, 구체적으로는 칩의 상측과 하측에 각각 보조 지지판과 지지판을 설치하여 칩의 휨 현상을 방지하도록 한 초박형 반도체 패키지에 관한 것이다.
일반적으로 박형 스몰아웃라인 패키지는 두께가 1㎜이고, 초박형 스몰아웃라인 패키지(UTSOP : Ultra Thin Small Outline Package)는 0.45㎜ 정도이다. 이러한 초박형 스몰아웃라인 패키지의 일예로는 제1도와 같이 패들 역할을 하며 칩의 양측면 전도패드 사이의 크기를 가지는 업셋 구조의 지지판(1)과, 지지판(1) 하부에 테이프(2)를 사용하여 리드온칩 방식으로 어태치되는 칩(3)과, 지지판(1)을 기준으로 다운셋되어 와이어(4) 본딩되는 내부리드(5)와, 상기 칩(3), 내부리드(5) 및 지지판(1)을 몰딩하는 몰드수지(6)로 이루어진다.
이러한 방식은 칩표면의 상부몰드수지에서 박형 패키지의 휨현상이 발생하기에, 이를 해소코자 지지판을 칩 위에 오게 하여 지지판에 의해 칩을 지지하도록 한 것이나, 지지판이 패키지 중앙부위에만 있어 완벽히 패키지의 휨현상을 방지할 수 없는 문제점이 있다.
따라서 본 고안은 상기 문제점을 해결하기 위해 이루어진 것으로서, 본 고안의 목적은 칩 상하면에 지지판을 함께 부착시키고 양지지판의 테두리는 에폭시 수지로 몰딩시켜 휨성을 없앤 초박형 패키지를 제공하는데 있다.
상기 목적을 달성하기 위해 본 고안에 의한 초박형 패키지는 칩의 휨을 방지하도록 칩의 하면에 제1테이프로 어태치되어 저면이 노출되는 지지판, 칩의 휨을 방지하도록 칩의 상면부위에 와이어본딩공간을 제어하고 상면이 노출되는 상태로 제2테이프에 의해 부착된 보조 지지판, 상기 와이어본딩공간에 채워진 에폭시 봉지재로 이루어진 것을 특징으로 한다.
이하 도면을 참조하여 본 고안을 상세히 설명하면 다음과 같다.
제2도는 본 고안의 일예를 나타낸 단면도이다. 초박형 패키지는 칩(3)의 휨을 방지하도록 칩(3)의 하면에 제1테이프(13)로 어태치되어 저면이 노출된 지지판(10), 칩(3)의 휨을 방지하도록 칩(3)의 상면부위에 와이어본딩공간(11)을 제외하고 상면이 노출된 제2테이프(12)에 의해 부착된 보조 지지판(20), 상기 와이어(4), 내부 리드(5) 및 보조 지지판(20)을 고정하도록 상기 와이어본딩공간(11)에 채워진 에폭시 봉지재(30)로 이루어져 있다.
상기 지지판(10)은 상기 칩(3)을 안정하게 지지하도록 사다리꼴형상의 단면을 갖는 패널이다.
상기 지지판(10)의 상면에 제1테이프(13)가 있고, 제1테이프(13)의 중앙부 위에는 칩(3)이, 모서리에는 내부리드(5)가 안치되어 있다.
상기 와이어본딩공간(11)은 개방공이 없는 보조지지판(20)의 측면하부와 내부리드(5) 및 칩(3)과의 공간에 의해 이루어져 있다.
상기 보조지지판(20)의 측면 부분은 와이어본딩 높이를 유지토록 칩(3)과의 어태치 부위인 보조 지지판(20)의 중앙 부분보다 얇게 이루어진다.
제3도는 본 고안의 제2 실시예를 나타낸 단면도이다. 초박형 패키지는 칩(3)이 안치된 지지판(10), 보조지지판(20) 및 상기 양지지판(10, 20) 사이에 채워진 에폭시 봉지재(30)를 기본구성으로 함은 제2도와 동일하다. 보조지지판(20)과 지지판(10) 사이의 둘레는 에폭시 봉지재(30)로 실링되어 있다.
상기 보조 지지판(20)의 중앙에는 리드온칩 구조의 와이어를 내부리드와 칩에 본딩시키도록 와이어본딩공간(11)이 형성되어 있다.
상기 칩(3)을 제1테이프(13)에 의해 어태치시키는 지지판(10)은 칩(3)보다 크다. 칩(3)은 중간테이프(14)에 의해 내부리드(5)에 어태치되어 있다.
내부리드(5) 상면부위에는 제2테이프(12)를 개재하여 와이어본딩공간(11)과 관통되는 구멍을 가지는 보조지지판(20)이 일체로 부착되어 있다.
결국 제2도는 일반패키지원리를 사용한 구성이고, 제3도는 리드온칩 패키지 원리를 사용한 구성이다.
상기 일반 패키지 원리를 적용한 제2도의 구조는 지지판(10)에 제1테이프(13)를 사용하여 칩(3)과 내부리드(5)가 동일수평면상을 이루도록 어태치(접착)시키고, 칩(3)의 전도패드와 내부리드(5)에 와이어(4)를 본딩시킨 다음, 칩(3) 중앙부분(와이어본딩용 전도패드가 없는 중간부분)에 제2테이프(12)를 사용하여 지지판(10)과 같은 크기의 보조지지판(20)을 어태치시킨다. 이 경우 보조지지판(20) 테두리 하면부위는 중간부위보다 얇게하여 본딩될 와이어(4)의 높이를 최대한 제공케 한다. 다음에, 보조지지판(20)의 테두리 하면부위와 내부리드(5)와의 와이어본딩 공간(11)을 에폭시 봉지재(30)로 채워 실링한다.
이 경우 지지판(10)과 보조 지지판(20)은 칩(3)에 바로 어태치되고, 지지판(10)과 보조지지판(20) 자체가 패키지 표면을 이루어 별도의 몰드 수지가 필요치 않으므로 초박형 패키지를 구현할 수 있다. 또한 지지판(10)과 보조 지지판(20)이 칩(3)의 하면과 상면을 지지하므로 초박형 패키지의 휨현상을 막을 수 있다.
한편 상기 리드온칩원리를 적용한 제3도의 구조에 대해 설명하면, 먼저 지지판(10)에 칩(3)을 제1테이프(13)로 어태치시킨다.
다음에 칩(3)과 내부리드(5)는 중간 테이프(14)에 의해 리드온칩 방식으로 어태치시킨다.
이어서 와이어(4)를 상기 내부리드(5)와 칩(3)에 본딩시킨다.
다음에, 내부리드(5)의 와이어본딩부위 외곽상면에 제2테이프(12)를 사용하여 와이어본딩공간(11)과 관통하는 보조지지판(20)을 어태치시킨다.
이어 에폭시 봉지재(30)를 와이어본딩공간(11)과, 양지지판(10, 20) 간의 측면 테두리에 채워 실링한다.
이와같은 리드온칩 방식의 본 고안의 제2실시예에 의한 초박형 반도체 패키지에 의하면, 칩(3)의 상하면(엄밀히 말하면 내부리드(5)와 칩(3)의 상하면)에 보조지지판(20)과 지지판(10)이 지탱되므로 초박형 패키지의 휨현상을 막을 수 있다. 또한 몰드수지로 몰딩하지 않아 2개의 지지판을 써도 더욱 얇은 초박형 패키지를 이룰 수 있다.
이상과 같이 본 고안은 칩의 상하면에 지지판을 각각 어태치시키고, 각 지지판을 에폭시 봉지제로 실링시켜 지지판이 노출되는 구조이므로, 휨현상이 없는 초박형 패키지를 제조할 수 있다.

Claims (6)

  1. 칩의 휨을 방지하도록 칩의 하면에 제1테이프로 어태치되어 저면이 노출된 지지판, 칩의 휨을 방지하도록 칩의 상면부위에 와이어본딩공간을 제외하고 상면이 노출된 제2테이프에 의해 부착된 보조 지지판, 상기 와이어본딩공간에 채워진 에폭시 봉지재로 이루어진 것을 특징으로 하는 초박형 반도체 패키지.
  2. 제1항에 있어서, 상기 지지판상면에 제1테이프가 있고, 테이프의 중앙부위에는 칩이, 모서리에는 내부리드가 안치된 것을 특징으로 하는 초박형 반도체 패키지.
  3. 제1항에 있어서, 상기 와이어 본딩 공간은 개방공이 없는 보조지지판의 측면하부와, 내부리드 및 칩과의 공간에 의해 이루어진 것을 특징으로 하는 초박형 반도체 패키지.
  4. 제1항 또는 제3항에 있어서, 상기 보조 지지판의 측면하부는 와이어 본딩 높이를 유지하기 위해 칩과의 어태치부위보다 얇도록 이루어진 것을 특징으로 하는 초박형 반도체 패키지.
  5. 제1항에 있어서, 보조 지지판과 지지판 사이의 둘레는 상기 와이어, 내부 리드 및 보조 지지판을 고정하도록 에폭시 봉지재로 실링된 것을 특징으로 하는 초박형 반도체 패키지.
  6. 제1항에 있어서, 상기 보조 지지판은 리드온칩 구조의 와이어를 내부리드와 칩에 본딩시키도록 중앙에 와이어 본딩 공간과 관통하는 구멍을 형성한 것을 특징으로 하는 초박형 반도체 패키지.
KR2019950053266U 1995-12-29 1995-12-29 초박형 반도체 패키지 KR200173050Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019950053266U KR200173050Y1 (ko) 1995-12-29 1995-12-29 초박형 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019950053266U KR200173050Y1 (ko) 1995-12-29 1995-12-29 초박형 반도체 패키지

Publications (2)

Publication Number Publication Date
KR970046950U KR970046950U (ko) 1997-07-31
KR200173050Y1 true KR200173050Y1 (ko) 2000-03-02

Family

ID=19442250

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019950053266U KR200173050Y1 (ko) 1995-12-29 1995-12-29 초박형 반도체 패키지

Country Status (1)

Country Link
KR (1) KR200173050Y1 (ko)

Also Published As

Publication number Publication date
KR970046950U (ko) 1997-07-31

Similar Documents

Publication Publication Date Title
KR100277438B1 (ko) 멀티칩패키지
US20020153599A1 (en) Multi-chip package
KR20040053902A (ko) 멀티 칩 패키지
JP4571320B2 (ja) 半導体チップパッケージ
KR20010037256A (ko) 반도체패키지의 와이어 본딩용 클램프 및 히트블록
KR200173050Y1 (ko) 초박형 반도체 패키지
KR20010061886A (ko) 적층 칩 패키지
KR100268756B1 (ko) 리드프레임의 분리형 다이패드구조
KR100373891B1 (ko) 반도체장치
US5998857A (en) Semiconductor packaging structure with the bar on chip
KR20060059575A (ko) 다이패드에 미세 돌기가 형성된 반도체 패키지
KR200286322Y1 (ko) 반도체패키지
JP2518247Y2 (ja) リードフレーム
KR20000040218A (ko) 멀티 칩 패키지
KR100345163B1 (ko) 볼 그리드 어레이 패키지
KR200245729Y1 (ko) 반도체패키지구조
KR970013255A (ko) 요홈이 형성된 리드프레임 패드 및 그를 이용한 칩 패키지
KR0135890Y1 (ko) 리드온칩 패키지
KR20000003001A (ko) 양면 테이프를 이용한 멀티 칩 패키지
KR100282414B1 (ko) 바텀 리디드 타입의 브이·씨·에이 패키지
JPH0366150A (ja) 半導体集積回路装置
KR970007844B1 (ko) 리드온 칩 및 칩온리드 반도체 장치
KR0141945B1 (ko) 방열판을 갖는 리드 프레임 및 이를 이용한 반도체 패키지
KR19990017133A (ko) 엘오씨 패키지
JPH06163729A (ja) 半導体装置のシール構造

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20051116

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee