KR970007844B1

KR970007844B1 - 리드온 칩 및 칩온리드 반도체 장치

Info

Publication number: KR970007844B1
Application number: KR1019940004446A
Authority: KR
Inventors: 홍성학
Original assignee: 현대전자산업 주식회사; 김주용
Priority date: 1994-03-08
Filing date: 1994-03-08
Publication date: 1997-05-17

Abstract

요약없음

Description

리드온 칩 및 칩온리드 반도체 장치

제1도는 본 발명의 요부 사시도.

제2도는 본 발명의 단면도이다.

* 도면의 주요부분에 대한 부호의 설명

10 : 리드프레임11 : 내부리드

20 : 칩30,31 : 절연 테이프

32 : 보조절연테이프40 : 플라스틱 필름

41 : 리드패턴

본 발명은 리드온칩 및 칩온리드 반도체장치에 관한 것으로, 칩의 상하에 리드와 플라스틱 필름을 테이프로 부탁시켜 리드온칩과 칩온리드 구조를 복합적으로 사용한 방식의 칩온리드 및 리드온칩 반도체 장치에 관한 것이다.

일반적으로 반도체 장치(Package)는 리드프레임에 칩을 어태치하고 와이어 본딩 및 몰딩시켜 제조한다.

이 경우 칩을 어태치 하기 위하여는 본딩패드에 접착제를 바르고 칩을 어태치 하여야 하고, 원활한 와이어 본딩을 위하여 리드프레임의 구조가 다운셋트 형태로 되어 패키지의 면적이 증대되는 요인이 되었다.

이를 위해 리드프레임을 평평하게 하고 칩에 내부리드가 위치하도록 하는 방식이 제안되었는바, 칩 위에 리드프레임의 내부리드를 어태치하는 리드온칩(Lead on chip)패키지와, 리드프레임의 내부리드위에 칩을 어태치하는 칩온리드(Chip on lead)패키지를 들 수 있다.

상기 리드온칩 패키지는 칩위에 테이프를 사용하여 리드프레임의 내부리드와 어태치하고, 칩의 와이어 본딩패드 부위는 중간 또는 1/3 지점에 형성하여 칩위에서 와이어 본딩을 가능케 함으로써 패키지에서 칩이 차지하는 면적이 80%에 이르도록 소형박형화에 기여하는 방식이다.

또한 칩온리드 패키지는 패키지 위에 칩이 위치되는 방식으로, 칩의 저면에 접착테이프를 사용하여 리드프레임의 내부리드와 어태치하고, 칩위에서 내부리드로 와이어 본딩하는 방식으로 칩온리드패키지는 칩이 차지하는 면적이 70%에 이르도록 소형박형화에 기여하는 방식이다.

이때 리드온칩 패키지의 와이어 본딩은 칩 표면의 영역내에서 이루어지는 것이고, 칩온리드패키지의 와이어 본딩은 칩표면과 내부리드영역 사이에서 이루어지는 기술상의 차이가 있다.

그런데 리드온칩 패키지는 본딩패드를 일정한 방향으로만 배열해야하고, 본딩패드를 고려하다보면 칩싸이즈가 상대적으로 커지게 되는 단점이 있다.

또한 칩온리드 패키지는 본딩패드가 칩가장자리에 놓이게 되고, 한변을 기준으로 양변에 배치되어야 하므로 역시 칩 싸이즈가 상대적으로 커지게 되는 단점이 있다.

본 발명은 이를 해결코자 하는 것으로, 칩의 상면에는 리드온칩 방식으로 리드프레임을 어태치하고, 칩의 하면에는 칩을 어태치하고 모서리에 회로패턴이 있으며 칩보다 큰 사이즈의 플라스틱 필름을 사용하여 칩온리드방식으로 리드프레임을 어태치함으로써, 리드온칩 및 칩온리드 방식을 복합사용하고 이를 위해 회로패턴을 이룬 플라스틱 필름을 함께 사용함을 특징으로 한다.

즉, 칩의 상면을 업셋된 내부리드를 리드온칩 방식으로 와이어 본딩하고, 칩의 저면에는 칩보다 큰 사이즈를 이루며 모서리에 회로패턴이 형성된 플라스틱 필름을 절연 테이프로 어태치하며, 회로패턴은 칩 및 내부리드와 칩온리드 방식으로 와이어본딩 시켜 이루어진 것이다.

이와같이 구성되는 본 발명의 일실시예를 도면을 참조하여 상세히 설명한다.

본 발명은 업셋된 리드프레임(10)의 내부리드(11)하면에 칩(20)의 상면을 상부 절연테이프(30)로써 어태치하여 리드온칩 방식으로 와이어본딩하고, 칩(20)의 저면에는 리드패턴(41)이 모서리에 형성되고 칩(20)보다 큰 싸이즈를 가지는 플라스틱 필름(40)을 하부 절연 테이프(31)로 부착하고, 리드패턴(41)은 내부리드(11) 및 칩(20)표면의 전도 패드와 칩온리드 방식으로 와이어 본딩되도록 이루어진 것이다.

상기 플라스틱 필름(40)은 내부리드(11)의 길이 방향과 직교하는 변에 리드패턴(41)이 형성되고, 리드패턴(41)과 내부리드(11)는 와이어(1)로 와이어 본딩한다.

상기 플라스틱 필름(40)과 내부리드(11)는 수평면 부위에서 보조절연테이프(32)와 접착되고, 내부리드(11)와 리드패턴(41)이 칩온리드 방식으로 와이어 본딩 가능토록 칩(20)과 보조절연테이프(32)는 간격을 두고 접착되도록 이루어진다.

상기 칩(20)과 내부리드(11)를 어태치하는 절연테이프(30)는 칩(20)모서리에 전도패드가 노출되는 공간을 이루도록 하는 정도의 폭을 가진다.

이상과 같이 구성되는 본 발명은 업셋된 리드프레임(10)의 내부리드(11)에 절연테이프(30)를 개재시켜 칩(20)을 어태치하고, 리드패턴(41)이 형성된 플라스틱 필름(40)을 절연테이프(31)로써 칩(20)하면에 어태치한다. 아울러 리드프레임(10)의 업셋되지 않은 수평면과 접하는 부위에는 보조절연테이프(32)로써 어태치한다.

이어 내부리드(11)와 칩(20), 칩(20)과 리드패턴(41), 리드프레임(10)의 수평면과 플라스틱 필름(40)의 리드패턴(41)을 와이어(1)로 와이어 본딩 시키고, 이를 봉지재(2)로 몰딩시켜 본 발명의 반도체 패키지를 수득한다.

본 발명에서의 플라스틱 필름(40)은 제2도의 절연테이프(31,32)사이의 와이어 본딩 부위를 제외하고 전원단락을 방지하기 위해 절연코팅이 형성되어야 한다.

본 발명은 제1도에서와 같이 칩(20)중앙에서 업셋된 내부리드(11)의 패드로, 칩(20)가장자리에서 업셋된 내부리드(11)의 패드로, 칩(20)가장자리에서 리드패턴(41)이 있는 플라스틱 필름(40)으로, 칩(20)과 보조절연테이프(32) 사이의 공간에 있는 회로패턴(41)에 업셋되지 않은 수평 내부리드(11)로 다양하게 와이어 본딩이 가능하다. 따라서 본딩 패드가 어디에 위치하든지 본딩에 대한 문제점이 해결된다.

이상과 같이 본 발명은 리드온칩 방식에 플라스틱 필름을 사용한 칩온리드 방식을 겸하는 방식으로 패키지를 제조하여 와이어 본딩을 임의 위치에서 수행할 수 있어, 와이어 본딩이 용이하고, 칩의 설계가 용이하고 또한 임의위치에서 와이어 본딩이 가능하므로 와이어 길이가 짧아 와이어 스위핑이 발생치 않고, 패드를 한쪽으로 몰아 배치 안해도 되므로 여러 전원패드에 대한 와이어링이 가능하여 고속 반도체용에 유리하다.

Claims

업셋된 리드프레임(10)의 내부리드(11)하면에 칩(20)의 상면을 상부 절연테이프(30)로써 어태치하여 리드온칩 방식으로 와이어본딩하고, 칩(20)의 저면에는 리드패턴(41)이 모서리에 형성되고 칩(20)보다 큰 싸이즈를 가지는 플라스틱 필름(40)을 하부 절연 테이프(31)로 부착하고, 리드패턴(41)은 내부리드(11) 및 칩(20)표면의 전도 패드와 칩온리드 방식으로 와이어 본딩되도록 이루어진 것을 특징으로하는 리드온칩 및 칩온리드 반도체장치.
제1항에 있어서, 플라스틱 필림(40)은 내부리드(11)의 길이 방향과 직교하는 변에 리드패턴(41)이 형성되고, 리드패턴(41)과 내부리드(11)는 와이어 본딩되는 것을 특징으로 하는 리드온칩 및 칩온리드 반도체장치.
제1항에 있어서, 플라스틱 필름(40)과 내부리드(11)는 업셋되지 않은 수평면 부위에서 보조절연 테이프(32)와 접착되고, 내부리드(11)와 리드패턴(41)이 칩온리드 방식으로 와이어 본딩 가능토록 칩(20)과 보조절연테이프(32)는 간격을 두고 접착되도록 이루어짐을 특징으로 하는 리드온칩 및 칩온리드 반도체장치.
제1항에 있어서, 칩(20)과 내부리드(11)를 어태치하는 절연테이프(30)는 칩(20)모서리에 전도패드가 노출되는 공간을 이루도록 하는 정도의 폭을 갖는 것을 특징으로 하는 리드온칩 및 칩온리드 반도체 장치.