KR930011116B1 - 반도체 리드프레임 - Google Patents

반도체 리드프레임 Download PDF

Info

Publication number
KR930011116B1
KR930011116B1 KR1019900022667A KR900022667A KR930011116B1 KR 930011116 B1 KR930011116 B1 KR 930011116B1 KR 1019900022667 A KR1019900022667 A KR 1019900022667A KR 900022667 A KR900022667 A KR 900022667A KR 930011116 B1 KR930011116 B1 KR 930011116B1
Authority
KR
South Korea
Prior art keywords
lead frame
chip
pad
wing tip
leads
Prior art date
Application number
KR1019900022667A
Other languages
English (en)
Other versions
KR920013684A (ko
Inventor
송영희
이국상
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR1019900022667A priority Critical patent/KR930011116B1/ko
Publication of KR920013684A publication Critical patent/KR920013684A/ko
Application granted granted Critical
Publication of KR930011116B1 publication Critical patent/KR930011116B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

내용 없음.

Description

반도체 리드프레임
제1도는 종래 반도체 리드프레임의 평면도.
제2도는 제1도의 리드프레임을 이용한 패키지의 Y-Y'선의 단면도.
제3도는 이 발명에 따른 반도체 리드프레임의 평면도.
제4도는 제3도의 리드프레임을 이용한 패키지의 X-X'선 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
11 : 리드프레임패드 12 : 내부패드
13 : 외부패드 14 : 지지대
15 : 사이드레일 16 : 윙팁
17 : 칩 18 : 접지패드
19 : 도선 20 : 몰딩수지
이 발명은 반도체 리드프레임(Lead Frame)에 관한 것이다. 최근 반도체산업에서 다수의 칩출력, 고출력, 고속동작 및 향상된 열처리등에 대한 요구로 인하여 패키지(Package) 기술의 중요성이 증대되고 있다. 따라서 패키지는 소형화, 박형화, 복잡화 및 고기능화 되는 추세이다.
일반적으로 반도체칩은 접지패드(Ground Pad)를 포함하고 있는데, 이 접지패드는 도선연결(Wire Banding)시 리드프레임의 지지대(Support bar)에 연결시킨다. 그러나, 반도체가 고집적화됨에 따라 다수개의 접지패드가 칩 설계에 의해 여러곳에 분포되어 도선연결시 지지대만으로는 부족하게 된다. 따라서, 접지패드와 도선연결될 윙팁(Wingtip)들이 필요로 하게되는데 이러한 윙팁들은 리드프레임 패드와 연결되어 있다.
제1도는 종래의 반도체 리디프레임의 평면도이다. 상기 리드프레임은 칩과 접착하여 고정시키는 리드프레임패드(1)와, 이 리드프레임패드(1)를 사이드레일(Side Rail ; 5)에 연결하여 물리적으로 지지하는 지지대(4)들과, 이 리드프레임 패드(1)에 고정되는 칩의 패드들과 금(Au)등의 도선으로 연결되는 내부리드(Inner Lead ; 2)들과, 이 내부리브(2)들과 연결되며 패키지 상태에서 외부와 연결되는 외부리드(Outer Lead ; 3)들과, 이 리드프레임 패드(1)에 돌출되어 있으며 칩의 접지패드와 도선으로 연결되는 윙팁(5)으로 구성되어 있다.
상기 리드프레임은 지지대들(4)을 절곡시켜 리드프레임 패드(1)가 상기 내부 및 외부리드(2), (3)들의 수평위치보다 밑으로 내려간 다운셋(Down Set) 상태로 되어있다. 상기 리드프레임 패드(1)를 다운셋 상태로 하는 것을 패키지 할때 외부의 충격을 완충시키기 위한 것이다. 이때, 상기 윙팁(6)도 리드프레임 패드(1)와 같이 다운셋 상태로 되어 있다.
제2도는 상기 리드프레임을 이용한 패키지의 Y-Y'선 단면도이다. 상기 제1도를 참조하여 제2도의 구조를 설명한다. 상기 리드프레임 패드(1)의 상부에 칩(7)이 위치하며, 이 칩(7)의 접지패드(8)는 도선(9)에 의해 윙팁(6)과 연결되어 있다. 또한, 도면에 도시되어지지는 않지만 상기 칩(7)의 나머지 패드들은 도선들에 의해 내부리드(2)들과 연결되어 있다. 그리고, 상술한 구조는 에폭시(Epoxy)등의 화합물로 이루어진 성형수지(10)로 몰딩되어 있으며, 외부리드(3)들은 성형수지(10)로 몰딩된 내부리드(2)들과 연결되어 있다. 상술한 구조를 패키지라 한다.
상술한 패키지는 상기 리드프레임의 리드프레임 패드(1)의 표면에 애폭시등의 접착제를 이용하여 칩(7)을 본딩한 후, 이 칩(7)과 내부리드(2)들 사이를 도선들로 연결한다. 이때, 상기 칩(7)의 접지패드(8)도 윙팁(6)과 도선(9)으로 연결한다. 그 다음, 상술한 구조를 성형수지(10)로 몰딩한다. 그러나, 리드프레임 패드에 칩을 본딩할 때 접착제가 윙팁에도 퍼지게 되어 접지패드와 도선연결할때 불완전하게 연결되거나 또는 연결되지 않는 문제점이 있었다. 또한, 윙팁이 내부리드들과 동일한 높이에 위치하지 않고 다운셋 상태에 있으므로 도선이 급격한 포물선을 갖게되어 칩의 모서리 부분과 접촉에 의한 단락이 발생되기 쉬운 문제점이 있었다. 따라서, 이 발명의 목적은 접지연결시 윙팁에서의 도선연결 상태를 개선시킬 수 있는 반도체 리드프레임을 제공함에 있다. 이 발명의 다른 목적은 접지연결시 도선과 칩의 모서리 부분이 접촉되는 것을 방지하여 단락을 방지하는 반도체 리드프레임을 제공함에 있다.
상기와 같은 목적들을 달성하기 위하여 이 발명은 반도체 리드프레임에 있어서, 반도체 칩의 접지패드와 도선연결되는 부분을 내부리드와 동일한 수평위치에 놓이도록 상향절곡된 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 이 발명을 상세히 설명한다.
제3도는 이 발명에 따른 반도체 리드프레임의 평면도이다. 상기 리드프레임은 칩과 접착하여 고정시키는 리드프레임 패드(11)와, 이 리드프레임 패드(11)에 고정되는 칩의 패드들과 금등의 도선들로 연결되는 내부리드(12)들과, 이 내부리드(12)들과 연결되며 패키지상태에서 외부와 연결되는 외부리드(13)들과, 리드프레임 패드(11)가 내부 및 외부리드(12), (13)들의 수평위치보다 아래에 위치하며 사이드레일(16)에 의해 물리적으로 지지되도록 절곡되어 연결된 지지대(14)와, 상기 리드프레임 패드(11) 돌출되며 칩의 접지패드와 도선으로 연결될 부분이 내부 및 외부리드(12), (13)들과 동일한 수평위치에 놓이도록 상향 절곡된 윙팁(16)으로 구성되어 있다.
제4도는 상기 이 발명에 따른 리드프레임을 이용한 패키지의 X-X'선 단면도이다. 상기 제3도를 참조하여 제4도의 구조를 설명한다. 상기 리드프레임 패드(11)의 상부에 칩(17)이 위치하며, 이 칩(17)의 접지패드(18)는 도선(19)에 의해 상향절곡된 윙팁(16)과 연결된다. 또한, 도면에 도시되어 있지는 않지만 상기 칩의 나머지 패드들은 도선에 의해 내부리드(12)들과 연결되며, 이 내부리드(12)들과 연결된 외부리드(13)들은 하향절곡된다. 그리고, 상술한 구조에서 상기 외부리드(13)들을 제외하고 에폭시등의 화합물로 이루어진 성형수지(20)로 몰딩된다. 상술한 구조를 패키지라 한다.
상술한 패키지의 제조방법을 설명한다. 상기 리드프레임의 리드프레임 패드(11)의 표면에 에폭시등의 접착제를 이용하여 다수의 패드들을 가지는 칩(17)을 본딩한다. 상기에서 윙팁(16)이 상향절곡되어 있으므로 상기 접착제가 퍼지더라도 영향을 받지 않는다. 그 다음, 상기 칩(17)의 패드들을 내부리드(12)들 및 윙팁(16)과 도선(19)으로 연결한다. 이때, 상기 윙팁(16)이 내부리드(12)들과 동일한 수평위치에 있으므로 도선이 완만한 포물선을 이루게되어 칩(17)의 모서리와 첩촉되지 않으므로 단락이 발생되는 것을 방지한다. 그 다음, 상술한 구조에 상기 외부리드(13)들을 제외하고 성형수지(20)로 몰딩한다.
상술한 바와 같이 윙팁을 상향절곡하여 내부 및 외부 패드들과 동일한 수평위치에 놓이도록 형성하므로 리드프레임 패드에 칩을 접착시킬때 접착제가 이 윙팁으로 퍼지는 것을 방지할 수 있으며, 또한 이 윙팁과 칩이 접지패드 사이를 연결하는 도선이 완만한 포물선을 갖게 된다. 따라서, 이 발명은 윙팁에 도선을 연결할때 접착제에 의해 불완전하게 연결되는 것을 방지하여 신뢰성 및 수율을 향상시키는 잇점이 있다. 또한, 윙팁과 칩의 접지패드를 연결하는 도선이 완만한 포물선을 가지므로 칩의 모서리 부분과의 접촉에 의한 단락을 방지할 수 있는 잇점이 있다.

Claims (1)

  1. 반도체 리드프레임에 있어서, 반도체 칩의 접지패드와 도선연결되는 부분을 내부리드와 동일한 수평위치에 놓이도록 상향절곡된 것을 특징으로 하는 반도체 리드프레임.
KR1019900022667A 1990-12-31 1990-12-31 반도체 리드프레임 KR930011116B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900022667A KR930011116B1 (ko) 1990-12-31 1990-12-31 반도체 리드프레임

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900022667A KR930011116B1 (ko) 1990-12-31 1990-12-31 반도체 리드프레임

Publications (2)

Publication Number Publication Date
KR920013684A KR920013684A (ko) 1992-07-29
KR930011116B1 true KR930011116B1 (ko) 1993-11-24

Family

ID=19309134

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900022667A KR930011116B1 (ko) 1990-12-31 1990-12-31 반도체 리드프레임

Country Status (1)

Country Link
KR (1) KR930011116B1 (ko)

Also Published As

Publication number Publication date
KR920013684A (ko) 1992-07-29

Similar Documents

Publication Publication Date Title
US6130474A (en) Leads under chip IC package
US5770888A (en) Integrated chip package with reduced dimensions and leads exposed from the top and bottom of the package
KR940007649B1 (ko) 반도체 패키지
US20070105280A1 (en) Brace for wire loop
JPH04216661A (ja) 集積回路パッケージアセンブリ
KR930011116B1 (ko) 반도체 리드프레임
US9299646B1 (en) Lead frame with power and ground bars
US20030038358A1 (en) Semiconductor package without outer leads
KR970007844B1 (ko) 리드온 칩 및 칩온리드 반도체 장치
JPH0529528A (ja) 半導体集積回路装置およびそれに用いるリードフレーム
US20020092892A1 (en) Wire bonding method
KR200154510Y1 (ko) 리드 온 칩 패키지
KR930011190A (ko) 반도체 리드 프레임
KR0159965B1 (ko) 히트싱크가 내장된 반도체 패키지
KR100226773B1 (ko) 반도체 소자의 패키지
KR100245258B1 (ko) 단차진 내부리드들이 일부 형성된 리드 온 칩용 리드프레임
KR950014116B1 (ko) 반도체 장치 및 그 제조방법
KR930002033Y1 (ko) 리드 프레임
KR200169834Y1 (ko) 반도체 패키지
KR0135889Y1 (ko) 복합형 반도체 패키지
KR20040013736A (ko) 반도체 패키지 제조방법
KR940002445B1 (ko) 반도체 리이드 프레임
JPS62119933A (ja) 集積回路装置
KR20010045680A (ko) 리드 온 칩형 반도체 칩 패키지
JP2629461B2 (ja) 樹脂封止形半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20011008

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee