KR940002445B1 - 반도체 리이드 프레임 - Google Patents

반도체 리이드 프레임 Download PDF

Info

Publication number
KR940002445B1
KR940002445B1 KR1019910004607A KR910004607A KR940002445B1 KR 940002445 B1 KR940002445 B1 KR 940002445B1 KR 1019910004607 A KR1019910004607 A KR 1019910004607A KR 910004607 A KR910004607 A KR 910004607A KR 940002445 B1 KR940002445 B1 KR 940002445B1
Authority
KR
South Korea
Prior art keywords
chip
lead
leads
wire bonding
wire
Prior art date
Application number
KR1019910004607A
Other languages
English (en)
Other versions
KR920018903A (ko
Inventor
송영희
이국상
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR1019910004607A priority Critical patent/KR940002445B1/ko
Publication of KR920018903A publication Critical patent/KR920018903A/ko
Application granted granted Critical
Publication of KR940002445B1 publication Critical patent/KR940002445B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

내용 없음.

Description

반도체 리이드 프레임
제1a, b도는 종래의 리이드 프레임 구조도.
제2a, b도는 이 발명에 따른 리이드 프레임 구조도이다.
* 도면의 주요부분에 대한 부호의 설명
21 : 칩 21a : 칩 패드
23 : 리이드 23a : 인너리이드
23a-1,23a-2 : 와이어 본딩부 24 : 접착제
25 : 보조 리이드 25a : 본딩부
이 발명은 반도체 리이드 프레임에 관한 것으로서, 더욱 상세하게는 반도체 패키지를 더욱 소형화하기 위해 다이패드를 제거하고 칩위에 리이드를 직접 부착하도록 된 리이드 온 칩(Lead On Chip)(이하 LOC라 약칭함)용 반도체 리이드 프레임에 관한 것이다.
일반적으로 반도체 패키지에 사용되는 리이드 프레임을 제1a도에서와 같이 칩(1)이 부착되는 다이패드(2)와, 상기 칩(1)와 와이어 본딩되어 전원을 공급하게 되는 리이드(3)로 이루어진 것이었으나, 근래에 반도체 패키지가 더욱 고용량화 및 고밀도화 됨으로써 비례적으로 반도체 패키지의 부피가 커지게 됨에 따라 반도체 패키지의 부피를 축소시키기 위한 방편으로 다이패드(2)를 제거하고 리이드(3)에 칩(1)을 지접 탑재시키는 방법이 개발되었다.
즉, 리이드 상에 칩을 직접 부착하는 칩 온 리이드(Chip On Lead) 방식과 칩상에 리이드를 부착하는 리이드 온 칩(LOC) 방식으로서 여기서 LOC에 의한 리이드 프레임은, 제1b도에 나타낸 바와 같이, 칩(11)위로 길게 연장하여 형성된 리이드(13)들이 접착제(14)로 부착되고, 칩(11)의 중앙부에 형성된 칩패드(11a)와 리이드(13)들이 와이어 본딩 되어지는 것이다.
그러나 상기와 같은 LOC용 리이드 프레임은, 리이드(13)와 칩(11)의 칩패드(11a)사이의 거리가 먼 부분도 발생하기 때문에 와이어 본딩 길이가 길어져 신뢰도를 저하시키게 되었고, 또한, 반도체 칩의 용량이 커서 제1a도와 같이 칩의 양측 가장자리에 칩패드가 형성될 경우는 리이드(13)들의 사이에 칩의 칩패드가 위치되기 어려울뿐만 아니라 와이어 본딩 작업도 용이하지 않은 문제점이 있었던 것이다.
이 발명은 상기의 문제점을 감안하여 해결하기 위한 것으로서, 이 발명의 목적은 칩의 용량 및 설계에 따라 칩의 중앙부 또는 양측 가장자리부에 칩의 칩패드가 형성되어도 이에 관계없이 칩탑재가 가능하게 함으로써 호환성 있는 LOC용 반도체 리이드 프레임을 제공하는데 있다.
상기의 목적을 달성하기 위한 이 발명의 특징은, 칩상에 리이드가 부착되어 칩의 칩패드와 와이어 본딩되는 반도체 리이드 프레임에 있어서, 인너리이드부의 폭을 줄이어 간격을 넓히고 상기 인너리이드에 복수의 와이어 본딩부를 형성한 리이드와, 상기 리이드의 주위로 형성한 보조리이드를 대칭되게 배열 형성한 반도체 리이드 프레임에 있다.
이하, 이 발명에 따른 실시예를 첨부도면에 의하여 상세하게 설명한다.
제2a, b도는 이 발명에 따른 반도체 리이드 프레임을 나타낸 것으로서, 다수의 리이드(23)가 상ㆍ하측으로 대칭되게 형성되고, 상기 리이드(23)의 인너리이드(23a)부는 반도체 칩이 부착되는 부분으로써 리이드(23)보다 폭을 가늘게 형성하여 인너리이드(23a)간의 간격을 넓게 하며, 상기 인너리이드(23a)에는 복수의 와이어 본딩부(23a-1), (23a-2)를 형성하되, 하나는 인너리이드(23a) 끝단 즉, 칩의 중앙부에 형성된 칩패드의 위치로부터 근접된 부분에 형성하고, 또다른 하나는 인너리이드(23a)의 안쪽, 즉 칩의 양쪽 가장자리에 형성된 칩패드의 위치로부터 근접된 부분에 형성한다.
또한, 상기와 같은 리이드(23)들의 주위로 보조리이드(25)를 형성하고, 이 보조리이드(25)의 중앙부에 와이어 본딩을 위한 본딩부(25a)를 형성한다.
이와같은 이 발명은 제2a도에서와 같이 반도체 칩(21)의 설계시 와이어 본딩부인 칩패드(21a)가 칩(21)의 양측 가장자리에 형성된 경우에는, 칩(21)의 칩패드(21a)가 리이드(23)의 인너리이드(23a)사이사이에 위치되도록하여 접착제(24)로서 칩(21)상에 리이드(23)를 부착시키면, 인너리이드(23a)간의 간격이 넓게 형성된 것으므로 인너리이드(23a)사이로 칩(21)의 칩패드(21a)가 노출될 수 있게 된다. 따라서, 상기 칩(21)의 칩패드(21a)의 근접된 거리에 있는 인너리이드(23a)의 와이어 본딩부(23a-1)와 와이어 본딩이 이루어질 수 있고, 와이어 본딩거리가 짧아짐으로써 와이어 본딩 작업이 유리해지게 된다.
그리고, 제2b도에서와 같이 반도체 칩(21)의 설계시 와이어 본딩부인 칩패드(21a)가 칩(21)의 중앙부에 형성된 경우에는, 양측의 보조리이드(25)사이에 상기 칩(21)의 칩패드(21a)가 위치되도록 접착제(24)로서 칩(21)상에 리이드(23)를 부착시키고, 인너리이드(23a)의 끝단에 형성된 와이어 본딩부(23a-2)와 근접된 칩패드(21a)를 와이어 본딩하면 되는 것이다.
또한, 제2a,b도에서 리이드(23)의 주위로 형성된 보조리이드(25) 및 이 보조리이드(25)에 형성된 본딩부(25a)에 의해서도 근접된 칩패드(21a)와 와이어 본딩할 수 있게 됨으로써 칩과 리이드의 와이어 본딩 부위가 증가하여 와이어 본딩부의 선택이 자유롭게 되고, 반도체 패키지의 고집적화 및 고용량화를 실현할 수 있게 되는 것이며, 더욱이 보조리이드(25)에 의해서 칩(21)과 리이드(23)를 접착제(24)로 부착할때 접촉면적이 커지게됨으로써 접착력이 증가되어 칩(21)과 리이드(23)의 접촉불량을 방지할 수 있다.
이상에서와 같이, 이 발명에 따른 반도체 리이드 프레임은, 반도체 칩의 용량 및 설계에 의해 칩의 중앙부 또는 양측 가장자리에 칩패드가 형성되어도 이에 관계없이 인너리이드부에 형성된 복수의 와이어 본딩부로서 와이어 본딩이 이루어져 칩의 수용이 가능하기 때문에 호환성이 있는 것이고, 와이어 본딩 길이가 짧아져 작업이 유리하게 됨으로써 제품특성이 향상되는 것이다.
또한, 보조리이드에 의해 칩과의 접촉력이 증대되고, 와이어 본딩부가 증가하여 와이어 본딩이 자유롭고 제품의 고집적화 및 고용량화를 실현할 수 있는 효과가 있다.

Claims (1)

  1. 칩(21)상에 리이드(23)가 부착되어 칩(21)의 칩패드(21a)와 와이어 본딩되는 반도체 리이드 프레임에 있어서, 인너리이드(23a)의 폭을 줄이어 인너리이드(23a)간의 간격을 넓히고 상기 인너리이드(23a)에 복수의 와이어 본딩부(23a-1), (23a-2)를 형성한 리이드(23)와, 상기 인너리이드(23a)의 주위로 형성되어 칩(21)을 지지하고 칩패드(21a)와 와이어 본딩 되는 보조리이드(25)가 상ㆍ하측으로 대칭되게 형성됨을 특징으로 하는 반도체 리이드 프레임.
KR1019910004607A 1991-03-23 1991-03-23 반도체 리이드 프레임 KR940002445B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910004607A KR940002445B1 (ko) 1991-03-23 1991-03-23 반도체 리이드 프레임

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910004607A KR940002445B1 (ko) 1991-03-23 1991-03-23 반도체 리이드 프레임

Publications (2)

Publication Number Publication Date
KR920018903A KR920018903A (ko) 1992-10-22
KR940002445B1 true KR940002445B1 (ko) 1994-03-24

Family

ID=19312422

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910004607A KR940002445B1 (ko) 1991-03-23 1991-03-23 반도체 리이드 프레임

Country Status (1)

Country Link
KR (1) KR940002445B1 (ko)

Also Published As

Publication number Publication date
KR920018903A (ko) 1992-10-22

Similar Documents

Publication Publication Date Title
JPH08116016A (ja) リードフレーム及び半導体装置
JP2002134685A (ja) 集積回路装置
KR100364978B1 (ko) 반도체패키지의 와이어 본딩용 클램프 및 히트블록
KR940002445B1 (ko) 반도체 리이드 프레임
KR100379089B1 (ko) 리드프레임 및 이를 이용한 반도체패키지
JPS61236130A (ja) 半導体装置
JPS60150660A (ja) 半導体装置
KR100763966B1 (ko) 반도체 패키지 및 이의 제조에 사용되는 리드프레임
JPH0521694A (ja) 半導体装置
KR0142756B1 (ko) 칩홀딩 리드 온 칩타입 반도체 패키지
KR20030045225A (ko) 보조 리드를 구비하는 리드 프레임과 이를 포함하여형성된 이엘피
KR930011116B1 (ko) 반도체 리드프레임
KR970007844B1 (ko) 리드온 칩 및 칩온리드 반도체 장치
KR100245258B1 (ko) 단차진 내부리드들이 일부 형성된 리드 온 칩용 리드프레임
KR0159965B1 (ko) 히트싱크가 내장된 반도체 패키지
JPS61194861A (ja) 樹脂封止型半導体装置
JP2629461B2 (ja) 樹脂封止形半導体装置
KR0141945B1 (ko) 방열판을 갖는 리드 프레임 및 이를 이용한 반도체 패키지
JPS62119933A (ja) 集積回路装置
KR20000040218A (ko) 멀티 칩 패키지
KR200295664Y1 (ko) 적층형반도체패키지
KR900010028Y1 (ko) 표면 실장용 rf 트랜지스터
JP2005150693A (ja) チップパッケージ構造
KR940003588B1 (ko) 반도체 장치용 리드프레임
KR970006162Y1 (ko) 반도체패키지의 외부돌출형 히트싱크

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010215

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee