JPH06151520A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH06151520A
JPH06151520A JP4321347A JP32134792A JPH06151520A JP H06151520 A JPH06151520 A JP H06151520A JP 4321347 A JP4321347 A JP 4321347A JP 32134792 A JP32134792 A JP 32134792A JP H06151520 A JPH06151520 A JP H06151520A
Authority
JP
Japan
Prior art keywords
pad electrode
wire
semiconductor device
bonded
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4321347A
Other languages
English (en)
Other versions
JP3259377B2 (ja
Inventor
Hitoshi Ito
仁 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP32134792A priority Critical patent/JP3259377B2/ja
Publication of JPH06151520A publication Critical patent/JPH06151520A/ja
Application granted granted Critical
Publication of JP3259377B2 publication Critical patent/JP3259377B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 小型薄型でコンパクトな構成として高密度実
装を可能とし、コストの低減を図るとともに取扱いの容
易な樹脂封止型半導体装置を提供する。 【構成】 パッド電極５を有する半導体チップ４と、該
パッド電極にボンディングされたワイヤ３と、該パッド
電極面を覆って前記半導体チップを封止するモールド材
１とからなる半導体装置において、前記ワイヤ３の一部
が前記モールド材１の表面に露出している。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
樹脂封止型半導体装置の電極取り出し構造に関するもの
である。
【０００２】
【従来の技術】樹脂封止型半導体装置は、表面にパッド
電極を有する半導体チップを樹脂モールド内に埋設して
形成される。従来の樹脂封止型半導体装置の構造を図５
に示す。半導体チップ２０は、エポキシ系の接着剤２１
を介してリードフレーム中央のダイパッド２２上に搭載
固定される。リードフレームはダイパッド２２の周囲に
内部リード２３およびこれに連続する外部リード２４を
有し、内部リード２３が金等の金属細線からなるボンデ
ィングワイヤ２６を介して半導体チップ２０上の対応す
るパッド電極２５と接続される。このようにしてリード
フレーム上に搭載した半導体チップをワイヤボンディン
グした状態で、金型を用いて樹脂モールド体２７を形成
し半導体チップの樹脂封止を行う。これにより、半導体
装置（パッケージ）が形成される。
【０００３】
【発明が解決しようとする課題】しかしながら、前記従
来の樹脂封止型半導体装置においては、外部との電気的
接続をリードフレームの外部リード２４を介して行うた
め、リードフレーム分の厚さおよび占有面積とこのリー
ドフレームを覆う部分の樹脂モールド体２７の厚さ、面
積が増え、半導体装置全体が大きくなって、コンパクト
で高密度実装可能な半導体装置の実現が図られなかっ
た。また、構成材料や組立工数が多くなり、製造作業が
面倒となってコストも上昇するという問題があった。さ
らに、外部リードが樹脂モールド体２７から突出して引
出されているため、取扱い上のミス等により外部リード
２４が変形するおそれがあり、この場合外部リードがプ
リント基板上の所定のランドパターン上に接合されず、
実装不良を起こすという問題があった。
【０００４】本発明は上記従来技術の欠点に鑑みなされ
たものであって、小型薄型でコンパクトな構成として高
密度実装を可能とし、コストの低減を図るとともに取扱
いの容易な樹脂封止型半導体装置の提供を目的とする。
【０００５】
【課題を解決するための手段】前記目的を達成するた
め、本発明では、パッド電極を有する半導体チップと、
該パッド電極にボンディングされたワイヤと、該パッド
電極面を覆って前記半導体チップを封止するモールド材
（樹脂）とからなる半導体装置において、前記ワイヤの
一部が前記モールド材の表面に露出していることを特徴
とする半導体装置を提供する。
【０００６】好ましい実施例においては、前記ワイヤの
一端が前記パッド電極上にボンディングされ、他端は該
パッド電極近傍の分離した位置の半導体チップ上にボン
ディングされている。別の好ましい実施例においては、
前記ワイヤの一端が前記パッド電極上にボンディングさ
れるとともに他端が同じパッド電極上にボンディングさ
れ、該パッド電極上にワイヤのループを形成している。
【０００７】本発明に係る樹脂封止型半導体装置は以下
のようにモールド成形される。即ち、一対の型材（金
型）間に形成されたキャビティ内に半導体チップを配置
し、該キャビティ内にモールド材（樹脂）を充填して該
半導体チップを封止する半導体装置の成形方法におい
て、前記型材が前記パッド電極上に突出している前記ワ
イヤに当接してこれをパッド電極面側に押圧した状態で
前記キャビティ内にモールド材を充填する。本発明に係
る樹脂封止型半導体装置は、プリント基板のパターン形
成面側に対し前記パッド電極面側を対向させ、該パッド
電極上に露出する前記ワイヤを該プリント基板のパター
ンに接合して該プリント基板上に搭載される。
【０００８】
【作用】半導体チップのパッド電極にワイヤをボンディ
ングし、このワイヤの一部をモールド成形体の表面に露
出させる。この露出したワイヤを外部との接続用電極と
する。これにより、リードフレームは不要になる。
【０００９】
【実施例】図１は本発明の実施例に係る樹脂封止型半導
体装置を示す。（Ａ）は斜視図、（Ｂ）は縦断面図であ
る。この半導体装置は、外側が樹脂モールド体１で覆わ
れ、この樹脂モールド体１に凹み２が形成され、各凹み
２内に金等の金属細線からなるワイヤ３が露出する。樹
脂封止された半導体チップ４は表面に複数のパッド電極
５を有し、各パッド電極５に前記ワイヤ３がボンディン
グされる。樹脂モールド体１はこのパッド電極５を覆っ
て半導体チップ４を封止する。ワイヤ３の上端部が前述
のようにこの樹脂モールド体１の表面に露出する。
【００１０】図２は半導体チップ４にボンディングされ
るワイヤ３の詳細を示す。ワイヤ３は（Ａ）に示すよう
に、半導体チップ４の上面両側縁に沿って２列に設けら
れた複数のパッド電極５の各々に対し接合される。この
ワイヤ３は、（Ｂ）に示すように、その一端をパッド電
極５上にボンディングし他端をこのパッド電極５の近傍
で分離した位置の半導体チップ４上にボンディングして
もよいし、あるいは（Ｃ）に示すように、一端をパッド
電極５上にボンディングし、他端を同じパッド電極５上
にボンディングして電極上にループを形成させてもよ
い。
【００１１】このようにワイヤ３をパッド電極５上にボ
ンディングした半導体チップ４の樹脂封止方法を図３に
示す。（Ａ）は封止前の状態、（Ｂ）は封止工程の状態
を示す。半導体チップ４は、一対の上金型６および下金
型７の間に形成されたキャビティ８内に配置される。１
３は両金型６，７が圧接および分離するパーティングラ
インを示す。上金型６には、各ワイヤ３の位置に対応し
て突出部９が設けられている。この突出部９がワイヤ３
の上端に当接してワイヤ３を電極５側に押圧変形させた
状態でこのキャビティ８内に樹脂（図示しない）を充填
して半導体チップ４を樹脂封止する。これにより、上金
型６の突出部９に当接した部分のワイヤ３が、キャビテ
ィ８から取り出した後のモールド成形体の表面に露出す
る。
【００１２】両金型６，７を圧接したときに、上金型６
の突出部９が確実にワイヤ３に当接してこれを押圧変形
させるように、突出部９の高さおよび半導体チップ４の
厚さを考慮して予めワイヤ３の高さを適当に設定してお
く。
【００１３】図４は本発明に係る半導体装置の実装状態
を示す。プリント基板１０上にランドパターン１１が形
成されている。このランドパターン形成面側に対し、半
導体装置のワイヤ露出面側を対向させて、露出したワイ
ヤとランドパターン１１とを導電樹脂１２を介して接合
し両者を電気的に接続するとともに、半導体装置をプリ
ント基板１０上に搭載固定する。
【００１４】なお、上記実施例では、樹脂モールド体１
の凹所（凹み）２内にワイヤ３を露出させるように構成
したが、これに限らず目的に応じて、モールド体に突出
部を形成してこの突出部にワイヤを露出させてもよい
し、あるいは平坦部にワイヤを露出させてもよい。
【００１５】
【発明の効果】以上説明したように、本発明において
は、半導体チップのパッド電極にボンディングしたワイ
ヤをモールド体表面に露出させてこれを外部との接続用
電極として用いるため、従来のようなリードフレームが
不要になる。これにより、半導体装置の小型化および薄
型化が図られ高密度実装が可能になる。また部品点数や
材料が少なくなりコストの低減が達成されるとともに製
造組立が容易に行われ、さらにリードが突出しないため
取扱いが容易になりまたリード変形に基づく接合不良等
がなくなり歩留りの向上が図られる。
【図面の簡単な説明】
【図１】 （Ａ）（Ｂ）はそれぞれ本発明の実施例に係
る半導体装置の斜視図および縦断面図である。
【図２】 （Ａ）（Ｂ）（Ｃ）はそれぞれ本発明の実施
例に係る半導体チップの斜視図、ワイヤのボンディング
構造の一例の側面図およびワイヤのボンディング構造の
別の例の側面図である。
【図３】 （Ａ）（Ｂ）はそれぞれ本発明の実施例に係
る半導体装置の封止前の断面図および金型を用いた樹脂
封止工程状態の断面図である。
【図４】 本発明の実施例に係る半導体装置の実装状態
の断面図である。
【図５】 従来の半導体装置の断面図である。
【符号の説明】
１；樹脂モールド体、２；凹み、３；ワイヤ、４；半導
体チップ、５；パッド電極。

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 パッド電極を有する半導体チップと、該
    パッド電極にボンディングされたワイヤと、該パッド電
    極面を覆って前記半導体チップを封止するモールド材と
    からなる半導体装置において、前記ワイヤの一部が前記
    モールド材の表面に露出していることを特徴とする半導
    体装置。
  2. 【請求項２】 前記ワイヤの一端が前記パッド電極上に
    ボンディングされ、他端は該パッド電極近傍の分離した
    位置の半導体チップ上にボンディングされたことを特徴
    とする請求項１に記載の半導体装置。
  3. 【請求項３】 前記ワイヤの一端が前記パッド電極上に
    ボンディングされるとともに他端が同じパッド電極上に
    ボンディングされ、該パッド電極上にワイヤのループを
    形成したことを特徴とする請求項１に記載の半導体装
    置。
  4. 【請求項４】 一対の型材間に形成されたキャビティ内
    に半導体チップを配置し、該キャビティ内にモールド材
    を充填して該半導体チップを封止する半導体装置の成形
    方法において、前記型材が前記パッド電極上に突出して
    いる前記ワイヤに当接してこれをパッド電極面側に押圧
    した状態で前記キャビティ内にモールド材を充填するこ
    とを特徴とする請求項１に記載の半導体装置の成形方
    法。
  5. 【請求項５】 プリント基板のパターン形成面側に対し
    前記パッド電極面側を対向させ、該パッド電極上に露出
    する前記ワイヤを該プリント基板のパターンに接合して
    該プリント基板上に搭載したことを特徴とする請求項１
    に記載の半導体装置。
JP32134792A 1992-11-06 1992-11-06 半導体装置 Expired - Fee Related JP3259377B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32134792A JP3259377B2 (ja) 1992-11-06 1992-11-06 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32134792A JP3259377B2 (ja) 1992-11-06 1992-11-06 半導体装置

Publications (2)

Publication Number Publication Date
JPH06151520A true JPH06151520A (ja) 1994-05-31
JP3259377B2 JP3259377B2 (ja) 2002-02-25

Family

ID=18131571

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32134792A Expired - Fee Related JP3259377B2 (ja) 1992-11-06 1992-11-06 半導体装置

Country Status (1)

Country Link
JP (1) JP3259377B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0773584A3 (en) * 1995-11-08 2000-02-02 Fujitsu Limited Device having resin package and method of producing the same
US6159770A (en) * 1995-11-08 2000-12-12 Fujitsu Limited Method and apparatus for fabricating semiconductor device
US6329711B1 (en) * 1995-11-08 2001-12-11 Fujitsu Limited Semiconductor device and mounting structure
US6573121B2 (en) 1995-11-08 2003-06-03 Fujitsu Limited Semiconductor device, method for fabricating the semiconductor device, lead frame and method for producing the lead frame
JP2005302759A (ja) * 2004-04-06 2005-10-27 Matsushita Electric Ind Co Ltd 半導体装置
JP2009044110A (ja) * 2007-08-13 2009-02-26 Elpida Memory Inc 半導体装置及びその製造方法
JP2009073111A (ja) * 2007-09-21 2009-04-09 Tdk Corp サーマルヘッドおよび印画装置
US7683484B2 (en) 2006-05-01 2010-03-23 Sharp Kabushiki Kaisha Bump structure, method of forming bump structure, and semiconductor apparatus using the same

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7144754B2 (en) 1995-11-08 2006-12-05 Fujitsu Limited Device having resin package and method of producing the same
US6159770A (en) * 1995-11-08 2000-12-12 Fujitsu Limited Method and apparatus for fabricating semiconductor device
US6329711B1 (en) * 1995-11-08 2001-12-11 Fujitsu Limited Semiconductor device and mounting structure
EP1284501A1 (en) * 1995-11-08 2003-02-19 Fujitsu Limited Device having resin package and method of producing the same
US6573121B2 (en) 1995-11-08 2003-06-03 Fujitsu Limited Semiconductor device, method for fabricating the semiconductor device, lead frame and method for producing the lead frame
US6856017B2 (en) 1995-11-08 2005-02-15 Fujitsu Limited Device having resin package and method of producing the same
EP0773584A3 (en) * 1995-11-08 2000-02-02 Fujitsu Limited Device having resin package and method of producing the same
JP2005302759A (ja) * 2004-04-06 2005-10-27 Matsushita Electric Ind Co Ltd 半導体装置
US7683484B2 (en) 2006-05-01 2010-03-23 Sharp Kabushiki Kaisha Bump structure, method of forming bump structure, and semiconductor apparatus using the same
JP2009044110A (ja) * 2007-08-13 2009-02-26 Elpida Memory Inc 半導体装置及びその製造方法
US8710647B2 (en) 2007-08-13 2014-04-29 Yutaka Kagaya Semiconductor device having a first conductive member connecting a chip to a wiring board pad and a second conductive member connecting the wiring board pad to a land on an insulator covering the chip and the wiring board
JP2009073111A (ja) * 2007-09-21 2009-04-09 Tdk Corp サーマルヘッドおよび印画装置
JP4697207B2 (ja) * 2007-09-21 2011-06-08 Ｔｄｋ株式会社 サーマルヘッドおよび印画装置

Also Published As

Publication number Publication date
JP3259377B2 (ja) 2002-02-25

Similar Documents

Publication Publication Date Title
JP3736516B2 (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
US5942794A (en) Plastic encapsulated semiconductor device and method of manufacturing the same
JP3205235B2 (ja) リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型
JPH11260856A (ja) 半導体装置及びその製造方法並びに半導体装置の実装構造
US5093281A (en) method for manufacturing semiconductor devices
JPH08222681A (ja) 樹脂封止型半導体装置
KR100222349B1 (ko) 반도체 칩 패키징
JP3259377B2 (ja) 半導体装置
JP2001035961A (ja) 半導体装置及びその製造方法
JP2001308241A (ja) 樹脂封止形リードフレーム組立体
JP3036339B2 (ja) 半導体装置
JP2001177007A (ja) 半導体装置及びその製造方法
JP2000150725A (ja) 半導体装置およびその製造方法
KR100262811B1 (ko) 에어 캐비티를 가지는 플라스틱 패키지 및 그 제조방법
JP2596606B2 (ja) 樹脂封止型半導体装置及びその製造方法
JPH0621305A (ja) 半導体装置
JP2661152B2 (ja) Ｉｃカード用モジュールの製造方法
JP2795069B2 (ja) 半導体装置
JP2503029B2 (ja) 薄型構造の半導体装置の製造方法
JPH07249729A (ja) 電子装置
JPH08162596A (ja) リードフレーム及び半導体装置
JPH07193179A (ja) リードフレーム
JP2582534B2 (ja) 半導体装置の製造方法
KR100431315B1 (ko) 반도체패키지및그제조방법
JPH05326587A (ja) 樹脂封止型半導体装置の樹脂封止方法及びその装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees