JP2004506317A - 電気コンポーネントおよび該電気コンポーネントを作製する方法 - Google Patents

電気コンポーネントおよび該電気コンポーネントを作製する方法 Download PDF

Info

Publication number
JP2004506317A
JP2004506317A JP2002518130A JP2002518130A JP2004506317A JP 2004506317 A JP2004506317 A JP 2004506317A JP 2002518130 A JP2002518130 A JP 2002518130A JP 2002518130 A JP2002518130 A JP 2002518130A JP 2004506317 A JP2004506317 A JP 2004506317A
Authority
JP
Japan
Prior art keywords
region
electrical component
gel
protective layer
electrical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002518130A
Other languages
English (en)
Inventor
ライナー トップ
ラウラ レイエス テッロ
アルネ バルテルス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of JP2004506317A publication Critical patent/JP2004506317A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/284Applying non-metallic protective coatings for encapsulating mounted components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/16Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135Double encapsulation or coating and encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Casings For Electric Apparatus (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

ここで提案されるのは、ケーシングに配置された電気回路を有する電気コンポーネントおよびこのようなコンポーネントを作製する方法である。ここでこの電気回路は、少なくとも部分的に保護層によって覆われている。本発明では、この保護層は、固さの異なる第1および第2領域を有しており、これによってこの保護層の機械的および熱的な耐性を最適化することができる。

Description

【0001】
従来の技術
本発明は、請求項1ないしは請求項7の上位概念に記載された電気コンポーネントないしは方法を出発点とする。ドイツ国特許明細書第19722355.9号からすでに公知であるのは、電子回路を保護するためにシリコンゲルを被覆層として使用することである。電子モジュールの所定の使用条件下では、このようなゲルがボンディングワイヤに及ぼす機械的な作用に起因して、このモジュールの寿命の経過に伴ってボンディングワイヤの損傷が発生し、このワイヤが完全に遮断されてしまうことさえもあり、またこれによってモジュールの機能が損なわれてしまうのである。この際にゲルの選択された硬度に応じて別個の故障メカニズムが発生し得る。軟らかすぎるゲルでは、モジュールの大きな振動負荷の際(これは例えばユニット取り付け時に発生する)に、保護すべきコンポーネントを完全に覆うという要求のために任意に選択して少なくすることのできないゲル体が、励振されて激しく共振することがあり、この共振がボンディングワイヤに伝達されてしまうのである。この結果生じる周期的なボンディングワイヤの運動は、最終的にボンディングワイヤの機械的な不良および遮断に結び付いてしまう。硬いゲルによれば、上記のような機械的共振が原因で発生する問題は通例十分に抑圧することができるが、シリコンゲルは一般的に高い熱膨張率を有する。これためにモジュールの温度が変化すると、ゲルは流動運動時にボンディングワイヤの周りを運動しなければならないことになる。それはこれボンディングワイヤが、熱によって発生したゲル運動を追従するのに必要となり得る程度に大きく変形できないからである。ゲルが硬すぎると、上記の流動運動により、同様に大きな機械的な力がボンディングワイヤにかかることがあり、十分に大きくかつ頻繁に温度が変化するとこれは最終的に折れてしまうのである。
【0002】
発明の利点
本発明の電気コンポーネントおよび本発明による電気コンポーネントの作製方法は、これに対して機械的および熱的な耐性が最適化された保護層を提供できるという利点を有する。ここでは、種々異なる領域を互いに固定するためまたは保護層材料の共振を阻止するために、電気コンポーネントそれ自体の構成的な手段も、付加的な機械的部分も不要である。本発明の電気コンポーネントは、一方では振動負荷および温度についての極端な要求の下でも、故障に対して安全であり、他方では水分に対して良好に保護されており、さらにわずかな付加的な作製の手間およびコストだけで作製可能である。
【0003】
従属請求項に記載した手段によって、請求項1に記載した電気コンポーネントないしは請求項7に記載した電気コンポーネントの作製方法の有利な発展形態および改善が可能である。殊に有利であるのは、機械的に弱いおよび/または腐食に弱い素子の周りの第1領域を軟らかい材料から作製して、この素子を水分に対して保護し、その際に温度が変化してもこれが機械的に損傷しない(軟らかいゲルはボンディングワイヤの周りを十分に流動できるからである)ようにし、その一方でこれに補足的に配置される硬い第2の領域によって、悪影響をもたらす共振およびこれによって結果的に生じ得るボンディング損傷から保護層全体を保護することである。上記の第1領域を第2領域によって覆う場合、第1領域は付加的に水分の作用から保護される。
【0004】
複数のゲル材料を使用する場合の利点は、これらがコスト的に有利にもただ1つのアニール過程(Ausheizvorgang)で一緒に硬化できることである。
【0005】
上記の第1領域と第2領域との間の簡単な境界付けは、有利にはチキソトロピーゲルを使用することによって行われる。すなわちこれは、運動時(流し込み時)には比較的流動性を有し、静止すると直ちにゲル状態に移行するゲルである(チキソトロピー=可逆性のゾル−ゲル−変化)。最初に入れられるこのチキソトロピー形のゲルは、例えばフレキシブルに調整可能で移動性のディスペンス装置を介して簡単に所望の領域に入れることができる。これによって構成上の付加的なコストをかけることなく種々異なる種類のゲルを所望のように配置することができ、また両方のゲル領域を単一の一緒のアニールステップにおいて硬化させることができ、その際にこれらの両方の領域が混ざってしまうことはない。
【0006】
モジュールの構成上の周辺条件に適合して柔軟に行うことができるのは、まずチキソトロピーの軟らかいタイプのゲルをボンディングワイヤ領域に分配するか、またはチキソトロピーの硬いタイプのゲルをボンディングワイヤのない領域に分配して、その後、別のタイプのゲルを、モジュール内部空間のまだ開いている領域に流動させて注ぎ込むことである。
【0007】
図面
本発明の実施例を図面に示し、以下に詳しく説明する。ここで図1は、従来技術から公知の装置を示しており、図2は本発明の第1実施例を、また図3は第2実施例を示している。
【0008】
実施例の説明
図1には断面図で従来技術から公知の電気コンポーネントが示されている。ケーシングのベースプレート1はフレーム2によって包囲されており、このフレームは一方の側にプラグ部分3を有する。プラグ部分3は電子回路4のコンタクトに使用され、この電子回路は太いワイヤボンド6を介して、プラグ部分に接続されている(図面ではこのような電線接続部6が1つだけ示されている)。電子回路4にはケーシングに収容されていない半導体チップ7が配置されており、この半導体チップは細いワイヤボンド5を介して回路に電気的に接続されている。このケーシングはシリコンゲル8によって充填されており、これによってすべてのボンディングワイヤが周囲の空気から隔絶されている。
【0009】
シリコンゲルによる充填は電子回路の保護に使用され、これによってケーシングに収容されていないチップおよびボンディングワイヤが水分の作用から守られる。その際に保護すべきコンポーネントをゲルで完全に覆って、十分な水分保護が保証されるようにしなければならない。このモジュールの別のコンポーネントとしてカバーキャップをケーシングフレームにわたって取り付けることができる。このカバーキャップにより、モジュール内部空間の素子は機械的な損傷から保護されるが、このカバーキャップは、シリコンゲルがなければ、モジュールの内部のコンポーネントに対して十分な水分の保護にならないのである。ゲルの固さは、基本的に中間の領域に調整することができ、これによって前述した軟らかすぎるないしは硬すぎるゲルにおいて予想される故障メカニズムが回避されるようにする。しかしながら電気コンポーネントの所定の適用条件(幾何学的な周辺条件、温度要求、振動負荷)下では、硬すぎるゲルおよび軟らかすぎるゲルにおける上記の2つの故障領域が重なってしまうことがあり得る。すなわち、2つの故障メカニズムが確実に阻止される中間のゲル硬度が見つけることができないのである。
【0010】
図2にはシリコンゲルの充填を除いて図1に示したのと同じ電子コンポーネントが示されている。均一なシリコン層8の代わりにこのコンポーネントは、ケーシングフレームおよびベースプレート1によって閉じられた空間のつぎのような充填部を有する。すなわちこの充填部は、軟らかいシリコンゲルからなる第1領域10を有し、また接合領域12によってこの第1領域から区切られて、硬いシリコンゲルからなる第2領域11を有するのである。第1領域は、電子回路のボンディングワイヤ接続部がある領域の周りに配置されている。第2領域によって、残りの空間が充填される。
【0011】
ゲル−保護層の作製は、ボンディングワイヤ接続部を有する領域をチキソトロピーの軟らかいゲルで充填することによって行われ、引き続き残りの領域が流動性の硬いゲルによって注ぎ埋め尽くされる。ここで「軟らかい」および「硬い」なる表現は、硬化が行われた後の堅さを基準にしており、ここでこの硬化は、2つのタイプのゲルで充填した後に装置全体を加熱することに行うことができ、この際に2つの領域が同時に硬化する。
【0012】
図3にも同様にシリコンゲルによる充填を除いて図1に示したのと同じ電気コンポーネントが示されている。均一なシリコン層8の代わりにこのコンポーネントは、図2と同様にケーシングフレームおよびベースプレート1によって閉じられた空間のつぎのような充填部を有する。すなわちこの充填部は、軟らかいシリコンゲルから第1領域10を有し、また接合領域13によってこの第1領域から区切られて、硬いシリコンゲルからなる第2領域11を有するのである。第1領域は、電子回路のボンディングワイヤ接続部がある領域の周りに配置されている。第2領域はその間に配置されており、ここで第1領域は、第2領域の上にも延在して残りの空間を充填する。
【0013】
この装置の作製は、最初にボンディングワイヤ接続部以外の領域にチキソトロピーの硬いゲルを充填することによって行われる。引き続き残りの領域を軟らかいゲルで注ぎ埋め尽くすのである。これに装置全体の加熱による硬化ステップが続き、このステップで2つのタイプのゲルが一緒に硬化する。
【図面の簡単な説明】
【図1】
従来公知の装置を示す図である。
【図2】
本発明の第1実施例を示す図である。
【図3】
本発明の第2実施例を示す図である。

Claims (13)

  1. ケーシングに配置されている電気回路を有する電気コンポーネントであって、
    該電気回路は、少なくとも部分的に保護層によって覆われている形式の電気コンポーネントにおいて、
    前記保護層は、第1および第2領域を有しており、
    第1領域は、第2領域よりも軟らかいことを特徴とする電気コンポーネント。
  2. 前記電気回路は、腐食および/または機械的に弱い素子、例えばボンディングワイヤを有しており、
    前記電気回路は、当該腐食に弱い素子の領域が、少なくとも1つの第1領域によって少なくとも部分的に包囲されている、
    請求項1に記載の電気コンポーネント。
  3. 前記保護層は、ゲル材料から構成される、
    請求項1または2に記載の電気コンポーネント。
  4. 前記ゲル材料はシリコンゲルである、
    請求項3に記載の電気コンポーネント。
  5. 前記第1領域は、チキソトロピー材料からなる、
    請求項2に記載の電気コンポーネント。
  6. 前記第2領域は、チキソトロピー材料からなる、
    請求項2に記載の電気コンポーネント。
  7. ケーシングに電気回路が配置されている電気コンポーネントを作製する方法であって、
    前記電気回路は少なくとも部分的に保護層で覆われる形式の、電気コンポーネントを作製する方法において、
    前記保護層を第1および第2の領域から構成し、ここで第1領域は、第2領域よりも軟らかいことを特徴とする、
    電気コンポーネントを作製する方法。
  8. 前記電気回路の腐食および/または機械的に弱い領域、例えばボンディングワイヤの領域に少なくとも1つの前記第1領域を被着する、
    請求項7に記載の方法。
  9. 前記保護層に対してゲル材料を使用する、
    請求項7または8に記載の方法。
  10. 前記ゲル材料はシリコンゲルである、
    請求項9に記載の方法。
  11. 前記の少なくとも1つの第1領域に対してチキソトロピー材料を使用する、
    請求項8に記載の方法。
  12. 前記第2領域に対してチキソトロピー材料を使用する、
    請求項8に記載の方法。
  13. 前記の第1および第2領域を一緒に硬化させる、
    請求項11または12に記載の方法。
JP2002518130A 2000-08-08 2001-07-20 電気コンポーネントおよび該電気コンポーネントを作製する方法 Pending JP2004506317A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10038508A DE10038508A1 (de) 2000-08-08 2000-08-08 Elektrische Baugruppe und Verfahren zur Herstellung der elektrischen Baugruppe
PCT/DE2001/002753 WO2002013585A2 (de) 2000-08-08 2001-07-20 Elektrische baugruppe und verfahren zur herstellung der elektrischen baugruppe

Publications (1)

Publication Number Publication Date
JP2004506317A true JP2004506317A (ja) 2004-02-26

Family

ID=7651605

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002518130A Pending JP2004506317A (ja) 2000-08-08 2001-07-20 電気コンポーネントおよび該電気コンポーネントを作製する方法

Country Status (5)

Country Link
US (1) US6919507B2 (ja)
EP (1) EP1309996A2 (ja)
JP (1) JP2004506317A (ja)
DE (1) DE10038508A1 (ja)
WO (1) WO2002013585A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002057182A (ja) * 2000-08-10 2002-02-22 Denso Corp 半導体装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10217099A1 (de) * 2002-04-17 2003-11-06 Delphi Tech Inc Elektrische Anschlussvorrichtung
US20050066746A1 (en) * 2003-06-13 2005-03-31 Dan Winter Meter transmitter/receiver and method of manufacturing same for use in a water-containing environment
EP2416064B1 (de) * 2010-08-06 2012-12-19 FHF Funke + Huster Fernsig GmbH Elektrische Signal-Schaltungsanordnung, vorzugsweise elektrische Signal-Leuchtenanordnung
US8482908B2 (en) 2011-10-14 2013-07-09 Badger Meter, Inc. Electronic meter register and method having a bottom formed by sealing material

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH077107A (ja) * 1993-06-17 1995-01-10 Shinko Electric Ind Co Ltd 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5087961A (en) * 1987-01-28 1992-02-11 Lsi Logic Corporation Semiconductor device package
US4739449A (en) * 1987-06-30 1988-04-19 Kaufman Lance R Circuit package with thermal expansion relief chimney
US5386342A (en) * 1992-01-30 1995-01-31 Lsi Logic Corporation Rigid backplane formed from a moisture resistant insulative material used to protect a semiconductor device
JPH065742A (ja) * 1992-06-22 1994-01-14 Mitsubishi Electric Corp 半導体装置、その封止に用いられる樹脂および半導体装置の製造方法
DE4405710A1 (de) 1994-02-23 1995-08-24 Bosch Gmbh Robert Vorrichtung mit einer Trägerplatte und Verfahren zum Aufbringen eines Passivierungsgels
EP0703613A3 (en) * 1994-09-26 1996-06-05 Motorola Inc Protection of electronic components in acidic and basic environments
DE4446527A1 (de) 1994-12-24 1996-06-27 Ixys Semiconductor Gmbh Leistungshalbleitermodul
DE19722355A1 (de) * 1997-05-28 1998-12-03 Bosch Gmbh Robert Verfahren zur Herstellung elektrischer Baugruppen und elektrische Baugruppe
DE19929754C2 (de) * 1999-06-29 2001-08-16 Siemens Ag Verguß einer bestückten Baugruppe mit vibrationsdämpfender Gießmasse
JP3663120B2 (ja) * 2000-09-04 2005-06-22 株式会社日立製作所 自動車用エンジンコントロールユニットの実装構造及び実装方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH077107A (ja) * 1993-06-17 1995-01-10 Shinko Electric Ind Co Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002057182A (ja) * 2000-08-10 2002-02-22 Denso Corp 半導体装置

Also Published As

Publication number Publication date
WO2002013585A2 (de) 2002-02-14
US20040041276A1 (en) 2004-03-04
DE10038508A1 (de) 2002-02-21
US6919507B2 (en) 2005-07-19
WO2002013585A3 (de) 2002-04-18
EP1309996A2 (de) 2003-05-14

Similar Documents

Publication Publication Date Title
JP5415823B2 (ja) 電子回路装置及びその製造方法
US7671453B2 (en) Semiconductor device and method for producing the same
US6321734B1 (en) Resin sealed electronic device and method of fabricating the same and ignition coil for internal combustion engine using the same
KR970006527B1 (ko) 성형링 집적회로 패키지
JP4369127B2 (ja) 光電素子配置
US6211574B1 (en) Semiconductor package with wire protection and method therefor
KR101418397B1 (ko) 반도체 패키지 및 그의 제조방법
EP1396885A1 (en) Resin moulded automotive electronic control unit
JP3518407B2 (ja) 半導体装置およびその製造方法
KR20010107556A (ko) 반도체 장치와 그 제조방법
US6605779B2 (en) Electronic control unit
US6713677B2 (en) Housing assembly for an electronic device and method of packaging an electronic device
US6507122B2 (en) Pre-bond encapsulation of area array terminated chip and wafer scale packages
JP2004506317A (ja) 電気コンポーネントおよび該電気コンポーネントを作製する方法
JP3975181B2 (ja) 電力用半導体装置
JP6011277B2 (ja) 半導体装置の製造方法
JP4333505B2 (ja) 半導体装置
JP3938071B2 (ja) 混成集積回路装置
TW591727B (en) Method for producing a protection for chip edges and arrangement for the protection of chip edges
JP2904154B2 (ja) 半導体素子を含む電子回路装置
JPH1126654A (ja) 樹脂封止型半導体装置及びその製造方法
JP3147157B2 (ja) 半導体素子を含む電子回路装置
JP3807594B2 (ja) 電子制御ユニット
JPH02298051A (ja) 半導体装置
JPH0241865Y2 (ja)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080718

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110407

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110414

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111006