KR100658894B1 - 리드프레임의 몰딩 방법 - Google Patents

리드프레임의 몰딩 방법 Download PDF

Info

Publication number
KR100658894B1
KR100658894B1 KR1020010010457A KR20010010457A KR100658894B1 KR 100658894 B1 KR100658894 B1 KR 100658894B1 KR 1020010010457 A KR1020010010457 A KR 1020010010457A KR 20010010457 A KR20010010457 A KR 20010010457A KR 100658894 B1 KR100658894 B1 KR 100658894B1
Authority
KR
South Korea
Prior art keywords
lead frame
mold
cavity
molding
inverted
Prior art date
Application number
KR1020010010457A
Other languages
English (en)
Other versions
KR20020070551A (ko
Inventor
유성한
성경술
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020010010457A priority Critical patent/KR100658894B1/ko
Publication of KR20020070551A publication Critical patent/KR20020070551A/ko
Application granted granted Critical
Publication of KR100658894B1 publication Critical patent/KR100658894B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

이 발명은 리드프레임의 몰딩 방법에 관한 것으로, 하나의 몰드로 스탠다드 리드프레임 뿐만 아니라 인버티드 리드프레임도 몰딩할 수 있고, 또한 직경이 작은 도전성와이어에 대해서도 몰딩중 와이어 새깅(Sagging) 또는 쇼트(Short) 현상을 억제할 수 있도록, 상부에 일정 체적의 캐비티를 갖는 바텀몰드가 형성되고, 상기 바텀몰드의 상면에는 하부를 향하여 상기 바텀몰드의 캐비티보다 작은 체적의 캐비티를 갖는 탑몰드가 형성된 몰드를 제공하는 단계와; 스탠다드 리드프레임의 경우에는 상기 몰드에 상기 스탠다드 리드프레임을 그대로 투입하여 몰딩을 수행하고, 인버티드 리드프레임의 경우에는 상기 인버티드 리드프레임의 투입전 상기 몰드를 대략 180°회전시킨 상태에서 몰딩하는 단계로 이루어진 것을 특징으로 함.

Description

리드프레임의 몰딩 방법{Molding method of Lead Frame}
도1a 및 도1b는 종래 스탠다드 리드프레임 및 인버티드 리드프레임의 몰딩 방법을 도시한 순차 설명도이다.
도2a는 본 발명에서 몰드의 회전상태를 도시한 상태도이고, 도2b 및 도2c는 본 발명에 의한 스탠다드 리드프레임 및 인버티드 리드프레임의 몰딩 방법을 도시한 순차 설명도이다.
- 도면중 주요 부호에 대한 설명 -
1; 칩탑재판 2; 반도체칩
3; 도전성와이어(Conductive Wire) 4; 리드(Lead)
5; 히트싱크(Heat Sink) 6; 탑몰드(Top Mold)
7; 탑몰드의 캐비티(Cavity) 8; 바텀몰드(Bottom Mold)
9; 바텀몰드의 캐비티 11; 봉지부
12; 로케이션홀(Location Hole)
본 발명은 리드프레임의 몰딩 방법에 관한 것으로, 더욱 상세하게 설명하면 하나의 몰드로 스탠다드 리드프레임 뿐만 아니라 인버티드 리드프레임도 몰딩할 수 있고, 또한 직경이 작은 도전성와이어에 대해서도 몰딩중 와이어 새깅(Sagging) 또는 쇼트(Short) 현상을 억제할 수 있는 리드프레임의 몰딩 방법에 관한 것이다.
통상 반도체패키지의 몰딩은 리드프레임상에 탑재된 반도체칩 및 도전성와이어를 외부환경으로부터 보호함은 물론, 반도체패키지가 일정 형태로 마더보드에 실장될 수 있도록 하는 역할을 한다.
이러한 몰딩은 리드프레임상에 반도체칩이 탑재되고, 와이어 본딩이 완료된 후 수행되며, 통상 바텀몰드와 탑몰드로 이루어진 몰드에 상기 리드프레임이 위치된 후, 봉지재 등이 상기 몰드에 충진됨으로써 수행된다.
한편, 상기와 같은 리드프레임은 통상 스탠다드 리드프레임 및 인버티드 리드프레임으로 분류되며, 상기 구분은 1번 리드의 위치를 표시하는 로케이션홀을 통해 알 수 있다.
이러한 스탠다드 리드프레임 및 인버티드 리드프레임의 몰딩 방법과 이를 위한 몰드 구조 및 그 몰딩된 형태를 도1a 및 도1b를 참조하여 설명하면 다음과 같다.
먼저 도1a는 스탠다드 리드프레임의 몰딩 방법을 순차 도시한 설명도이다.
도시된 바와 같이 칩탑재판(1), 리드(4) 등으로 이루어진 리드프레임이 구비되어 있고, 상기 칩탑재판(1) 하면에는 히트싱크(5)가 접착되어 있으며, 상기 칩탑재판(1) 상면에는 반도체칩(2)이 탑재된 채 리드(4)와 도전성와이어(3)로 상호 본딩(Bonding)되어 있다.
이러한 리드프레임은 바텀몰드(8)와 탑몰드(6)로 이루어진 몰드 내측에 투입된 후 봉지재가 주입되어 몰딩이 수행된다. 여기서, 상기 바텀몰드(8) 및 탑몰드(6)에는 일정 공간을 갖는 캐비티(7)(9)가 각각 형성되어 있으며, 스탠다드 리드프레임의 몰딩시 사용되는 몰드는 바텀몰드(8)쪽에 형성된 캐비티(9)가 상기 탑몰드(6)쪽에 형성된 캐비티(7)보다 약간 크게 형성된 것이 특징이다. 상기와 같이 캐비티(7)(9)의 체적이 상호 틀린 것은 하기할 포밍(forming) 공정에서 리드(4)가 스트레스를 작게 받도록 하기 위함이다.
도면중 미설명 부호 11은 봉지재에 의해 형성된 몰딩부이다.
상기와 같은 몰드로부터 리드프레임이 몰딩된 후에는 통상 상기 몰딩부(11) 외측으로 연장된 리드(4)를 포밍하게 되는데, 상기와 같은 스탠다드 리드프레임인 경우에는 상기 리드가 상기 히트싱크(5) 하방으로 포밍된다.
또한, 상기와 같은 스탠다드 리드프레임의 경우에는 1번 리드의 위치를 알려주는 로케이션홀(12)이 몰딩부(11) 상면에 형성된다.
한편, 도1b는 인버티드 리드프레임의 몰딩 방법을 도시한 순차 설명도이다.
도시된 바와 같이 칩탑재판(1), 리드(4) 등으로 이루어진 리드프레임이 구비되어 있고, 상기 칩탑재판(1) 하면에는 히트싱크(5)가 접착되어 있으며, 상기 칩탑재판(1) 상면에는 반도체칩(2)이 탑재된 채 리드(4)와 도전성와이어(3)로 상호 본딩되어 있다.
이러한 리드프레임은 바텀몰드(8)와 탑몰드(6)로 이루어진 몰드 내측에 위치된 후 봉지재가 주입되어 몰딩이 수행된다. 여기서, 상기 바텀몰드(8) 및 탑몰드(6)에는 일정 공간을 갖는 캐비티(7)(9)가 각각 형성되어 있으며, 인버티드 리드프레임의 몰딩시 사용되는 몰드는 탑몰드(6)쪽에 형성된 캐비티(7)가 상기 바텀몰드(8)쪽에 형성된 캐비티(9)보다 약간 크게 형성된 것이 특징이다.
상기와 같은 몰드로부터 리드프레임이 몰딩된 후에는 통상 몰딩부(11) 외측으로 연장된 리드(4)를 포밍하게 되는데, 상기와 같은 인버티드 리드프레임인 경우에는 상기 리드(4)가 상기 히트싱크(5)의 반대 방향으로 포밍된다.
따라서, 상기와 같은 인버티드 리드프레임의 경우에는 1번 리드의 위치를 알려주는 로케이션홀(12)이 상기 히트싱크(5) 표면에 형성되어 있다.
그러나, 이러한 종래의 몰딩 방법은 리드프레임의 종류에 따라 사용되는 몰드를 각각 준비하여야 하는 불편한 문제가 있다. 즉, 스탠다드 리드프레임인 경우에는 바텀몰드쪽의 캐비티가 더 큰 몰드를 준비하여야 하고, 인버티드 리드프레임인 경우에는 탑몰드쪽의 캐비티가 더 큰 몰드를 준비하여야 하는 것이다. 더불어, 실제의 몰드 제조회사에는 상기와 같이 스탠다드 리드프레임용 몰드와 인버티드 리드프레임용 몰드를 별도로 제작 및 판매하고 있다.
더불어, 최근의 반도체칩은 파인피치화 경향에 따라 상기 반도체칩 표면에 형성된 입출력패드의 면적이 점차 작아지는 추세에 있다. 따라서, 상기와 같이 작아진 면적의 입출력패드에 와이어 본딩을 수행하기 위해, 그 와이어의 직경도 점차 작아지는 추세에 있다. 그러나, 상기 도전성와이어의 루프는 중력의 반대 방향으로 지지되도록 형성됨으로써, 몰딩중 와이어 새깅(Sagging) 또는 쇼트(Short) 현상이 빈번히 발생하는 문제가 있다.
따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 하나의 몰드로 스탠다드 리드프레임 뿐만 아니라 인버티드 리드프레임도 몰딩할 수 있고(또는 이 반대의 경우도 가능함), 또한 직경이 작은 도전성와이어에 대해서도 몰딩중 와이어 새깅 및 쇼트 현상을 억제할 수 있는 리드프레임의 몰딩 방법을 제공하는데 있다.
상기한 목적을 달성하기 위해 본 발명의 제1태양(態樣)에 의한 리드프레임의 몰딩 방법은 상부에 일정 체적의 캐비티를 갖는 바텀몰드가 형성되고, 상기 바텀몰드의 상면에는 하부를 향하여 상기 바텀몰드의 캐비티보다 작은 체적의 캐비티를 갖는 탑몰드가 형성된 몰드를 제공하는 단계와; 스탠다드 리드프레임의 경우에는 상기 몰드에 상기 스탠다드 리드프레임을 그대로 투입하여 몰딩을 수행하고, 인버티드 리드프레임의 경우에는 상기 인버티드 리드프레임의 투입전 상기 몰드를 대략 180°회전시킨 상태에서 몰딩하는 단계로 이루어진 것을 특징으로 한다.
또한, 상기한 목적을 달성하기 위해 본 발명의 제2태양(態樣)에 의한 몰딩 방법은 칩탑재판 상면에 반도체칩이 접착되고, 그 외주연에는 다수의 내부리드가 형성되어 상기 반도체칩과 도전성와이어로 상호 연결되며, 상기 칩탑재판 하면에는 히트싱크가 접착된 리드프레임을 제공하는 단계와; 상부에 일정 체적의 캐비티를 갖는 바텀몰드와, 상기 바텀몰드의 상면에 위치하며, 하부에 일정 체적의 캐비티를 갖는 탑몰드로 이루어진 몰드에 상기 리드프레임을 투입하는 단계와; 상기 몰드를 대략 180°회전 시켜 도전성와이어가 하부를 향하도록 한 후 몰딩하는 단계를 포함하여 이루어진 것을 특징으로 한다.
여기서, 상기 리드프레임은 스탠다드 리드프레임 또는 인버티드 리드프레임중 어느 하나일 수 있다.
또한, 상기 리드프레임이 스탠다드 리드프레임인 경우 상기 바텀몰드의 캐비티 체적이 상기 탑몰드의 캐비티 체적보다 크게 형성된다.
또한, 상기 리드프레임이 인버티드 리드프레임인 경우 상기 탑몰드의 캐비티 체적이 상기 바텀몰드의 캐비티 체적보다 작게 형성된다.
상기와 같이 하여 본 발명의 제1태양(態樣)에 의한 몰딩 방법에 의하면, 하나의 몰드를 이용하여 스탠다드 리드프레임과 인버티드 리드프레임을 모두 몰딩할 수 있는 장점이 있다. 예를 들어, 원래 스탠다드 리드프레임용 몰드일 경우, 스탠다드 리드프레임은 몰드의 회전없이 그대로 몰딩하고, 인버티드 리드프레임은 그것의 투입전 상기 몰드를 대략 180°회전한 상태에서 몰딩함으로써, 하나의 몰드로 상기 스탠다드 및 인버티드 리드프레임을 모두 몰딩하게 된다. 반대로, 원래 인버티드 리드프레임용 몰드일 경우, 인버티드 리드프레임은 그대로 몰딩하고, 스탠다드 리드프레임의 경우에는 그것의 투입전 상기 몰드를 대략 180°회전한 상태에서 몰딩함으로써, 하나의 몰드로 상기 인버티드 및 스탠다드 리드프레임을 모두 몰딩하게 된다.
더불어, 본 발명의 제2태양에 의한 몰딩 방법에 의하면, 반도체칩에 형성된 입출력패드의 파인피치화에 따라 이것에 사용되는 도전성와이어의 직경이 매우 작 은 경우(예를 들어 직경이 0.8mil 이하의 도전성와이어가 이용된 경우), 스탠다드 리드프레임 및 인버티드 리드프레임에 관계없이 리드프레임이 몰드에 투입된 후 몰드를 대략 180°회전시킨 상태에서 몰딩함으로써, 몰딩 공정중 와이어 새깅 현상을 억제할 수 있다. 즉, 스탠다드 리드프레임 및 인버티드 리드프레임에 관계없이 몰드를 대략 180°회전시킴으로써, 도전성와이어의 루프(Loop)가 중력 방향으로 형성되도록 하여 몰딩 공정중 그 와이어 새깅 또는 쇼트 현상을 억제할 수 있게 된다.
이하 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도2a는 본 발명에서 몰드의 회전상태를 도시한 상태도이고, 도2b 및 도2c는 본 발명에 의한 스탠다드 리드프레임 및 인버티드 리드프레임의 몰딩 방법을 도시한 순차 설명도이다.
먼저 도2a를 참조한다.
상부에 일정 체적의 캐비티(9)를 갖는 바텀몰드(8)가 형성되고, 상기 바텀몰드(8)의 상면에는 하부를 향하여 상기 바텀몰드(8)의 캐비티(9)보다 작은 체적의 캐비티(7)를 갖는 탑몰드(6)가 형성된 몰드가 구비되어 있다. 이러한 구조는 종래와 동일하며, 단 본 발명은 상기 몰드가 대략 180°회전 가능함으로써 스탠다드 리드프레임 및 인버티드 리드프레임을 모두 몰딩할 수 있는 것에 특징이 있다.
즉, 상기와 같은 몰드를 이용하여 스탠다드 리드프레임을 몰딩할 경우에는 종래 방법과 동일하게 몰딩하면 된다.
또한, 상기 몰드를 이용하여 인버티드 리드프레임을 몰딩할 경우에는 상기 인버티드 리드프레임의 투입전 상기 몰드를 대략 180°회전시킨 상태에서 몰딩을 수행한다. 즉, 인버티드 리드프레임의 투입전 상기 몰드를 대략 180°회전시키게 되면, 그 몰드의 형태는 종래의 인버티드 리드프레임용 몰드와 같은 형태가 됨으로써, 결국 상기 인버티드 리드프레임을 몰딩할 수 있게 되는 것이다.
반대로, 원래 인버티드 리드프레임용 몰드일 경우에는, 인버티드 리드프레임은 그대로 몰딩하고, 스탠다드 리드프레임을 몰딩할 경우, 그것의 투입전 먼저 상기 몰드를 대략 180°회전시킨 후에 상기 스탠다드 리드프레임을 투입하여 몰딩함으로서, 이 경우에 있어서도 스탠다드 리드프레임 및 인버티드 리드프레임을 모두 몰딩할 수 있게 된다.
다음으로 도2b 및 도2c를 참조한다. 상기 도2b 및 도2c에 도시된 리드프레임의 몰딩 방법은 모두 도전성와이어(3)의 새깅 현상 또는 쇼트 현상을 억제하기 위한 방법이다.
먼저 도2b를 참조하여 스탠다드 리드프레임의 몰딩 방법에 대해 설명한다.
도시된 바와 같이 칩탑재판(1) 상면에 반도체칩(2)이 접착되고, 그 외주연에는 다수의 리드(4)가 형성되어 상기 반도체칩(2)과 도전성와이어(3)로 상호 연결되며, 상기 칩탑재판(1) 하면에는 히트싱크(5)가 접착된 스탠다드 리드프레임을 제공한다.
여기서, 상기 몰드는 상기 바텀몰드(8)의 캐비티(9) 체적이 상기 탑몰드(6)의 캐비티(7) 체적보다 크게 형성된 스탠다드 리드프레임용 몰드이다.
이어서, 상부에 일정 체적의 캐비티(9)를 갖는 바텀몰드(8)와, 상기 바텀몰드(8)의 상면에 위치하며, 하부에는 일정 체적의 캐비티(7)를 갖는 탑몰드(6)로 이루어진 몰드에 상기 리드프레임을 투입한다.
계속해서, 상기 몰드를 대략 180°회전시켜 도전성와이어(3)의 루프가 하부를 향하도록 한 상태에서 몰딩을 수행한다. 상기와 같이 도전성와이어(3)의 루프가 하부를 향하게 되면, 중력에 의해 상기 도전성와이어(3)가 더욱 안정적인 루프를 형성하게 되며, 따라서 몰딩중 와이어 새깅이나, 와이어 쇼트 현상을 억제할 수 있게 된다.
한편, 부가적으로 상기와 같은 방법으로 몰딩이 완료된 반도체패키지는 다시 180°회전된 후, 봉지부(11) 외측으로 노출된 리드(4)가 히트싱크(5)쪽으로 포밍된다. 또한 1번 리드의 위치를 표시하는 로케이션홀(12)은 봉지부(11) 상면에 형성된다.
이어서, 도2b를 참조하여 인버티드 리드프레임의 몰딩 방법에 대해 설명한다.
도시된 바와 같이 칩탑재판(1) 상면에 반도체칩(2)이 접착되고, 그 외주연에는 다수의 리드(4)가 형성되어 상기 반도체칩(2)과 도전성와이어(3)로 상호 연결되며, 상기 칩탑재판(1) 하면에는 히트싱크(5)가 접착된 인버티드 리드프레임을 제공한다.
이어서, 상부에 일정 체적의 캐비티(9)를 갖는 바텀몰드(8)와, 상기 바텀몰드(8)의 상면에 위치하며, 하부에는 일정 체적의 캐비티(7)를 갖는 탑몰드(6)로 이 루어진 몰드에 상기 리드프레임을 투입한다.
여기서, 상기 몰드는 상기 탑몰드(6)의 캐비티(7) 체적이 상기 바텀몰드(8)의 캐비티(9) 체적보다 크게 형성된 인버티드 리드프레임용 몰드이다.
계속해서, 상기 몰드를 대략 180°회전시켜 도전성와이어(3)의 루프가 하부를 향하도록 한 상태에서 몰딩을 수행한다. 상기와 같이 도전성와이어(3)의 루프가 하부를 향하게 하면, 중력에 의해 상기 도전성와이어(3)가 더욱 안정적인 루프를 형성하게 되며, 따라서 몰딩중 와이어 새깅이나, 와이어 쇼트 현상을 억제할 수 있게 된다.
한편, 부가적으로 상기와 같은 방법으로 몰딩이 완료된 반도체패키지는 봉지부(11) 외측으로 노출된 리드(4)를 그대로 하방으로 포밍하고, 또한 1번 리드의 위치를 표시하는 로케이션홀(12)은 히트싱크(5) 상면에 형성되도록 한다.
결국 상기 도2b 및 도2c에 도시된 몰딩 방법은, 반도체칩(2)에 형성된 입출력패드의 파인피치화에 따라 이것에 사용되는 도전성와이어(3)의 직경이 매우 작은 경우, 스탠다드 리드프레임 및 인버티드 리드프레임에 관계없이 리드프레임이 몰드에 투입된 후 몰드를 모두 180°회전시킨후 몰딩함으로써, 몰딩 공정중 와이어 새깅 현상이나 쇼트 현상을 억제하게 된다.
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며, 본 발명의 범주 및 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.
따라서 본 발명에 의한 리드프레임의 몰딩 방법에 의하면, 하나의 몰드를 이용하여 스탠다드 리드프레임과 인버티드 리드프레임을 모두 몰딩할 수 있는 효과가 있다. 따라서, 종래와 같이 스탠다드 또는 인버티드 리드프레임용 몰드를 별도로 구비할 필요가 없다.
또한, 본 발명에 의한 리드프레임의 몰딩 방법에 의하면, 스탠다드 또는 인버티드 리드프레임 모두 몰드에 투입된 후 대략 180°회전된 상태에서 몰딩이 진행되기 때문에, 도전성와이어의 루프가 중력 방향으로 휘어진 상태를 유지하여, 종래와 같은 와이어 새깅(Sagging)이나 또는 와이어 쇼트 현상을 억제할 수 있는 효과가 있다.

Claims (5)

  1. 상부에 일정 체적의 캐비티를 갖는 바텀몰드가 형성되고, 상기 바텀몰드의 상면에는 하부를 향하여 상기 바텀몰드의 캐비티보다 작은 체적의 캐비티를 갖는 탑몰드가 형성된 몰드를 제공하는 단계와;
    스탠다드 리드프레임의 경우에는 상기 몰드에 상기 스탠다드 리드프레임을 그대로 투입하여 몰딩을 수행하고,
    인버티드 리드프레임의 경우에는 상기 인버티드 리드프레임의 투입전 상기 몰드를 대략 180°회전시킨 상태에서 상기 인버티드 리드프레임을 투입하여 몰딩하는 단계로 이루어진 리드프레임의 몰딩 방법.
  2. 칩탑재판 상면에 반도체칩이 접착되고, 그 외주연에는 다수의 내부리드가 형성되어 상기 반도체칩과 도전성와이어로 상호 연결되며, 상기 칩탑재판 하면에는 히트싱크가 접착된 리드프레임을 제공하는 단계와;
    상부에 일정 체적의 캐비티를 갖는 바텀몰드와, 상기 바텀몰드의 상면에 위치하며, 하부에 일정 체적의 캐비티를 갖는 탑몰드로 이루어진 몰드에 상기 리드프레임을 투입하는 단계와;
    상기 몰드를 대략 180°회전 시켜 도전성와이어가 하부를 향하도록 한 후 몰딩하는 단계를 포함하여 이루어진 리드프레임의 몰딩 방법.
  3. 제2항에 있어서, 상기 리드프레임은 스탠다드 리드프레임 또는 인버티드 리드프레임중 어느 하나 인 것을 특징으로 하는 리드프레임의 몰딩 방법.
  4. 제3항에 있어서, 상기 리드프레임이 스탠다드 리드프레임인 경우 상기 바텀몰드의 캐비티 체적이 상기 탑몰드의 캐비티 체적보다 크게 형성됨을 특징으로 하는 리드프레임의 몰딩 방법.
  5. 제3항에 있어서, 상기 리드프레임이 인버티드 리드프레임인 경우 상기 탑몰드의 캐비티 체적이 상기 바텀몰드의 캐비티 체적보다 작게 형성됨을 특징으로 하는 리드프레임의 몰딩 방법.
KR1020010010457A 2001-02-28 2001-02-28 리드프레임의 몰딩 방법 KR100658894B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010010457A KR100658894B1 (ko) 2001-02-28 2001-02-28 리드프레임의 몰딩 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010010457A KR100658894B1 (ko) 2001-02-28 2001-02-28 리드프레임의 몰딩 방법

Publications (2)

Publication Number Publication Date
KR20020070551A KR20020070551A (ko) 2002-09-10
KR100658894B1 true KR100658894B1 (ko) 2006-12-15

Family

ID=27695931

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010010457A KR100658894B1 (ko) 2001-02-28 2001-02-28 리드프레임의 몰딩 방법

Country Status (1)

Country Link
KR (1) KR100658894B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09187835A (ja) * 1996-01-11 1997-07-22 Sony Corp 自動モールド装置
KR970053760A (ko) * 1995-12-29 1997-07-31 황인길 반도체패키지 제조용 자동몰딩프레스의 디컬링(deculling) 장치
KR19980025405A (ko) * 1996-10-01 1998-07-15 문정환 리드프레임 공급장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970053760A (ko) * 1995-12-29 1997-07-31 황인길 반도체패키지 제조용 자동몰딩프레스의 디컬링(deculling) 장치
JPH09187835A (ja) * 1996-01-11 1997-07-22 Sony Corp 自動モールド装置
KR19980025405A (ko) * 1996-10-01 1998-07-15 문정환 리드프레임 공급장치

Also Published As

Publication number Publication date
KR20020070551A (ko) 2002-09-10

Similar Documents

Publication Publication Date Title
KR100498488B1 (ko) 적층형 반도체 패키지 및 그 제조방법
US20040217450A1 (en) Leadframe-based non-leaded semiconductor package and method of fabricating the same
US6437447B1 (en) Dual-sided chip package without a die pad
KR100237051B1 (ko) 버텀리드 반도체 패키지 및 그 제조 방법
JP2959480B2 (ja) 半導体装置及びその製造方法
KR20060103603A (ko) 수지누설을 억제할 수 있는 반도체 패키지 몰드 금형 및이를 이용한 반도체 패키지 제조방법
JPH04249348A (ja) 樹脂封止型半導体装置およびその製造方法
KR100658894B1 (ko) 리드프레임의 몰딩 방법
JP3366460B2 (ja) 片面樹脂封止型半導体パッケージ並びに片面樹脂封止型半導体装置及びその製造方法
JP3104695B2 (ja) Ｂｇａ型樹脂封止半導体装置
JPH0653266A (ja) 半導体装置
JPH0582573A (ja) 樹脂封止型半導体装置用金型
JPH08288428A (ja) 樹脂封止型半導体装置
JP2007095964A (ja) 半導体装置の製造方法
KR19990034731A (ko) 리드 온 칩형 리드 프레임과 그를 이용한 패키지
JPH0653399A (ja) 樹脂封止型半導体装置
KR100476667B1 (ko) 리드프레임및이를이용한반도체칩패키지
CN2492944Y (zh) 晶片尺寸模压封装装置
KR20040013736A (ko) 반도체 패키지 제조방법
KR0152574B1 (ko) 단차 가공된 다이 패드 부분을 갖는 리드 프레임
KR100244509B1 (ko) 반도체 패키지의 제조방법
KR100753409B1 (ko) 초박형 패키지 및 그 제조방법
JP2001358157A (ja) 樹脂封止半導体装置の製造方法
KR200301289Y1 (ko) 풀팩 타입 트랜지스터의 리드프레임 및 패키지 구조
KR960000462Y1 (ko) 기판 반도체 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121207

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131210

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141210

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151209

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161207

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171205

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20191209

Year of fee payment: 14