KR100476667B1 - 리드프레임및이를이용한반도체칩패키지 - Google Patents
리드프레임및이를이용한반도체칩패키지 Download PDFInfo
- Publication number
- KR100476667B1 KR100476667B1 KR1019970048625A KR19970048625A KR100476667B1 KR 100476667 B1 KR100476667 B1 KR 100476667B1 KR 1019970048625 A KR1019970048625 A KR 1019970048625A KR 19970048625 A KR19970048625 A KR 19970048625A KR 100476667 B1 KR100476667 B1 KR 100476667B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- die pad
- lead frame
- chip package
- die
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
본 발명은 다이패드에 측면돌기부들을 형성하여 봉지체의 박리 및 균열을 방지하도록 한 리드프레임 및 이를 이용한 반도체칩패키지에 관한 것이다.
본 발명의 목적은 다이패드의 구조를 변경하여 반도체칩패키지의 균열 발생을 억제하도록 한 리드프레임 및 이를 이용한 반도체칩패키지를 제공하는데 있다.
이와 같은 목적을 달성하기 위한 본 발명에 의한 리드프레임은 다이패드의 측면을 따라 곡형 측면돌기부들이 일체로 연결되고 상기 측면돌기부에 관통홀이 형성되는 구조로 이루어진 것을 특징으로 한다.
또한, 이와 같은 목적을 달성하기 위한 본 발명에 의한 리드프레임을 이용한 반도체칩패키지는 다이패드의 곡형 측면돌기부들과 봉지체와의 접촉면적을 확대하고 관통홀에 봉지체를 충전하는 구조로 이루어진 것을 특징으로 한다.
따라서, 본 발명은 다이패드의 곡형 측면돌기부가 봉지체와의 결합력을 증대하고 응력 발생을 억제하며 관통홀 내의 봉지체가 반도체칩을 기준으로 상, 하 봉지체를 연결하여 다이패드와 봉지체 사이의 계면에서의 박리 발생 및 균열 진전을 억제할 수 있다.
Description
본 발명은 리드프레임에 관한 것으로, 더욱 상세하게는 다이패드에 측면돌기부들을 형성하여 봉지체의 박리 및 균열을 방지하도록 한 리드프레임 및 이를 이용한 반도체칩패키지에 관한 것이다.
일반적으로 널리 알려진 바와 같이, 최근에는 전자기기와 정보기기의 메모리용량이 대용량화함에 따라 DRAM과 SRAM과 같은 반도체칩이 고집적화하고 반도체칩의 사이즈가 증대하고 있다. 또한, 전자기기와 정보기기의 고속화추세에 맞추어 반도체칩의 동작속도 또한 고속화하고 있다. 이와 더불어, 전기기기와 정보기기의 다기능화가 진행됨에 따라 반도체칩의 입, 출력단자 수가 증가하고 있다. 그리고, 전자기기와 정보기기가 경량화가 지속적으로 진행되고 있다.
상기 추세에 맞추어 반도체칩패키지의 경박단소화 및 다핀화가 추진되고 있으며 기존의 홀삽입형보다 표면실장형이 주로 사용되고 있다. 상기 표면실장형 반도체칩패키지의 박형화에 따라 반도체칩패키지의 균열이 빈번하게 발생하므로 상기 균열을 억제할 수 있도록 많은 방안들이 시도되어 왔다.
도 1은 종래 기술에 의한 반도체칩패키지의 구조를 나타낸 요부절개도이다.
도 1에 도시된 바와 같이, 반도체칩패키지는 반도체칩(1)이 다이본딩용 접착제(3)에 의해 리드프레임(10)의 다이패드(11) 위에 다이본딩되어 있고, 반도체칩(1)의 본딩패드들(도시 안됨)이 본딩와이어(5)에 의해 내부리드들(13)에 각각 대응하여 전기적 연결되어 있고, 외부리드들(15)을 제외한 상기 각부들이 봉지체(7)에 의해 봉지되어 있고, 외부리드들(15)이 표면실장에 적합한 형태로 트리밍/포밍되어 있다. 여기서, 다이패드(11)는 사각형이며 각 측면이 수직면을 이루고 있다.
이와 같이 구성된 종래의 반도체칩패키지를 인쇄회로기판에 실장하는 경우, IR(infrared) 리플로우공정을 실시하여 리드프레임(10)의 외부리드들(15)과 인쇄회로기판(도시 안됨)의 접속패턴들을 접합하는데, 이때 봉지체(7) 내에 침투되어 있던 수분들이 IR 리플로우 공정의 온도에서 증기화하여 봉지체(7) 내에 높은 수증기압을 발생시킨다.
상기 수증기압과 더불어 반도체칩패키지 각 부분의 상이한 열적 팽창계수의 차이로 인하여 발생한 스트레스가 작용하여 다이패드(11)와 봉지체(7) 사이의 계면, 반도체칩(1)과 다이본딩용 접착제(3) 사이의 계면, 다이본딩용 접착제(3)와 다이패드(11) 사이의 계면, 반도체칩(1)과 봉지체(7) 사이의 계면 중 접합력이 제일 약한 계면, 다이패드(11)의 측면과 봉지체(7) 사이의 계면에서 박리(delamination)가 가장 발생하기 쉽다.
일단, 계면의 박리가 발생하고 나면, 상기 박리가 발생한 계면의 소정 지점이 높은 수증기압에 의해 집중적인 영향을 받아 다이패드(11)의 표면을 따라 다이패드(11)의 가장자리까지 진전하고 나서 봉지체(7)의 균열을 가져온다.
그런데, 상기 봉지체(7)의 균열을 방지하기 위한 방안으로서 종래에는 반도체칩패키지를 인쇄회로기판에 표면실장할 때 봉지체(7) 내의 증기압을 최소화하도록 다이본딩용 접착제(3)나 봉지체(7)용 봉지수지를 저흡습화하여 흡습량을 저하시키거나, 접착성을 향상시키기 위해 다이본딩용 접착제(3)나 봉지체(7)용 봉지수지의 고접착화와 다이패드(11)의 접착성 향상을 이룩한 상태에서 반도체칩패키지를 제조하여 왔다. 이로써 반도체칩패키지의 계면 박리와 같은 불량현상을 어느 정도 억제하여 왔다.
또한, 계면 박리를 방지하기 위해 다이본딩용 접착제(3) 또는 봉지체(7)용 봉지수지의 접착력을 고강도화하여 왔다.
이외에도 리드프레임의 다이패드(11)에 슬롯(도시 안됨)을 형성하거나, 다이패드(11)의 하부면에 딤플(도시 안됨)을 형성하여 다이패드(11)와 봉지체(7)와 접착력을 향상시켜 반도체칩패키지의 균열을 방지하여 왔다.
그러나, 봉지수지의 재료 변경이나, 소재개발, 반도체칩패키지의 구조변경, 또는 리드프레임의 구조변경을 중심으로 반도체칩패키지의 균열을 방지하고자 다양한 노력들이 시도되어 왔지만 아직까지도 균열에 대한 문제점이 여전히 해결되지 못하고 있는 실정이다.
따라서, 본 발명의 목적은 다이패드의 구조를 변경하여 반도체칩패키지의 균열 발생을 억제하도록 한 리드프레임 및 이를 이용한 반도체칩패키지를 제공하는데 있다.
이와 같은 목적을 달성하기 위한 본 발명에 의한 리드프레임은 다이패드의 측면을 따라 곡형 측면돌기부들이 일체로 연결되고 상기 측면돌기부에 관통홀이 형성되는 구조로 이루어진 것을 특징으로 한다.
또한, 이와 같은 목적을 달성하기 위한 본 발명에 의한 리드프레임을 이용한 반도체칩패키지는 다이패드의 곡형 측면돌기부들과 봉지체와의 접촉면적을 확대하고 관통홀에 봉지체를 충전하는 구조로 이루어진 것을 특징으로 한다.
따라서, 본 발명은 다이패드의 곡형 측면돌기부가 봉지체와의 결합력을 증대하고 응력 발생을 억제하며 관통홀 내의 봉지체가 반도체칩을 기준으로 상, 하 봉지체를 연결하여 다이패드와 봉지체 사이의 계면에서의 박리 발생 및 균열 진전을 억제할 수 있다.
이하, 본 발명에 의한 리드프레임 및 이를 이용한 반도체칩패키지를 첨부한 도면을 참조하여 상세히 설명하기로 한다.
도 2는 본 발명에 의한 리드프레임의 구조를 나타낸 평면도이다. 설명의 편의상 리드프레임의 다이패드만을 도시하였으나 실제로는 내부리드와 외부리드가 존재하고 있다.
도 2에 도시된 바와 같이, 다이패드(20)의 측면에 곡형의 제 1, 2 측면돌기부(21),(22)가 일체로 연결되는 구조로 이루어져 있다. 여기서, 제 1 측면돌기부(21)가 일점쇄선으로 도시된, 다이본딩할 반도체칩(1)의 장측변 가장자리 이내에 위치하고, 제 2 측면돌기부(22)가 상기 반도체칩의 단측변 가장자리와, 이점쇄선으로 도시된, 도 1의 다이패드(11)의 단측변 가장자리 사이에 위치하고 있다.
여기서, 다이패드(20)의 중앙부(25)와 제 1 측면돌기부(21)에 관통홀들(23)이 형성되어 있다. 또한, 제 1, 2 측면돌기부(21),(22)의 외측부가 내측부보다 넓게 형성되어 있다. 그리고, 상기 제 2 측면돌기부(22)와 중앙부(25)에 관통홀(23)이 형성되어 있다.
이와 같이 구성된 리드프레임을 이용한 반도체칩패키지를 도 3을 참조하여 살펴보기로 한다.
도 3은 본 발명에 의한 리드프레임을 이용한 반도체칩패키지의 구조를 나타낸 요부절개도이다. 종래의 부분과 동일한 부분에는 동일한 부호를 부여한다.
도 3에 도시된 바와 같이, 반도체칩(1)이 다이본딩용 접착제(3)에 의해 리드프레임의 다이패드(20) 위에 다이본딩되어 있고, 반도체칩(1)의 본딩패드들(도시 안됨)이 본딩와이어(5)에 의해 내부리드들(30)에 각각 대응하여 전기적 연결되어 있고, 외부리드들(40)을 제외한 상기 각부들이 봉지체(9)에 의해 봉지되어 있고, 외부리드들(40)이 표면실장에 적합한 형태로 트리밍/포밍되어 있다. 여기서, 제 1 측면돌기부(21)가 반도체칩(1)의 장측변 가장자리를 벗어나지 않은 채 반도체칩(1)과 겹쳐지고, 제 2 측면돌기부(22)가 반도체칩(1)의 단측변 가장자리를 벗어나서 반도체칩(1)과 겹쳐지지 않는다.
이와 같이 구성된 반도체칩패키지에서는 다이패드(20)의 제 1, 2 측면돌기부(21),(22)가 다이패드 측면부의 표면적 확대를 이룩하고 제 1, 2 측면돌기부(21),(22)가 곡형으로 이루어져 응력의 감소를 이룩한다.
또한, 제 1, 2 측면돌기부(21),(22)의 외측부가 내측부보다 넓어 이웃한 제 1 측면돌기부들(21) 사이의 공간과, 이웃한 제 2 측면돌기부들(22) 사이의 공간에 위치한 봉지체(7)가 로킹된다. 제 1 측면돌기부(21)가 반도체칩(1)의 측변 가장자리를 벗어나지 않으므로 봉지체(7)가 반도체칩(1)의 장측변의 측면과 더불어 하부면에도 결합하여 이들 양자의 결합면적이 확대된다.
그리고, 중앙부(25)와 제 2 측면돌기부(22)의 관통홀(23)에 봉지체(7)가 채워져 관통홀(23)의 내측면이 봉지체(7)와 결합하므로 다이패드와 봉지체와의 결합면적 확대가 이루어진다. 여기서, 제 2 측면돌기부(22)의 관통홀(23) 내에서는 반도체칩(1)을 기준으로 상, 하의 봉지체(7)가 서로 연결된다.
따라서, 본 발명은 다이패드(20)와 봉지체(7)와의 결합력을 강화시켜 반도체칩패키지를 인쇄회로기판(도시 안됨)에 표면실장할 때 계면 박리의 발생이나 균열의 진전을 억제할 수 있다.
도 4는 본 발명에 의한 다른 리드프레임의 구조를 나타낸 평면도이다.
도 4에 도시된 바와 같이, 다이패드(50)의 측면에 곡형의 제 1, 2 측면돌기부(51),(52)가 일체로 연결되는 구조로 이루어지고, 제 1, 2 측면돌기부(51),(52)가 반도체칩(1)의 측변 가장자리와, 다이패드(11)의 측변 가장자리 사이에 위치하는 제외하면 도 2의 구조와 동일하다. 여기서, 다이패드(50)에 관통홀이 형성되어 있지 않다.
이와 같이 구성된 리드프레임과 이를 이용한 반도체칩패키지에서는 제 1, 2 측면돌기부(51),(52)가 다이패드(50)의 측면 표면적을 확대하며, 곡형으로 이루어져 응력의 감소를 이룩한다.
또한, 제 1, 2 측면돌기부(51),(52)의 외측부가 내측부보다 넓어 이웃한 제 1 측면돌기부들(51) 사이의 공간과, 이웃한 제 2 측면돌기부들(52) 사이의 공간에 위치한 봉지체(7)가 로킹(locking)된다.
따라서, 본 발명은 다이패드(50)와 봉지체(7)와의 결합력을 강화시켜 반도체칩패키지를 인쇄회로기판(도시 안됨)에 표면실장할 때 계면 박리의 발생이나 균열의 진전을 억제할 수 있다.
이상에서 살펴본 바와 같이, 본 발명에 의한 리드프레임 및 이를 이용한 반도체칩패키지에서는 다이패드의 측면이 곡형의 측면돌기부로 형성되어 표면적을 확대하고 응력 발생을 감소시킨다.
따라서, 본 발명은 다이패드의 측면돌기부와 봉지체와의 접촉면적 확대에 따른 결합력 강화를 이룩하여 박리 및 균열을 방지한다.
한편, 본 발명은 도시된 도면과 상세한 설명에 기술된 내용에 한정하지 않으며 본 발명의 사상을 벗어나지 않는 범위 내에서 다양한 형태의 변형도 가능함은 이 분야에 통상의 지식을 가진 자에게는 자명한 사실이다.
도 1은 종래 기술에 의한 반도체칩패키지의 구조를 나타낸 요부절개도.
도 2는 본 발명에 의한 리드프레임의 구조를 나타낸 평면도.
도 3은 본 발명에 의한 리드프레임을 이용한 반도체칩패키지의 구조를 나타낸 요부절개도.
도 4는 본 발명에 의한 다른 리드프레임의 구조를 나타낸 평면도.
* 도면의 주요부분에 대한 부호의 설명
1: 반도체칩 3: 다이본딩용 접착제
5: 본딩와이어 7: 봉지체
10: 리드프레임 11: 다이패드
13: 11: 내부리드 15: 외부리드
20, 50: 다이패드 21, 51: 제 1 측면돌기부
22, 52: 제 2 측면돌기부 23: 관통홀
25: 다이패드의 중앙부 30: 내부리드
40: 외부리드
Claims (13)
- 다이패드들 갖는 리드프레임에 있어서,상기 다이패드의 측면 표면적을 확대하여 봉지체의 박리 및 균열을 방지하도록 상기 다이패드의 측면에 소정 형태의 측면돌기부들이 일체로 연결되고,상기 측면돌기부들이 상기 다이패드에 다이본딩될 반도체칩의 측면을 지나가도록 길게 형성되며;상기 측면돌기부들에 봉지체용 성형수지를 충전하기 위한 관통홀들이 형성되는 것;을 특징으로 하는 리드프레임.
- 제 1 항에 있어서, 상기 측면돌기부들이 곡형으로 이루어진 것을 특징으로 하는 리드프레임.
- 제 2 항에 있어서, 상기 측면돌기부들의 외측부가 내측부 보다 넓게 이루어진 것을 특징으로 하는 리드프레임.
- 제 1 항에 있어서, 상기 관통홀들이 상기 다이패드의 중앙부에도 형성되는 것을 특징으로 하는 리드프레임.
- 제 1 항 또는 제 2 항에 있어서, 상기 측면돌기부들이 상기 다이패드에 다이본딩될 반도체칩의 측면을 벗어나지 않도록 짧게 형성되는 제 1 측면돌기부들과, 상기 측면을 벗어나도록 길게 형성되는 제 2 측면돌기부들을 갖는 것을 특징으로 하는 리드프레임.
- 제 5 항에 있어서, 상기 제 2 측면돌기부들에 봉지체용 성형수지를 충전하기 위한 관통홀들이 형성된 것을 특징으로 하는 리드프레임.
- 제 6 항에 있어서, 상기 관통홀들이 상기 다이패드의 중앙부에도 형성되는 특징으로 하는 리드프레임.
- 일체로 연결된 소정 형태의 측면돌기부들을 갖는 다이패드와 내부리드들 및 외부리드들을 포함하는 리드프레임,본딩패드들을 가지며 상기 다이패드의 상부면 중앙부에 다이접착용 접착제에 의해 다이본딩되는 반도체칩,상기 본딩패드들과 상기 내부리드들을 각각 대응하여 전기적 연결하는 본딩와이어, 그리고상기 외부리드들을 제외한 상기 각부를 봉지하는 봉지체를 포함하고;상기 측면돌기부들 전부가 상기 반도체칩의 측면을 벗어나도록 길게 형성되며;상기 측면돌기부들에 상기 봉지체를 충전하기 위한 관통홀들이 형성되는 것;을 특징으로 하는 반도체칩패키지.
- 제 8 항에 있어서, 상기 측면돌기부들이 곡형으로 이루어진 것을 특징으로 하는 반도체칩패키지.
- 제 8 항에 있어서, 상기 관통홀들이 상기 다이패드의 중앙부에도 형성되는 것을 특징으로 하는 반도체칩패키지.
- 제 8 항 또는 제 9 항에 있어서, 상기 측면돌기부들이 상기 반도체칩의 측면을 벗어나지 않도록 짧게 형성되는 제 1 측면돌기부들과, 상기 측면을 벗어나도록 길게 형성되는 제 2 측면돌기부들을 갖는 것을 특징으로 하는 반도체칩패키지.
- 제 11 항에 있어서, 상기 제 2 측면돌기부들에 상기 봉지체를 충전하기 위한 관통홀들이 형성된 것을 특징으로 하는 반도체칩패키지.
- 제 12 항에 있어서, 상기 관통홀들이 상기 다이패드의 중앙부에도 형성되는 것을 특징으로 하는 반도체칩패키지.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970048625A KR100476667B1 (ko) | 1997-09-25 | 1997-09-25 | 리드프레임및이를이용한반도체칩패키지 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970048625A KR100476667B1 (ko) | 1997-09-25 | 1997-09-25 | 리드프레임및이를이용한반도체칩패키지 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990026495A KR19990026495A (ko) | 1999-04-15 |
| KR100476667B1 true KR100476667B1 (ko) | 2005-08-10 |
Family
ID=37303943
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970048625A KR100476667B1 (ko) | 1997-09-25 | 1997-09-25 | 리드프레임및이를이용한반도체칩패키지 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100476667B1 (ko) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05218263A (ja) * | 1992-01-31 | 1993-08-27 | Sony Corp | リードフレーム及びこれを用いた樹脂封止型半導体装置 |
| JPH05235233A (ja) * | 1992-02-26 | 1993-09-10 | Toshiba Corp | リ−ドフレ−ム |
| JPH07335815A (ja) * | 1994-06-13 | 1995-12-22 | Shinko Electric Ind Co Ltd | リードフレーム及びこれを用いた半導体装置 |
| JPH09116085A (ja) * | 1995-10-24 | 1997-05-02 | Oki Electric Ind Co Ltd | リードフレーム及びそれを用いた半導体装置 |
| KR970046932U (ko) * | 1995-12-28 | 1997-07-31 | 반도체패키지 | |
| KR100191077B1 (ko) * | 1995-12-28 | 1999-06-15 | 김규현 | 반도체패키지용 히트 슬러그 구조 |
-
1997
- 1997-09-25 KR KR1019970048625A patent/KR100476667B1/ko not_active IP Right Cessation
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05218263A (ja) * | 1992-01-31 | 1993-08-27 | Sony Corp | リードフレーム及びこれを用いた樹脂封止型半導体装置 |
| JPH05235233A (ja) * | 1992-02-26 | 1993-09-10 | Toshiba Corp | リ−ドフレ−ム |
| JPH07335815A (ja) * | 1994-06-13 | 1995-12-22 | Shinko Electric Ind Co Ltd | リードフレーム及びこれを用いた半導体装置 |
| JPH09116085A (ja) * | 1995-10-24 | 1997-05-02 | Oki Electric Ind Co Ltd | リードフレーム及びそれを用いた半導体装置 |
| KR970046932U (ko) * | 1995-12-28 | 1997-07-31 | 반도체패키지 | |
| KR100191077B1 (ko) * | 1995-12-28 | 1999-06-15 | 김규현 | 반도체패키지용 히트 슬러그 구조 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990026495A (ko) | 1999-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100192028B1 (ko) | 플라스틱 밀봉형 반도체 장치 | |
| US20020140085A1 (en) | Semiconductor package including passive elements and method of manufacture | |
| JP2000133767A (ja) | 積層化半導体パッケ―ジ及びその製造方法 | |
| KR100825784B1 (ko) | 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법 | |
| JP2857382B2 (ja) | 半導体チップパッケージ | |
| US6879030B2 (en) | Strengthened window-type semiconductor package | |
| KR100379089B1 (ko) | 리드프레임 및 이를 이용한 반도체패키지 | |
| KR100476667B1 (ko) | 리드프레임및이를이용한반도체칩패키지 | |
| US20030038358A1 (en) | Semiconductor package without outer leads | |
| KR100384334B1 (ko) | 반도체패키지 | |
| JP2522182B2 (ja) | 半導体装置 | |
| KR100402835B1 (ko) | 칩 스케일 패키지 및 그 제조 방법 | |
| KR100221918B1 (ko) | 칩 스케일 패키지 | |
| KR19990035571A (ko) | 리드프레임 | |
| KR100421777B1 (ko) | 반도체패키지 | |
| JPS6329960A (ja) | 樹脂封止型半導体装置用リ−ドフレ−ム | |
| KR100345163B1 (ko) | 볼 그리드 어레이 패키지 | |
| KR100729024B1 (ko) | 반도체패키지 및 이를 위한 금형 | |
| KR100370480B1 (ko) | 반도체 패키지용 리드 프레임 | |
| KR0134168Y1 (ko) | 반도체 패키지 | |
| US20030037947A1 (en) | Chip scale package with a small surface mounting area | |
| KR100345162B1 (ko) | 볼 그리드 어레이 패키지 | |
| KR100658894B1 (ko) | 리드프레임의 몰딩 방법 | |
| KR200313831Y1 (ko) | 바텀리드패키지 | |
| KR20000014539U (ko) | 반도체 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |